JPS5893254A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5893254A JPS5893254A JP19060581A JP19060581A JPS5893254A JP S5893254 A JPS5893254 A JP S5893254A JP 19060581 A JP19060581 A JP 19060581A JP 19060581 A JP19060581 A JP 19060581A JP S5893254 A JPS5893254 A JP S5893254A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- gas
- series gas
- wirings
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に関し、特に配線層形成
後の絶縁膜形成方法に関するものである。
後の絶縁膜形成方法に関するものである。
半導体集積回路の素子の微細化と高集積化は年を追うご
とに進み、これに伴い製造工程ではそれぞれの工程の低
温化が図られている。例えば、酸化拡散工程の低温化及
び時間の短縮化はその良い例である。ＣＶＤ技術におい
ても低温化が行なわれその進行度は、むしろ酸化拡散工
程よりも著しい。（更にＣＶＤ技術では伺温化と一Ｈ：
Ｋ 、形成状態も常圧から沖．圧へと変わっている。
とに進み、これに伴い製造工程ではそれぞれの工程の低
温化が図られている。例えば、酸化拡散工程の低温化及
び時間の短縮化はその良い例である。ＣＶＤ技術におい
ても低温化が行なわれその進行度は、むしろ酸化拡散工
程よりも著しい。（更にＣＶＤ技術では伺温化と一Ｈ：
Ｋ 、形成状態も常圧から沖．圧へと変わっている。
）低温減圧下で形成さわたｃｖｒ：膜間：，膜の性質及
び膜の成分が従来の温度、常圧下で形成さ牙１膜と同等
であわ、素子の絶縁膜や保囮膜、更に多層配線における
配線層間の絶縁膜等に広く応用されている。
び膜の成分が従来の温度、常圧下で形成さ牙１膜と同等
であわ、素子の絶縁膜や保囮膜、更に多層配線における
配線層間の絶縁膜等に広く応用されている。
ととろが、このＣＶＴ）膜をＡβ配線上に被着した場合
、配線の角の部分でＩＣＶＤ膜中の応力が高く、異常に
膜質にかり易く第１図ｔａ＋に示す様に、Ａｌ等の電極
配線層の角から膜にクラックが入るという現象や、ＨＦ
でエツチングされ易い現象が起きる。このクラックによ
って、素子は外部からの影響を直接受けＡｌのコロジオ
ン゛等素子の信頼性を著しく落１〜ている。どのクラッ
クの発生原因は（ｂ）図に示す様に、Ａ．／等雷極配線
層側面（斜線部）に応力が集中する為に起るものと考え
られている。
、配線の角の部分でＩＣＶＤ膜中の応力が高く、異常に
膜質にかり易く第１図ｔａ＋に示す様に、Ａｌ等の電極
配線層の角から膜にクラックが入るという現象や、ＨＦ
でエツチングされ易い現象が起きる。このクラックによ
って、素子は外部からの影響を直接受けＡｌのコロジオ
ン゛等素子の信頼性を著しく落１〜ている。どのクラッ
クの発生原因は（ｂ）図に示す様に、Ａ．／等雷極配線
層側面（斜線部）に応力が集中する為に起るものと考え
られている。
１−かｌ〜、半導体４ＩＰ．積回路の集精度が増Ｉ〜、
素子の寸法は縮小されたもののフィールド酸化膜やＣＶ
Ｄ酸化膜など絶縁膜の膜厚は、そわに比例して縮小され
ておらず、更に集積度向−ヒの為、回路は複雑になり、
配線等形成された６膜の形状は階段状になってきている
。
素子の寸法は縮小されたもののフィールド酸化膜やＣＶ
Ｄ酸化膜など絶縁膜の膜厚は、そわに比例して縮小され
ておらず、更に集積度向−ヒの為、回路は複雑になり、
配線等形成された６膜の形状は階段状になってきている
。
すなわち、素子の微細化は寸法の縮小化によって縦と横
方向、温度時間によって深さ方向には達成されて来たも
のの高さ方向に対しては、はとんど進んでおらず、更に
、イオンエツチングなどによって、これらの膜の形状は
急峻に切り立っていて、増々低温、減圧下で形成されだ
ＣＶＤ膜のクラック発生が起こりやすく表ってきている
。
方向、温度時間によって深さ方向には達成されて来たも
のの高さ方向に対しては、はとんど進んでおらず、更に
、イオンエツチングなどによって、これらの膜の形状は
急峻に切り立っていて、増々低温、減圧下で形成されだ
ＣＶＤ膜のクラック発生が起こりやすく表ってきている
。
しかし、現在このクラック発生に対しては何ら対策が構
じられておらず、高集積化に対し数多くの利点を持ち方
から、低温ＣＶＤ膜は実用に対し幾つかの制限が加えら
れ５ている。
じられておらず、高集積化に対し数多くの利点を持ち方
から、低温ＣＶＤ膜は実用に対し幾つかの制限が加えら
れ５ている。
本発明は」二記の薇に鑑み、低温下で形成されたＣＶＤ
膜のクラック発生を確実に防止し、しかもこのＣＶＤ膜
の利点を生かし信頼性があり、高集積化を図り得る絶縁
膜形成方法を−供するものである。
膜のクラック発生を確実に防止し、しかもこのＣＶＤ膜
の利点を生かし信頼性があり、高集積化を図り得る絶縁
膜形成方法を−供するものである。
即ち本発明は、ＣＶＴ）膜の被覆特性をイオン・エツチ
ングの異方性を利用して改善したものである。ＣＶＤ膜
は、下地のどの面に対しても同じ厚さで堆積するという
性質があり、また、イオンエツチングは異方的にエツチ
ングを行なうものである。これらから、例えば第２図（
ａ）の様にシリコン基板１に二酸化硅素膜２を形成し、
Ａｌ配線３を形成した素子に、ＣＶ−Ｄ膜５を堆積する
と素子表面（図では上）から見た場合、Ａｌ配線３の側
面部ＢはＣＶＤ膜５が他の平面部人の面の２倍の厚さに
堆積していることが判る。
ングの異方性を利用して改善したものである。ＣＶＤ膜
は、下地のどの面に対しても同じ厚さで堆積するという
性質があり、また、イオンエツチングは異方的にエツチ
ングを行なうものである。これらから、例えば第２図（
ａ）の様にシリコン基板１に二酸化硅素膜２を形成し、
Ａｌ配線３を形成した素子に、ＣＶ−Ｄ膜５を堆積する
と素子表面（図では上）から見た場合、Ａｌ配線３の側
面部ＢはＣＶＤ膜５が他の平面部人の面の２倍の厚さに
堆積していることが判る。
この状態でイオンエツチングを行なうと、 Ａｌ配線３
の側面にＣＶＤ膜５が（ｂ）の様に残り、しかもこの形
状は非常になだらかである。その後（Ｃ）の様にＣＶＤ
膜６を再堆積すると配線側面部はなだらかに付着する。
の側面にＣＶＤ膜５が（ｂ）の様に残り、しかもこの形
状は非常になだらかである。その後（Ｃ）の様にＣＶＤ
膜６を再堆積すると配線側面部はなだらかに付着する。
以下に本発明の実施例について述べる。
第２図１ａ）に示す様に、シリコン基板１に二酸化・：
１・。
１・。
硅素膜２を形成し、その上に例えば厚さ５ｏｏｏ！のＡ
１３を蒸着す石。
１３を蒸着す石。
その後、写真食刻法によりフォトレジスト膜４を形成し
、これをマスクＫ ＣＣＩ！４−Ｃ１ｘ 系ガスでエツ
チングを行かい電極配線層を形成する。その後（ｂ）図
に示す様に、８ｉＨ４−０□系ガスを用いプラズマＣＶ
Ｄ法により例えば厚さ１０μの二酸化硅素膜５を堆積し
、ＣＦ４−Ｈ２系ガスでフォトレジスト膜４が現われる
までエツチングを行ない、その後、０２アッシャ−でフ
ォトレジスト膜４を除去する。すると、電極配線層側壁
に二酸化硅素膜５が（Ｃ１図に示す様に形成される。そ
の後、ＰＨ３−０゜系ガスを用いプラズマＣＶＤ法によ
り、例えば厚さ１．０μの保護膜６を堆積する。
、これをマスクＫ ＣＣＩ！４−Ｃ１ｘ 系ガスでエツ
チングを行かい電極配線層を形成する。その後（ｂ）図
に示す様に、８ｉＨ４−０□系ガスを用いプラズマＣＶ
Ｄ法により例えば厚さ１０μの二酸化硅素膜５を堆積し
、ＣＦ４−Ｈ２系ガスでフォトレジスト膜４が現われる
までエツチングを行ない、その後、０２アッシャ−でフ
ォトレジスト膜４を除去する。すると、電極配線層側壁
に二酸化硅素膜５が（Ｃ１図に示す様に形成される。そ
の後、ＰＨ３−０゜系ガスを用いプラズマＣＶＤ法によ
り、例えば厚さ１．０μの保護膜６を堆積する。
この様にして得られた半導体装置は、保護膜の形状がエ
ツチングにより電極配線層側壁に形成された二酸化硅素
膜の形状によって、非常になだらかにカリ、問題になっ
ていた保護膜のクラックを防１Ｆ、でき素子の信頼性を
伸ばすことができる。
ツチングにより電極配線層側壁に形成された二酸化硅素
膜の形状によって、非常になだらかにカリ、問題になっ
ていた保護膜のクラックを防１Ｆ、でき素子の信頼性を
伸ばすことができる。
笛１図（ａ）’、 （１１１は夫々従来例の平面図及び
断面図、第２図（ａ）〜（ｃ）は本発明を説明する為の
断面図、第３図（ａ）〜ｆｄ）は、本発明の一実施例に
おけるＭＯ８型半導体装置の製造工程を示す断面図であ
る。 図に於いて、 １・・・・シリコン基板 ２・・・・二酸化硅素膜３・
・・・１ｇ膜 ４・・・・フォトレジスト膜 ５・・・・二酸化硅素膜（プラズマＣＶＴ）法で堆積）
６・・・・保護膜（プラズマＣＶ Ｄ法テ堆ｆｉ ’）
代理人 弁理士 則 近 憲 佑 （ほか１名）第１
図 第８ 第２図
断面図、第２図（ａ）〜（ｃ）は本発明を説明する為の
断面図、第３図（ａ）〜ｆｄ）は、本発明の一実施例に
おけるＭＯ８型半導体装置の製造工程を示す断面図であ
る。 図に於いて、 １・・・・シリコン基板 ２・・・・二酸化硅素膜３・
・・・１ｇ膜 ４・・・・フォトレジスト膜 ５・・・・二酸化硅素膜（プラズマＣＶＴ）法で堆積）
６・・・・保護膜（プラズマＣＶ Ｄ法テ堆ｆｉ ’）
代理人 弁理士 則 近 憲 佑 （ほか１名）第１
図 第８ 第２図
Claims (2)
- （１）半導体基板上に所望の素子領域を形成し、電杼配
紳を形成した後、全面に絶縁膜を被着し、その後、全面
エツチングにより電極配線層の側壁に絶縁膜を残し更に
絶縁膜を被着することを特徴とする半導体装置の製造方
法。 - （２） エツチングは、反応性イオンエツチングであ
ることを特徴とする特許 記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19060581A JPS5893254A (ja) | 1981-11-30 | 1981-11-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19060581A JPS5893254A (ja) | 1981-11-30 | 1981-11-30 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5893254A true JPS5893254A (ja) | 1983-06-02 |
Family
ID=16260845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19060581A Pending JPS5893254A (ja) | 1981-11-30 | 1981-11-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5893254A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60210851A (ja) * | 1984-04-05 | 1985-10-23 | Toshiba Corp | 半導体装置とその製造方法 |
| US5227755A (en) * | 1988-07-15 | 1993-07-13 | Bruker Analytische Messtechnik Gmbh | Winding configuration for a cryomagnet |
| US5547255A (en) * | 1993-12-27 | 1996-08-20 | Toyota Shatai Kabushiki Kaisha | Reclining device for vehicle |
-
1981
- 1981-11-30 JP JP19060581A patent/JPS5893254A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60210851A (ja) * | 1984-04-05 | 1985-10-23 | Toshiba Corp | 半導体装置とその製造方法 |
| US5227755A (en) * | 1988-07-15 | 1993-07-13 | Bruker Analytische Messtechnik Gmbh | Winding configuration for a cryomagnet |
| US5547255A (en) * | 1993-12-27 | 1996-08-20 | Toyota Shatai Kabushiki Kaisha | Reclining device for vehicle |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5691238A (en) | Subtractive dual damascene | |
| JP3077990B2 (ja) | 半導体装置の製造方法 | |
| JPS5893254A (ja) | 半導体装置の製造方法 | |
| JP2716156B2 (ja) | 半導体装置の製造方法 | |
| JP2606315B2 (ja) | 半導体装置の製造方法 | |
| JPS59148350A (ja) | 半導体装置の製造方法 | |
| JPS60109248A (ja) | 半導体集積回路装置の製造方法 | |
| JPS60115234A (ja) | 半導体装置の製造方法 | |
| JPS63155625A (ja) | 半導体集積回路装置 | |
| JPS5966125A (ja) | 半導体装置の製造方法 | |
| JPS5928358A (ja) | 半導体装置の製造方法 | |
| JPS63182839A (ja) | 半導体装置 | |
| JPS6249735B2 (ja) | ||
| JPH04150031A (ja) | 半導体装置の製造方法 | |
| JPS60249333A (ja) | 半導体装置及びその製造方法 | |
| JPS63161645A (ja) | 半導体装置の製造方法 | |
| JPS61239646A (ja) | 多層配線の形成方法 | |
| JPS58122751A (ja) | 半導体装置 | |
| JPS59163838A (ja) | 半導体装置の製造方法 | |
| JPH0236534A (ja) | 半導体装置 | |
| JPS58155A (ja) | 半導体装置の製造方法 | |
| JPS63172444A (ja) | 半導体装置の製造方法 | |
| JPS61107749A (ja) | 半導体装置 | |
| JPH01117329A (ja) | 薄膜装置の絶縁膜製造方法 | |
| JPH04137626A (ja) | 半導体装置の製造方法 |