JPS5932126A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS5932126A
JPS5932126A JP14205382A JP14205382A JPS5932126A JP S5932126 A JPS5932126 A JP S5932126A JP 14205382 A JP14205382 A JP 14205382A JP 14205382 A JP14205382 A JP 14205382A JP S5932126 A JPS5932126 A JP S5932126A
Authority
JP
Japan
Prior art keywords
film
wiring
oxygen
etching
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14205382A
Other languages
English (en)
Inventor
Shinichi Ofuji
大藤 晋一
Chisato Hashimoto
橋本 千里
Tetsuo Hosoya
細矢 徹夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP14205382A priority Critical patent/JPS5932126A/ja
Publication of JPS5932126A publication Critical patent/JPS5932126A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、テーパー状の側面形状を有する電極・配線を
備えて構成された半導体装置の製造方法に関するもので
ある。
従来、高密度化した半導体集積回路の電極・配線の形成
には、反応性ガスにより形成されたガス・プラズマ中で
電極・配線用材料をエツチングする方法が広く用いられ
てきた。−例として、高融点金属のMOを利料に用いて
配線を形成する場合を取り」二げ、それを用いた半導体
集積回路(半導体装置)の製造工程の一部を取り出して
図面で説明する。
第1図(a)〜(C)は上記従来の半導体装置の配線の
製造工程説明図である。まず、同図(a)に示すように
、種々の工程を用いて半導体基板上に素子等を形成(図
は省略)した後、この上に配線を形成するために必要な
層間絶縁用sio、、膜1の形成を完了した時点より説
明を開始するものとする。次に、同図(1))に示すよ
うに、配線用のMO薄膜2をスパッタ法または電子ビー
ム蒸着法で堆積させる。その上にレジストを塗布した後
、特定のパターンを描いたマスクを用いて露光、現像等
を行ない、レジスト・パターン6を形成する。次に同図
(C)に示すように、例えばアノード結合方式の平行平
板電極型プラズマ・エツチング法を用いてCCt4トO
2の混合ガス・プラズマ中でMo薄膜2をエソチンクシ
テ、Mo配線4を形成する。その後、プラズマ・アノシ
ャーを用いてレジスト・パターン3を除去することによ
りMo配線のパターンが出き上る。
このようにして形成したMo配a4のパターンの側面形
状は、平行平板電極型プラズマ・エツチング法の特徴に
より、下地の層間絶縁用SiO2膜1の表面に対して、
はぼ垂直で直線状となる。なおかつ、サイド・エツチン
グが少ないため、レジスト・パターンに対する寸法変化
も小さい。これらの形状の特性は、高精度のバターニン
グを要する微細化した電極・配線の形成に有効である。
しかし、さらにこのMo配線の」二に第2の層間絶縁膜
を形成し、その上にA4等からなる第2層目配線を形成
した場合には、Mo配線の側面で生ずる急峻な段差形状
が第2の層間絶縁膜表面にも反映し、従ってこの段差部
分で、第2層目配線も十分な膜厚を保持できずに断線も
しくはそれに至らすとも膜厚が減少したことによる□抵
抗増大を生じ易くなるという欠点を生ずる。
このような欠点を解決するためには、Mo配線の側面を
テーパー状にエツチングするのが最も効果的である。
第2図(a)、 (b)は上記テーパー・エッチ法の一
例を示した工程説明図である。まず、同図(a)に示す
ように、層間絶縁用5io2膜1の上にMo薄膜2を堆
積させ、さらにその上に露光条件の制御により側面にテ
ーパーを伺けたレジスト・パターン6′を形成する。次
に同図(b)に示すように、イオン・エツチング法によ
りMO薄膜2をエツチングして、テーパー状Mo配線5
を形成する。このとき、側面にテーパーを付けたレジス
ト・パターン6′も工゛ノチングされて、はぼその傾斜
角を保持したまま細ったレジスト・パターン6となる。
ただし、エツチング前のレジストパターンの側面にテー
ノぐ−が無い場合には、このようにレジスト・パターン
が細まることは無い。このエツチング法は、MO薄膜の
エツチングに伴ってレジスト・パターン白身もエツチン
グされて細まることを利用し、M。
配線のテーパー形状を得るものである。
しかし、このような方法で形成したMo配線でハ、側面
がテーパー状になるものの、エツチング後の配Ifl 
幅W 2はエツチング前のレジスト・パターン幅W1に
比較して狭くなるという欠点がある。
この配線幅の減少量を精度よく制御するのは困難であり
、また配線パターン設計時にこの減少量を見込んだ余裕
度を持たせることは、配線の高密度化を妨げる。さらに
、テーパー状Mo配線に所望の傾斜角を持たせるために
は、エツチング前のレジスト・パターンにも所望の傾斜
角を付ける必要があるが、この制御を高精度に行なうの
は難しい。
従って、このようなエツチング法は高い加工精度を要す
る高密度配線の形成には不適当である。
」二記の欠点を解消するために、本願の発明者らは、先
に、含有する酸素の濃度の異なる同一金属の少なくとも
2つの層の積層した膜を用いて電極・配線を形成し、そ
の電極・配線の側面の加工形状を制御する製造方法を提
案した(特願昭57−81576号)。
本発明は、上記先願発明の製造工程をさらに簡略化した
もので、酸素を含有する金属膜を用いて電極・配線を構
成し、その金属膜中の酸素濃度分布が熱処理により深さ
方向で不均一になることを利用して、電極・配線の側面
の加工形状を制御するものである。
以下、本発明を実施例によって詳細に説明する9゜第3
図(a)〜(e)は本発明によるMOを電極・配線とし
て用いる半導体装置の製造工程説明図で、工程要所にお
ける半導体装置の要部の断面形状を示している。同図(
a)に示すように、半導体基板上に層間絶縁用SiO2
膜1の形成を完了した時点より説明を開始するものとす
る。次に、同図(1))に示すように、この層間絶縁用
5in2膜1の上に電極・配線用の導電性金属膜7を堆
積するが、本発明では、この工程が従来工程と異なる。
すなわち、従来は、スパッタ法または電子ビーム蒸着法
を用いて可能な限り不純物を含まないMo膜を堆積させ
た。到達圧力が1O−7Torrオ一ダー程度の通常の
スパッタ装置または電子ビーム蒸着装置を用いた場合に
は、この工程でMofi中に含有されるm窓の濃度は数
atomic%程度である。従来工程では、この後ひき
続いてMo膜上に直接ホト・レジスト29 (7)マス
ク材料を塗布し、レジストパターンヲ形成して、Mo膜
の食刻を行なう。そして、Mo膜のパターニングを完了
した後に、1ooo℃程度ノ高温熱処理を含む工程へと
進む。しかし、本発明によれば、第6図(1))に示す
ように、まず層間絶縁用5102膜1の上に反応性スパ
ッタ法を用いて膜厚、’+300 A 、  28 a
toInlc%の酸素を含有するMo膜(金属膜7)を
堆積させる。この時、スパッタ・ガスヨしては、A、r
(分圧7.5 X 10−sTorr )と02(分圧
2. OX 10−’Torr )の混合ガスを用い、
ターゲットには高純度MOを用いる。次に第3図(C)
に示すように、レジスト塗布工程に先立ち、N2ガス中
で1000℃の高温熱処理を行ない、酸素を含有するM
o膜(金属膜7)を変成させて、不均一酸素濃度分布を
有するMo膜8を形成する。
この後は、従来の工程と同様に第6図(d)に示すよう
に、レジスト・パターンろを形成する。その後、第6図
(e)に示すように、アノード結合方式の平行平板電極
型プラズマ・エツチング法を用いて、CCt4ト02の
混合ガス中で、CCt4ガスの流量15 scc/mi
n 、 02ガスの流量35 scc/min 、圧力
0.2Torrの条件下でグロー放電を形成し、これに
試料を曝して不均−酸累濃度分布を有するMo膜8を蝕
刻する。そして、テーパー状の側面形状を有するMo配
線9を形成する。
このjうにして形成したMo配線では、第1の特徴とし
て、Mo配線の上部領域(Mo膜中の比較的膜表面に近
い領域)の側面が、Mo配線の下部領域(Mo膜中の比
較的基板に近い領域)の側面よりも、より内側に形成さ
れた構造となることがあげられる。このような形状が形
成される原因としては、まず第1魚目として、第4図に
示すように、酸素を含有するMo膜を熱処理すると、膜
中の酸素濃度分布が変化することである。第4図は、先
の実施例で用いた含有する酸素の濃度が28atOrr
1i(%の酸素を含有するMo膜7についてオージェ電
子分光法を用いて測定した膜中の深さ方向の酸素濃度分
布を示す。横軸は、膜表面をArイオンでスパッタ・エ
ッチした時のエッチ時間で、はぼ膜厚に比例する。縦軸
は、オージェ電子収量のエネルギー微分値で、はぼ酸素
濃度に比例する。
図中の点線は、熱処理を行なう前の測定結果を示し、酸
素が膜+41の深さ方向にほぼ均一に分布していること
がわかる。一方、実線は、放膜にN2ガス中で1000
℃、30m1nの熱処理を加えた場合の測定結果を示す
。Mo膜中の上部領域の酸素濃度は56 a jomI
 C%程度と熱処理前よりも高く、下部領域では21 
atomic%程度と熱処理前よりも低くなることがわ
かる。従って、高温熱処理を行なうだけで、均一な酸素
濃度分布を有する金属膜中の上部領域の酸素濃度を増し
、かつ同時に下部領域の酸素濃度を減少させて膜中に酸
素濃度勾配を生せしめることが可能であることが明らか
になった。
ただし、Mo膜で熱処理前の膜中酸素濃度が概ね10 
atomic%以下の場合には、熱処理により酸素濃度
は深さ方向の膜中央付近で高くなり、上記の不均一な酸
素濃度分布のプロファイルと異なる。
従って、熱処理前の膜中の酸素濃度が10atomic
%以上となるように膜堆積時に酸素を添加する必要があ
る。
原因の第2魚目としては、Mo膜の食刻工程において、
第5図に示すように、CC44と02の混合ガスのプラ
ズマに対して低酸素濃度領域と高酸素濃度領域とで、単
位時間にエツチングされる速度(エッチ・レート)が異
なることである。第5図は、本実施例のエツチング法を
用いた場合で、エツチング用混合ガスの全流量に対する
02ガスの流量比をパラメータにしているが、いずれの
場合でも、Mo膜中の酸素濃度の上昇と共にエッチ・レ
ートが増大することがわかる。
従って、以上の原因となる2つの要点を組み合わせるこ
とにより、本実施例で示したごとく、熱処理で酸素濃度
分布を不均一にした後、食刻を行なえば、Mo配線の側
面形状を制御できることは明らかである。
第2の特徴は、本発明による方法を用いれば、Mo膜中
の上部領域と下部領域との酸素濃度の差を極めて簡単な
工程で作り出すことが可能な点である。前述のごとく、
Mo膜中の上部領域から下部領域に向けて酸素濃度に勾
配を持たせることは、側面にテーパー形状を得る上で重
要な要素となっている。本発明では、この工程を実施例
に示したごとく、通常用いられるスパッタ法または蒸着
法に02ガスを導入する操作を加えること、及び、膜形
成後に熱処理を行なうことのみで可能なことを示してい
る。また、Si半導体装置の場合には、この熱処理を通
常の製造工程に含まれる1000℃程度の不純物拡散用
高温熱処理に兼ねさせることも可能である。この場合に
は、工程はさらに簡略化され得る。
第6の特徴は、本実施例に示したように28aio品i
C%程度の酸素を含むMo膜を用いても、1000℃程
度の高湿熱処理を行なうことにより、比抵抗を1.8X
10−5Ω・cmとバルクMOの4倍以内の値にまで減
少させることが可能なことである。
従って、酸素を添加したMo膜を電極・配線の一部に用
いても、半導体装置の電気特性に及ぼす影響は、概ね無
視できる。また、他のW、Cr等の金属においても、酸
素濃度を適当に選択することにより、熱処理後の比抵抗
をlX10”−”Ω・cm以下と、電極・配線として用
うるに支障のない程度に低く抑えることができる。
第4の特徴は、本実施例で用いたアノード結合方式の平
行平板電極形プラズマ・エツチング法のごとく、レジス
ト・パターン幅及び配線幅のエツチング前後の変化が比
較的小さいエツチング法を採用してもテーパー・エツチ
ングを成し得ることである。これにより、テーパー形状
を有し、なおかつ高い加工精度を実現できる。
以上の実施例で示した諸特徴により、テーパー状の側面
形状を有する微細な電極・配線を形成し得ることは明ら
かである。このようにして形成したMO配線の上に例え
ばCVD法(化学的気相成長法)を用いて第2の層間絶
縁用5i02膜を形成すると、そのMO配線側面部を覆
う形状も、MO配線側面のテーパー形状を反映してほぼ
同じ傾斜角を示す。さらにこのSiO2膜の上に形成し
た第2の配線膜である例えばA4膜においても、MO配
線側面の上を、下地の第2の層間絶縁用5in2膜の表
面形状を反映して、傾斜角を持って覆うことができる。
これにより、従来と異なり、第2層目配線であるA7配
線の段差被覆を要する個所での断線確率の増大及び断線
に至らすとも抵抗増大等の現象は、著しく改善される。
本実施例では、電極・配線用金属としてMOを、エツチ
ング法としてアノード結合方式の平行平板電極形プラズ
マ・エツチング法を用いたが、熱処理により膜中の酸素
濃度分布が実施例のごとく不均一となり、かつ膜中へ酸
素を添加することによりエッチ・レートが高くな、る金
属と、プラズマ・エツチング法または酸化性エツチング
液によるウェット・エツチング法等の組合せを用いれば
、本発明による電極・配線技術を使用することができる
。平行平板電極形プラズマ・エツチング法を用いる場合
には、MOの代わりにWまたはCrを用いても所望の効
果が得られる。この場合、金属としては、酸化物を生成
した時の融点が単体に比べて著しく低下するもの、また
は、酸化物の揮発性が強いもの等の条件を満たすことが
材料選択の1つの目安となる。
以上説明したように、本発明によれば、電極・配線とし
て10 atomic%以上の濃度の酸素を含有する金
属膜を用いて、パターニング前に熱処理を行ない、膜中
の含有酸素濃度を膜表面側から基板側に向かうに伴ない
熱処理前に比べて膜表面側で高く、かつ基板側で低くな
るように変化せしめ、その後、エツチングしてパターニ
ングすることにより膜中の上部領域の側面を下部領域の
側面に対して、より内側に形成することができる。従っ
て、このようにして形成した電極・配線のテーパー状の
側面形状は、さらにその電極・配線の上に層間絶縁膜を
はさんで形成した第2層目の電極・配線に対して、下地
表面の段差を越える部分で生ずる断線及び抵抗増大を著
しく緩和させる効果を有する。
【図面の簡単な説明】
第1図(a)〜(C)及び第2図(a)、 (b)は配
線の従来の製造工程を説明するための半導体装置の要部
拡大断面図、第6図(a)〜(e)は本発明による配線
の製造工程を説明するための半導体装置の要部拡大断面
図、第4図はMO膜表面のスパッタ・エッチ時間と酸素
オージェ信号微分ピーク高さとの関係を示す特性図、第
5図はMO脱膜中酸素濃度とエッチ・レートとの関係を
示す特性図である。 1・・・層間絶縁用5in2膜 2・・・MO薄膜6・
・レジスト・パターン 6′・・・側面にテーパーをイ」けたレジスト・パター
ン4・・・MO配線 5・・・テーパー状MO配線6・
・・細ったレジスト・パターン 7・・・金属膜(酸素を含有するMO膜)8・・・不均
一酸素濃度分布を有するMo膜9・・・テーパー状の側
面形状を有するMO配線特許出願人  日本電信電話公
社 代理人弁理士 中 村 純之助 十1 図 矛2図 14図

Claims (1)

    【特許請求の範囲】
  1. 酸素を含有する金属膜を堆積する工程と、熱処理を行な
    うことにより上記金属膜中の含有酸素濃度を膜表面側か
    ら基板側に向かうに伴ない熱処理前に比べて膜表面側で
    高くかつ基板側で低くなるように変化せしめる工程と、
    上記金属膜」二にマスク・パターンを形成する工程と、
    該マスク・/ぐターンから露出した部分の」二記金属膜
    を食刻してテーパー状の側面形状を有する電極・配線を
    形成する工程を含むことを特徴とする半導体装置の製造
    方法。
JP14205382A 1982-08-18 1982-08-18 半導体装置の製造方法 Pending JPS5932126A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14205382A JPS5932126A (ja) 1982-08-18 1982-08-18 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14205382A JPS5932126A (ja) 1982-08-18 1982-08-18 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS5932126A true JPS5932126A (ja) 1984-02-21

Family

ID=15306308

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14205382A Pending JPS5932126A (ja) 1982-08-18 1982-08-18 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS5932126A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61211025A (ja) * 1985-03-14 1986-09-19 株式会社渡辺製作所 ケ−スの化粧張り方法
JP2008297990A (ja) * 2007-05-31 2008-12-11 Soji Nakagawa 内燃機関のスキッシュ流発生方法とその構造

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61211025A (ja) * 1985-03-14 1986-09-19 株式会社渡辺製作所 ケ−スの化粧張り方法
JPH0358590B2 (ja) * 1985-03-14 1991-09-05 Watanabe Seisakusho Kk
JP2008297990A (ja) * 2007-05-31 2008-12-11 Soji Nakagawa 内燃機関のスキッシュ流発生方法とその構造

Similar Documents

Publication Publication Date Title
US4564997A (en) Semiconductor device and manufacturing process thereof
US4337115A (en) Method of forming electrodes on the surface of a semiconductor substrate
US4433004A (en) Semiconductor device and a method for manufacturing the same
JPH0320064B2 (ja)
JPS5932126A (ja) 半導体装置の製造方法
JPH061764B2 (ja) パタ−ン形成法
JPH0766280A (ja) 半導体装置の製造方法
JPS59161857A (ja) 半導体装置用配線および抵抗体
JPS6314498B2 (ja)
JPS5966125A (ja) 半導体装置の製造方法
JPH0113224B2 (ja)
JPS5994439A (ja) 半導体装置及びその製造方法
JPS622654A (ja) 半導体装置およびその製造方法
JPS5979585A (ja) ジヨセフソン接合素子とその製造方法
JPH06275827A (ja) クロム膜製電極の形成方法
JPS5966150A (ja) 半導体装置およびその製造方法
JPH03157925A (ja) 半導体装置の製造方法
JPH09181077A (ja) 半導体装置およびその製造方法
JPS59113645A (ja) 配線パタ−ンの形成方法
JPS6249735B2 (ja)
JPS63296277A (ja) 半導体集積回路装置
JPS59200440A (ja) 配線構造の製造方法
JPS6129540B2 (ja)
JPS61263138A (ja) 半導体装置の製造方法
JPS61174638A (ja) 電極金属配線パタ−ンの形成方法