JPS59113645A - 配線パタ−ンの形成方法 - Google Patents

配線パタ−ンの形成方法

Info

Publication number
JPS59113645A
JPS59113645A JP22424682A JP22424682A JPS59113645A JP S59113645 A JPS59113645 A JP S59113645A JP 22424682 A JP22424682 A JP 22424682A JP 22424682 A JP22424682 A JP 22424682A JP S59113645 A JPS59113645 A JP S59113645A
Authority
JP
Japan
Prior art keywords
etching
ions
wiring
wiring pattern
implanted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22424682A
Other languages
English (en)
Inventor
Masaharu Noyori
野依 正晴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP22424682A priority Critical patent/JPS59113645A/ja
Publication of JPS59113645A publication Critical patent/JPS59113645A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 配線パターンあるいは電極を有する電子装置例えば半導
体集積回路の製造等に好ましいものである。
従来例の構成とその問題点 半導体装置、特にL b I (L&rgel Sca
leInteglatad circuit)  f例
に挙げて説明する。
LSIでは通常配線材料として、アルミニウム・多結晶
シリコン、モリブデンあるいはタンクステンなどが用い
られている。高集積化の要求から、配線パターンも極め
て微細化されて来ている。通・常、配線パターンの形成
は金属層を基板全面に被着したあと7オトレジストを選
択的に形成し、それをマスクとして、いわゆるドライま
たはウェットエツチングにエフ行われる。配線の微細化
に伴い、それらのエツチングレートスに於いて、隣接配
線パターンの短絡、おるいは配線パターンの断線が起り
易くなるため歩留りの低下が問題となる。
また歩留りの低下が起らなくとも、配線パターンの異常
な細りなどにより市場に於ける信頼性の低下が問題とな
る場合がある。
発明の目的 本発明は、微細な配線パターンを高歩留り且つ高信頼性
で形成する配芯パターンの形成方法を提供するものであ
る。
発明の構成 本発明では部分的に、すなわち配線パターンとして残す
べき部分とエツチングされるべき部分との間に、エツチ
ングレートに差を設けることにより、前述の問題を解決
するものである。尖ツチングレートの部分的QJ御は不
純物イオンあるいは不純物の注入又は被着による。ここ
で注入あるいは被着の意味は不純物を金属層に分布させ
る方法を一般的に述べたものであり、拡散、堆積、蒸着
などの方法もその中に含まれる。
実施例の説明 配線材料としてアルミニウムを用いたLSIの場合の実
施例を第1図に沿って説明する。通常LSIの配線層と
して用いられるアルミニウム層は蒸着あるいはスパック
法により1μm〜2μmの厚みで形成される。第1図(
a)はシリコン基板1に形成されたシリコン酸化膜2土
にアルミニウム層3′f:蒸着した装置の断面構造を示
す。続いて第1図(b)に示すようにフォトレジスト4
を選択的に形成する。続いて第1図(clに示すように
燐イオン6の注入を行う。フォトレジスト4が被覆さ扛
ているM分はマスク効果により燐イオンはアルミニウム
3に注入されず、第1図(c)のごとくフォトレジスト
の開孔部のみ燐イオンは注入されイオン注入領域6が形
成される。
注入イオンの種類により領域6のエツチングレートが変
わることが実験的にも確かめられている・例えば、例に
示した燐あるいは塩素イオンは著しくエツチングレート
を大きくする。七nに対し。
酸素あるいは窒素イオンの注入ではエツチングレートは
小さくなる。これらのイオンの場合は酸化物層あるいは
窒化物層が形成されるためと考えられるが、アルゴンな
どの不活性イオンの注入処理6るいはアルミニウム、シ
リコン、銅などの金属イオン注入処理によっても同様の
効果が得られる。
この理由はよく判っていないがこれらのイオン照射ある
いは注入処理によりアルミニウム表面に耐腐蝕性のある
層が形成されることによるものと推定される。
実施例に於ける燐イオンの場合、注入条件はレジストあ
るいはアルミニウム膜厚などを考慮して決められるが、
標準的な場合は40〜100KelVである。燐イオン
は必ずしもアルミニウム層の膜厚方向全域に注入する必
要はない。従来のエツチング方法による短絡不良箇所を
観察してみると局所的な短絡が起っているものが多く、
こnはアルミニウム配線層の表面層が7オトレジストの
残滓などに、l:クエツチングレートが小さくなってい
るためと推定される。従ってアルミニウム表面層に近い
領域たけにイオン注入することによっても、エツチング
速度がはやくなりかなりの歩留りの向上が可能である。
もちろん、膜厚方向全域に注入される方が好ましい。微
細化が更に進むに従いアルミニウム層の膜厚を薄くする
必要があるが、この場合は全域に注入することが比較的
容易となる。
注入のあと第1図(dlに示す様にレジスト4′f:、
マスクとしてウェットエツチングする場合、燐酸溶液等
を用いてエツチングするが、注入領域6の燐の注入濃度
が十分高い場合には、比較的弱いエッチャント即ち低濃
度6燐酸でもエツチングが可能になるし、また、比較的
低温でもエツチングが可能である。これらの場合燐が注
入されていない部分のエツチングレートが小さくなるた
め精度の良いエツチングが可能となる。また、この様な
場合エツチングレートは主として注入された燐の濃度に
より決まるが、この濃度はイオン注入の場合極めて精度
よく制御出来るために、この点からもエツチング精度の
向上が可能となる。さらに、ウェットエツチングたけで
なく、いわゆるドライエツチングの場合にも、注入イオ
ンを適切に選ぶことにニジ同様の効果が得らnる。エツ
チングの終了後第1図(61に示す様に、フォトレジス
)1除去しアルミ配線パターン3を形成する。
別の実施例を第2図(&l〜(81に示す。第2図ta
+はシリコン基板1上に形成さ扛たシリコン酸化膜2土
にアルミニウム層3を蒸着したものの断面を示す。そし
て第2図(blに示すごとく、エツチングさ扛るべき部
分に7オトレジスト4を残す。いわゆる反転パターンを
形成する。七のあと、第2図(01に示す様に酸素イオ
ン6などのエツチングレートを小さくする種類のイオン
を注入する。フォトレジスト開孔部にイオン注入領域1
6が形成される。
注入のあとフォトレジストヲ第2図(dJに示す様に全
面的に除去する。そのあと、第2図(e)に示す様に注
入領域以外を前述のごとくエツチングすることにより所
望の配線パターン3を形成することが可能である。
vJ2図の例の場合、前述の鞘1図の実施例の場合と比
較して工程数は同じであるが、第2図(13)からも判
る様に配線パターン表面にエツチングレートの小さい層
すなわち耐腐蝕性層となる注入領域6が形成さ扛ている
ため信頼性の高い配線パターンが得ら扛ると云う利点が
ある。
なお、第1.第2図の実施例では、配線材料がアルミニ
ウムの場合について説明したが、前述した様にモリブデ
ンあるいは多結晶シリコンなどの場合についても適切な
注入イオンを選ぶことにより、同様にエツチングが可能
であることは云うまでもない。また、イオン注入は、イ
オンを選択的に配線材料中にあるいは表面に分布させる
方法の一例として挙げたものであり、他の方法たとえば
気相成長による方法、蒸着による方法、液に浸漬する方
法等でもよい。
さらに、実施例ではフォトレジストヲマスクとして選択
的に不純物あるいは不純物イオンを注入。
被着する方法について述べた。しかし、本発明はフート
レジスIfマスクに使用する場合に限定されるものでな
い。たとえばアルミニウムの配線パターン全マスクとし
て下地の多結晶シリコンあるいはモリブデンなど異種の
金属に不純物あるいは不純物イオンを注入し、エツチン
グすることも可能である。
また、電子ビーム直接透光のごとく、直接不純物イオン
を基板上に選択的にスキャンニングすることにより、フ
ォトレジストを使用することなしに配線パターンを得る
ことも可能である。この場合、特に比較的重い燐あるい
は酸素イオンを注入に用いた場合にはイオンビーム全極
めてシャープに絞ることが可能なため、サブミクロン配
線などの極微細配線の形成が容易となる。
発明の効果 以上のように、本発明は配線材料に部分的にエツチング
レートの差を設けることにより、微IV+111な配線
パターンを高歩留!llあるいは信頼性の高い同パター
ンを形成することが可能となる。
【図面の簡単な説明】
第1図t&1〜(8)は不発明の一実施例の配線7Cタ
ーンの形成の工程図、第2図(2L)〜(61は本発明
の他の実施例の配線パターンの形成の工程図である。 1・・・・・・シリコン基板、2・・・・・・シリコン
酸化膜、3・・・・・・アルミニウム層、6・・・・・
・燐イオン注入、6゜16・・・・・・注入領域。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 3 第 2 図

Claims (1)

    【特許請求の範囲】
  1. 基板上に金属層を被着する工程と、この金属層に選択的
    に不純物を被着あるいは注入する工程と、前記金属層を
    選択的に除去する工程とを含むことを特徴とする配線パ
    ターンの形成方法。
JP22424682A 1982-12-20 1982-12-20 配線パタ−ンの形成方法 Pending JPS59113645A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22424682A JPS59113645A (ja) 1982-12-20 1982-12-20 配線パタ−ンの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22424682A JPS59113645A (ja) 1982-12-20 1982-12-20 配線パタ−ンの形成方法

Publications (1)

Publication Number Publication Date
JPS59113645A true JPS59113645A (ja) 1984-06-30

Family

ID=16810772

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22424682A Pending JPS59113645A (ja) 1982-12-20 1982-12-20 配線パタ−ンの形成方法

Country Status (1)

Country Link
JP (1) JPS59113645A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5300462A (en) * 1989-02-20 1994-04-05 Kabushiki Kaisha Toshiba Method for forming a sputtered metal film
CN113496941A (zh) * 2020-03-18 2021-10-12 中芯国际集成电路制造(上海)有限公司 一种半导体结构的形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5300462A (en) * 1989-02-20 1994-04-05 Kabushiki Kaisha Toshiba Method for forming a sputtered metal film
CN113496941A (zh) * 2020-03-18 2021-10-12 中芯国际集成电路制造(上海)有限公司 一种半导体结构的形成方法

Similar Documents

Publication Publication Date Title
US4253888A (en) Pretreatment of photoresist masking layers resulting in higher temperature device processing
US4267012A (en) Process for patterning metal connections on a semiconductor structure by using a tungsten-titanium etch resistant layer
US4172004A (en) Method for forming dense dry etched multi-level metallurgy with non-overlapped vias
JPS5955054A (ja) 半導体装置の製造方法
US4696098A (en) Metallization technique for integrated circuit structures
JPS59113645A (ja) 配線パタ−ンの形成方法
JPS59161857A (ja) 半導体装置用配線および抵抗体
JPH0878414A (ja) 半導体装置およびその製造方法
JPS6197825A (ja) 半導体装置の製造方法
JPS6213047A (ja) 半導体装置の製造方法
JPS5932126A (ja) 半導体装置の製造方法
JPS59108317A (ja) 電極配線形成法
JPH0582502A (ja) 絶縁膜のエツチング方法
JPS61114536A (ja) 半導体装置の製造方法
JPH088196A (ja) タングステンのパターン形成方法
JP2781037B2 (ja) 電極配線の製造方法
JP2740292B2 (ja) 半導体素子の製造方法
JPS60147160A (ja) 半導体装置の製造方法
JPH02188920A (ja) 半導体装置の製造方法
JPH07142776A (ja) パターンの形成方法
JPS5843523A (ja) 半導体装置の製造方法
JPS597222B2 (ja) 半導体装置の製造方法
JPS59132624A (ja) 半導体装置の製造方法
JPS583230A (ja) 半導体装置の製造方法
JPS58197748A (ja) 半導体装置の製造方法