JPH02188920A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH02188920A
JPH02188920A JP883289A JP883289A JPH02188920A JP H02188920 A JPH02188920 A JP H02188920A JP 883289 A JP883289 A JP 883289A JP 883289 A JP883289 A JP 883289A JP H02188920 A JPH02188920 A JP H02188920A
Authority
JP
Japan
Prior art keywords
alloy film
implanted
wiring
executed
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP883289A
Other languages
English (en)
Inventor
Takamichi Takebayashi
竹林 孝路
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP883289A priority Critical patent/JPH02188920A/ja
Publication of JPH02188920A publication Critical patent/JPH02188920A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、半導体集積回路の製造方法に関し、特に半導
体基板上への電極あるいは電極配線層を形成する方法に
関する。
従来の技術 MO8集積回路の製造工程に於てソース、ドレインなど
へのオーミックコンタクト形成は、配線金属として用い
られてきたアルミニウム<Anと基板シリコン(Si)
との直接のコンタクトによってきたが、デバイス微細化
に伴い、PN接合の深さが浅くなるに従い、Alの代わ
りにAlSi合金膜が用いられるようになっている。そ
の主な理由は、Al中へのSiの固溶度およびAl中の
Siの拡散係数が比較的太き(、コンタクト形成後の熱
処理の過程で基板SiからAl中へのSi固溶合金化が
局部的に進行し、PN接合を破壊してしまうため、あら
かじめAlに固溶度以上のSiを含有させて、これらを
防ごうとするためである。
第2図a −bに従来例の配線層形成の工程順断面図を
示す。単一の半導体基板1内へ作り込まれた半導体素子
の配線形成を行なうにあたり、酸化シリコン膜2の上に
、Al−Si合金膜3を形成した後、レジスト4をマス
クにして、ハロゲン系ガスを用いた反応性イオンエツチ
ング法を用いて、所望の配線パターンを形成する。
発明が解決しようとする課題 微細化された配線パターンを形成するときの金属材料と
しては、AQ−8i合金膜が主流となっている。しかし
ながら、Al−3i合金膜の問題点として、ヒロックが
ある。特に多層配線のプロセスでは、第−層配線で発生
するヒロックにより、層間膜の絶縁不良などを引き起こ
してしまう。ヒロックはAQ膜の内部応力が解放される
時に成長し、1μm以上も成長する。
ヒロックを抑制する方法として、Cuの添加2スパッタ
時の残留ガス中のN2.02 、H2Oの低減、高融点
金属やAf’203などの緻密な膜でのAl−8i合金
膜の被覆、At!−3i合金膜へのイオン注入等がある
。しかしながら、Cuの添加は、ドライエツチングが難
しく、At!腐食等の問題が発生する。またAt!−8
i合金膜を緻密な膜で被覆する場合も、工程の複雑化を
ともなう。
課題を解決するための手段 本発明は、半導体基板上にA!!−8i合金膜を所定の
配線パターニング後、砒素イオンを、斜め回転注入法に
より、At!−8i配線の上部、側壁部共に注入し、熱
処理を施すことにより、配線を形成するものである。
作用 この方法によれば、AQ−8i合金膜をドライエッチす
るため、AQ−8i−Cu合金膜をドライエッチする場
合に問題となるエツチング残渣や腐食の心配は−切な(
、安定した配線のパターニングが可能である。また斜め
回転イオン注入を用いることにより、At!−8i配線
の上部及び側壁部に均一に注入されるから、縦方向、及
び横方向のヒロックを同時に抑制することができ、微細
アルミニウム配線の、歩留り向上、信頼性向上を容易に
実現できる。
実施例 以下に本発明の実施例について第1図(a)〜(d)の
工程順断面図により、詳しく説明する。
第1図(a)のように、通常の方法で、所定の領域が形
成された半導体基板1に、重量比でSiを1%含有する
アルミニウム合金膜3を形成し、さらにこの膜の上にフ
ォトレジスト4によってパターン形成を行なう。
次にハロゲン系ガスにより、反応性イオンエツチングを
行なう。この後、レジストを除去し、Al−3i合金膜
の配線が形成される。次に、同図(b) 、 (c)の
ように、砒素イオンを加速エネルギー50〜1OOke
V、1015〜10”/cdの注入量で、斜め回転法を
用いて、At!−8i合金配線層の上部及び側壁部にイ
オン注入する。
さらに、450℃程度の熱処理を施すことにより、同図
(d)のように、前記Al−8i合金膜の表面全体がA
s注入されたAQ−8i膜5に変換する。
発明の効果 本発明によれば、パターニングされたAl−8i合金膜
を、砒素の斜め回転イオン注入および低温熱処理を施す
ことで、Al−3i合金膜の内部応力を減少せしめ、し
たがってヒロック成長を抑制することができ、微細アル
ミニウム配線の歩留向上、信頼性向上が実現できる。特
に多層アルミニウム配線には有効である。
【図面の簡単な説明】
第1図(3)〜(d)は本発明実施例の工程順断面図。 第2図(a)〜(b)は従来法による配線層の形成方法
の工程順断面図である。 1・・・・・・半導体基板、2・・・・・・酸化シリコ
ン膜、3・・・・・・Al−3i合金膜、4・・・・・
・レジスト、5・・・・・As注入されたAQ−8i合
金膜。 代理人の氏名 弁理士 粟野重孝 ほか1名纂 図

Claims (2)

    【特許請求の範囲】
  1. (1)半導体装置の金属配線層を形成するにあたり、半
    導体基板の所定の領域の表面に、一種または二種類の金
    属合金膜を形成し、ドライエッチで配線パターンを形成
    する工程、前記金属合金膜に、砒素を斜め回転イオン注
    入法で注入し、熱処理する工程を経て、電極配線層を形
    成することを特徴とする半導体装置の製造方法。
  2. (2)金属合金膜がAlまたはAl−Si合金膜である
    ことを特徴とする請求項(1)に記載の半導体装置の製
    造方法。
JP883289A 1989-01-18 1989-01-18 半導体装置の製造方法 Pending JPH02188920A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP883289A JPH02188920A (ja) 1989-01-18 1989-01-18 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP883289A JPH02188920A (ja) 1989-01-18 1989-01-18 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH02188920A true JPH02188920A (ja) 1990-07-25

Family

ID=11703760

Family Applications (1)

Application Number Title Priority Date Filing Date
JP883289A Pending JPH02188920A (ja) 1989-01-18 1989-01-18 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH02188920A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0567610A (ja) * 1991-03-19 1993-03-19 Nec Corp 半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0567610A (ja) * 1991-03-19 1993-03-19 Nec Corp 半導体装置及びその製造方法

Similar Documents

Publication Publication Date Title
US4267012A (en) Process for patterning metal connections on a semiconductor structure by using a tungsten-titanium etch resistant layer
JPS6140035A (ja) 半導体装置の製造方法
JPH02253643A (ja) 層間絶縁膜の形成方法
JPH02188920A (ja) 半導体装置の製造方法
US6911374B2 (en) Fabrication method for shallow trench isolation region
JPH0878414A (ja) 半導体装置およびその製造方法
JPS6197825A (ja) 半導体装置の製造方法
JPS59113645A (ja) 配線パタ−ンの形成方法
JPH02180018A (ja) 半導体装置の製造方法
JPH0492425A (ja) 半導体装置の製造方法
JPS6161268B2 (ja)
JPH03185823A (ja) 半導体装置の製造方法
KR100204009B1 (ko) 반도체소자 제조방법
JP2781037B2 (ja) 電極配線の製造方法
JPH07263447A (ja) 半導体装置およびその製造方法
TWI227523B (en) Method for patterning a metal layer and method of fabricating interconnects
KR100296907B1 (ko) 이온주입공정을 이용한 금속배선 형성을 위한 대머신구조 형성방법
JPS59108317A (ja) 電極配線形成法
JPH06302564A (ja) 半導体装置の製造方法
JPH02215131A (ja) 半導体装置の製造方法
JPS61252668A (ja) 半導体装置の製造方法
JPH03253034A (ja) 半導体装置の製造方法
JPS62128150A (ja) 半導体装置の製造方法
JPH06177069A (ja) 半導体装置の製造方法
JPH01204413A (ja) イオン注入方法