KR100296907B1 - 이온주입공정을 이용한 금속배선 형성을 위한 대머신구조 형성방법 - Google Patents
이온주입공정을 이용한 금속배선 형성을 위한 대머신구조 형성방법 Download PDFInfo
- Publication number
- KR100296907B1 KR100296907B1 KR1019990024971A KR19990024971A KR100296907B1 KR 100296907 B1 KR100296907 B1 KR 100296907B1 KR 1019990024971 A KR1019990024971 A KR 1019990024971A KR 19990024971 A KR19990024971 A KR 19990024971A KR 100296907 B1 KR100296907 B1 KR 100296907B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- ion implantation
- metal wiring
- insulating film
- implantation process
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 50
- 239000002184 metal Substances 0.000 title claims abstract description 45
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 45
- 238000005468 ion implantation Methods 0.000 title claims abstract description 25
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 22
- 238000005530 etching Methods 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 150000002500 ions Chemical class 0.000 claims abstract description 7
- 239000004065 semiconductor Substances 0.000 claims abstract description 6
- 239000013078 crystal Substances 0.000 claims description 7
- 238000001039 wet etching Methods 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 2
- 229910052698 phosphorus Inorganic materials 0.000 claims description 2
- 239000011574 phosphorus Substances 0.000 claims description 2
- 238000002513 implantation Methods 0.000 claims 1
- 150000004767 nitrides Chemical class 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 2
- 238000003754 machining Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Classifications
-
- A—HUMAN NECESSITIES
- A63—SPORTS; GAMES; AMUSEMENTS
- A63B—APPARATUS FOR PHYSICAL TRAINING, GYMNASTICS, SWIMMING, CLIMBING, OR FENCING; BALL GAMES; TRAINING EQUIPMENT
- A63B69/00—Training appliances or apparatus for special sports
- A63B69/36—Training appliances or apparatus for special sports for golf
- A63B69/3667—Golf stance aids, e.g. means for positioning a golfer's feet
- A63B69/3673—Foot inclining aids; Foot wobbling devices
-
- A—HUMAN NECESSITIES
- A63—SPORTS; GAMES; AMUSEMENTS
- A63B—APPARATUS FOR PHYSICAL TRAINING, GYMNASTICS, SWIMMING, CLIMBING, OR FENCING; BALL GAMES; TRAINING EQUIPMENT
- A63B2225/00—Miscellaneous features of sport apparatus, devices or equipment
- A63B2225/09—Adjustable dimensions
Landscapes
- Health & Medical Sciences (AREA)
- General Health & Medical Sciences (AREA)
- Physical Education & Sports Medicine (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
하부 금속배선이 형성된 반도체기판상에 일정두께의 절연막을 형성하는 단계와, 상기 절연막상에 비아콘택 형성용 감광막패턴을 형성하는 단계, 상기 감광막패턴에 의해 부분적으로 노출된 절연막 부분에 이온주입을 행하는 단계, 상기 비아콘택 형성용 감광막패턴을 제거하는 단계, 상기 절연막상에 상부 금속배선 형성용 감광막패턴을 형성하는 단계, 및 상기 감광막패턴을 마스크로 이용하여 상기 절연막을 일정두께만큼 식각하는 단계를 포함하여 구성되는 이온주입공정을 이용한 금속배선 형성을 위한 대머신구조 형성방법을 제공한다.
Description
본 발명은 이온주입을 이용한 금속 배선 형성용 대머신(damascene)구조 형성방법에 관한 것으로, 특히 이온주입공정을 이용하여 산화막의 결정구조를 약하게 하여 산화막내에서 부분적으로 식각선택비를 달리 하여 대머신을 구현하는 방법에 관한 것이다.
반도체 집적도 증가 및 새로운 금속을 이용한 공정 도입에 따라 금속 배선 형성이 어려워지게 되었다. 이를 극복하기 위하여 대머신 공정이 도입되었는데 기존의 대머신 공정은 질화막과 산화막의 식각선택비를 이용한 공정으로서 공정 단계가 많아 생산성이 떨어지는 문제가 있다.
도 1a 내지 1f를 참조하여 종래 기술에 의한 대머신 공정을 설명하면 다음과 같다.
먼저, 도 1a에 나타낸 바와 같이 하부 금속배선(1)을 반도체기판(도시하지 않음)상에 형성한 후, 그 상부에 일정 두께의 산화막(2)을 형성한다.
이어서 도 1b에 나타낸 바와 같이 상기 산화막(2)상에 질화막(3)을 증착한 후, 그위에 비아 콘택(via contact) 형성용 감광막패턴(4)을 형성한다.
다음에 도 1c에 나타낸 바와 같이 상기 감광막패턴(4)을 마스크로 이용하여 그 하부의 질화막(3)을 건식식각한 후, 감광막패턴을 제거한 다음 그 전면에 다시 산화막(5)을 형성한다.
이어서 도 1d에 나타낸 바와 같이 상기 산화막(5)상에 상부 금속배선 형성을 위한 감광막패턴(6)을 형성한다.
다음에 도 1e에 나타낸 바와 같이 상기 감광막패턴을 마스크로 이용하고 상기 질화막(3)을 식각방지막으로 사용하여 상기 산화막들(5,2)을 건식식각한 후, 감광막패턴을 제거하고 기판 전면에 금속(7)을 증착한다.
이어서 도 1f에 나타낸 바와 같이 CMP공정에 의해 금속막(7)의 상부를 제거함으로써 상부 금속배선을 완성한다.
상기와 같이 기존의 대머신공정은 질화막과 산화막의 식각선택비를 이용한 것으로, 공정 단계가 많아 생산성이 저하되고 원가가 상승되는 문제를 유발한다.
본 발명은 상술한 문제점을 해결하기 위한 것으로, 이온주입에 의해 산화막의 결정구조를 부분적으로 약하게 하여 건식식각의 속도를 증가시킴으로써 질화막을 사용하지 않고도 대머신공정이 가능하도록 하여 공정단계를 줄일 수 있도록 하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 이온주입공정을 이용한 금속배선 형성을 위한 대머신구조 형성방법은 하부 금속배선이 형성된 반도체기판상에 일정두께의 절연막을 형성하는 단계와, 상기 절연막상에 비아콘택 형성용 감광막패턴을 형성하는 단계, 상기 감광막패턴에 의해 부분적으로 노출된 절연막 부분에 이온주입을 행하는 단계, 상기 비아콘택 형성용 감광막패턴을 제거하는 단계, 상기 절연막상에 상부 금속배선 형성용 감광막패턴을 형성하는 단계, 및 상기 감광막패턴을 마스크로 이용하여 상기 절연막을 일정두께만큼 식각하는 단계를 포함하여 구성된다.
도 1a 내지 1f는 종래기술에 의한 금속배선 형성을 위한 대머신공정을 나타낸 공정순서도,
도 2a 내지 2e는 본 발명에 의한 금속배선 형성을 위한 대머신공정을 나타낸 공정순서도.
*도면의 주요부분에 대한 부호의 설명*
8.하부 금속배선 9.산화막
10.비아콘택 형성용 감광막패턴
11.상부 금속배선 형성용 감광막패턴
12.상부 금속배선용 금속막
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
도 2a 내지 2e에 본 발명에 의한 대머신공정을 도시하였다.
먼저, 도 2a에 나타낸 바와 같이 하부 금속배선(8)을 반도체기판(도시하지 않음)상에 형성한 후, 그 상부에 일정두께의 산화막(9)을 형성한다.
이어서 도 2b에 나타낸 바와 같이 상기 산화막(9)상에 감광막을 도포한 후, 이를 선택적으로 노광 및 현상하여 비아콘택 형성용 감광막패턴(10)을 형성한 다음, 예컨대 Ar과 같은 비활성 이온을 상기 산화막(9)의 노출된 부분에 이온주입하여 그 해당부분(A)의 결정격자를 약하게 만든다. 이때, 고에너지 이온주입에 노출된 부분(A)은 산화막 결합력이 약해져 건식식각 속도가 이온주입에 노출되지 않은 부분에 비해 4배정도 빨라진다. 상기 산화막(9)은 다소 결정결합력이 약한 PSG 또는 PE-TEOS를 이용하여 형성하는 것이 바람직하다.
다음에 도 2c에 나타낸 바와 같이 상기 비아콘택 형성용 감광막패턴을 제거한 후, 산화막(9)상에 다시 감광막을 도포하고 선택적으로 노광 및 현상하여 상부 금속배선 형성을 위한 감광막패턴(11)을 형성한다.
이어서 도 2d에 나타낸 바와 같이 상기 감광막패턴(11)을 마스크로 이용하여 산화막(9)을 일정두께만큼 건식식각한다. 이때, 상기 이온주입에 의해 결정 격자가 약해진 부분(A)은 식각이 더 빠르게 일어나므로 도시한 바와 같이 상기 하부 금속배선(8)의 표면을 노출시키는 비아콘택이 형성됨과 동시에 대머신구조가 형성된다. 상기 산화막(9)에 주입하는 이온으로 인(Phosphorus)을 사용하여 이온주입에 의해 결정격자가 약해진 부분의 습식식각 속도를 더욱 증가시킨 후 산화막을 습식식각에의해 일정두께만큼 제거하여 비아콘택 및 대머신구조를 형성할 수도 있다. 이어서 기판 전면에 금속(12)을 증착한다.
다음에 도 2e에 나타낸 바와 같이 CMP공정에 의해 산화막(9) 상부에 증착된 금속막부분을 제거함으로써 상부 금속배선을 완성한다.
상기 도 2b의 공정에서 비아콘택용 감광막패턴 형성시 비아콘택 패턴을 작게 형성한 후, 후속 공정인 산화막 식각시 습식식각을 이용하는 것도 가능하다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
본 발명에 의하면 대머신공정의 공정수를 줄여 단순화함으로써 생산성 향상 및 원가절감의 효과를 얻을 수 있다.
Claims (10)
- 하부 금속배선이 형성된 반도체기판상에 일정두께의 절연막을 형성하는 단계와,상기 절연막상에 비아콘택 형성용 감광막패턴을 형성하는 단계,상기 감광막패턴에 의해 부분적으로 노출된 절연막 부분에 이온주입을 행하는 단계,상기 비아콘택 형성용 감광막패턴을 제거하는 단계,상기 절연막상에 상부 금속배선 형성용 감광막패턴을 형성하는 단계, 및상기 감광막패턴을 마스크로 이용하여 상기 절연막을 일정두께만큼 식각하는 단계를 포함하는 이온주입공정을 이용한 금속배선 형성을 위한 대머신구조 형성방법.
- 제1항에 있어서,상기 절연막은 산화막임을 특징으로 하는 이온주입공정을 이용한 금속배선 형성을 위한 대머신구조 형성방법.
- 제2항에 있어서,상기 산화막을 비교적 격자 결합력이 약한 PSG 또는 PE-PSG로 형성하는 것을 특징으로 하는 이온주입공정을 이용한 금속배선 형성을 위한 대머신구조 형성방법.
- 제1항에 있어서,상기 이온주입시 비활성이온을 주입하는 것을 특징으로 하는 이온주입공정을 이용한 금속배선 형성을 위한 대머신구조 형성방법.
- 제4항에 있어서,상기 이온으로 Ar을 사용하는 것을 특징으로 하는 이온주입공정을 이용한 금속배선 형성을 위한 대머신구조 형성방법.
- 제1항에 있어서,상기 절연막의 노출된 부분에 이온주입을 행하는 단계에서 이온주입된 부분의 결정구조가 약해져 이 부분의 식각속도가 이온주입되지 않은 다른 부분에 비해 빨라지는 것을 특징으로 하는 이온주입공정을 이용한 금속배선 형성을 위한 대머신구조 형성방법.
- 제1항에 있어서,상기 감광막패턴을 마스크로 이용하여 상기 절연막을 일정두께만큼 식각하는 단계에서 상기 이온주입에 의해 노출된 절연막 부분의 식각이 다른 부분에 비해 빠르게 일어나 상기 하부 금속배선을 노출시키는 비아콘택이 형성되고, 이온주입에 의해 노출되지 않은 절연막 부분에는 대머신구조가 형성되는 것을 특징으로 하는 이온주입공정을 이용한 금속배선 형성을 위한 대머신구조 형성방법.
- 제1항에 있어서,상기 절연막 식각시 건식식각을 이용하는 것을 특징으로 하는 이온주입공정을 이용한 금속배선 형성을 위한 대머신구조 형성방법.
- 제1항에 있어서,상기 이온주입시 인을 이용하고 상기 절연막 식각시 습식식각을 이용하는 것을 특징으로 하는 이온주입공정을 이용한 금속배선 형성을 위한 대머신구조 형성방법.
- 제1항에 있어서,상기 감광막패턴을 마스크로 이용하여 상기 절연막을 일정두께만큼 식각하는 단계후에 상기 상부 금속배선 형성용 감광막패턴을 제거한 후, 상기 절연막 전면에 금속을 증착하고 절연막 상부에 형성된 금속막을 CMP에 의해 제거하여 상부 금속배선을 형성하는 단계가 더 포함되는 이온주입공정을 이용한 금속배선 형성을 위한 대머신구조 형성방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990024971A KR100296907B1 (ko) | 1999-06-28 | 1999-06-28 | 이온주입공정을 이용한 금속배선 형성을 위한 대머신구조 형성방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990024971A KR100296907B1 (ko) | 1999-06-28 | 1999-06-28 | 이온주입공정을 이용한 금속배선 형성을 위한 대머신구조 형성방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010004342A KR20010004342A (ko) | 2001-01-15 |
KR100296907B1 true KR100296907B1 (ko) | 2001-07-12 |
Family
ID=19596428
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019990024971A KR100296907B1 (ko) | 1999-06-28 | 1999-06-28 | 이온주입공정을 이용한 금속배선 형성을 위한 대머신구조 형성방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100296907B1 (ko) |
-
1999
- 1999-06-28 KR KR1019990024971A patent/KR100296907B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR20010004342A (ko) | 2001-01-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0536992B1 (en) | Semiconductor planarization process | |
JPH04290232A (ja) | 溝埋込み配線形成方法 | |
US6329281B1 (en) | Methods for fabricating a multilevel interconnection for an integrated circuit device utilizing a selective overlayer | |
KR20000048294A (ko) | 듀얼 다마신 배선의 형성방법 | |
KR100187666B1 (ko) | 반도체 소자의 텅스텐 플러그 형성방법 | |
JP3457277B2 (ja) | 半導体装置および半導体装置の製造方法 | |
KR100296907B1 (ko) | 이온주입공정을 이용한 금속배선 형성을 위한 대머신구조 형성방법 | |
US6797630B1 (en) | Partial via hard mask open on low-k dual damascene etch with dual hard mask (DHM) approach | |
JP3932345B2 (ja) | 象嵌技法を利用した微細金属パターン形成方法 | |
JP2720023B2 (ja) | 半導体装置の製造方法 | |
KR100289660B1 (ko) | 반도체 소자의 트렌치 형성방법 | |
US5633207A (en) | Method of forming a wiring layer for a semiconductor device | |
US6143644A (en) | Method to prevent passivation from keyhole damage and resist extrusion | |
KR100567062B1 (ko) | 정렬패턴 형성방법 | |
KR100278883B1 (ko) | 반도체 소자 분리를 위한 얕은 트렌치 제조 방법 | |
US5958797A (en) | Planarization of a patterned structure on a substrate using an ion implantation-assisted wet chemical etch | |
KR100509811B1 (ko) | Sti 제조 방법 | |
KR0124638B1 (ko) | 반도체장치의 다층배선 형성방법 | |
KR100712983B1 (ko) | 반도체 소자의 평탄화 방법 | |
KR100607331B1 (ko) | 반도체 소자의 비트라인 형성방법 | |
JP2000114373A (ja) | 半導体装置の製造方法 | |
KR100338091B1 (ko) | 반도체소자제조방법 | |
KR100271660B1 (ko) | 반도체소자의 층간절연막 형성방법 | |
KR100425935B1 (ko) | 반도체 소자의 콘택홀 형성 방법 | |
KR100731009B1 (ko) | 반도체 소자의 듀얼 다마신 식각 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110429 Year of fee payment: 11 |
|
LAPS | Lapse due to unpaid annual fee |