JPH02253643A - 層間絶縁膜の形成方法 - Google Patents
層間絶縁膜の形成方法Info
- Publication number
- JPH02253643A JPH02253643A JP7553489A JP7553489A JPH02253643A JP H02253643 A JPH02253643 A JP H02253643A JP 7553489 A JP7553489 A JP 7553489A JP 7553489 A JP7553489 A JP 7553489A JP H02253643 A JPH02253643 A JP H02253643A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- coated
- aluminum wiring
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 12
- 239000011229 interlayer Substances 0.000 title description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 28
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 28
- 238000005530 etching Methods 0.000 claims abstract description 23
- 239000012535 impurity Substances 0.000 claims abstract description 17
- 239000004065 semiconductor Substances 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 150000003377 silicon compounds Chemical class 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 abstract description 3
- 239000002344 surface layer Substances 0.000 abstract description 3
- 230000002542 deteriorative effect Effects 0.000 abstract description 2
- 239000011248 coating agent Substances 0.000 description 5
- 238000000576 coating method Methods 0.000 description 5
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000005416 organic matter Substances 0.000 description 2
- 238000002294 plasma sputter deposition Methods 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 210000004709 eyebrow Anatomy 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は層間絶縁膜の形成方法に関し、特に塗布絶縁膜
（シリコン化合物含有溶液乃至ポリイミドを塗布形成し
、硬化した膜）を用いた眉間絶縁膜の形成方法に関する
。
（シリコン化合物含有溶液乃至ポリイミドを塗布形成し
、硬化した膜）を用いた眉間絶縁膜の形成方法に関する
。
従来、この種の塗布絶縁膜を層間絶縁膜に用いる場合に
は、塗布しかつ硬化させて成膜した塗布絶縁膜がスルー
ホールが開口される領域には残らないように、また下地
段差の凹部には残されるようにエツチング除去される。
は、塗布しかつ硬化させて成膜した塗布絶縁膜がスルー
ホールが開口される領域には残らないように、また下地
段差の凹部には残されるようにエツチング除去される。
それは、塗布絶縁膜のある領域にスルーホールを開口し
た場合、開口部側面の塗布絶縁膜より有機物を含むガス
が揮発し、スルーホール抵抗を増大せしめる原因になる
ためである。
た場合、開口部側面の塗布絶縁膜より有機物を含むガス
が揮発し、スルーホール抵抗を増大せしめる原因になる
ためである。
第３図（ａ）乃至第３図（ｄ）により、従来の塗布絶縁
膜を用いた眉間絶縁膜の形成方法の一例を示す。
膜を用いた眉間絶縁膜の形成方法の一例を示す。
先ず、第３図（ａ）のように、半導体基板１上の第１の
絶縁膜２の上にアルミニウム配線３を形成する。そして
、第３図（ｂ）のように、前記アルミニウム配線３を覆
うように第２の絶縁膜４を形成する。
絶縁膜２の上にアルミニウム配線３を形成する。そして
、第３図（ｂ）のように、前記アルミニウム配線３を覆
うように第２の絶縁膜４を形成する。
次いで、第３図（ｃ）のように、前記第２の絶縁膜４の
上に塗布絶縁膜６を形成する。その後、第３図（ｄ）の
ように、前記塗布絶縁膜６を前記アルミニウム配線３の
上面には残らないように、かつ前記アルミニウム配線３
による段差の凹部には残されるように全面エツチングす
る。
上に塗布絶縁膜６を形成する。その後、第３図（ｄ）の
ように、前記塗布絶縁膜６を前記アルミニウム配線３の
上面には残らないように、かつ前記アルミニウム配線３
による段差の凹部には残されるように全面エツチングす
る。
この結果、後工程で前記アルミニウム配線３の上面の第
２の絶縁膜４に開設されるスルーホール開口部には前記
塗布絶縁膜６が存在されることはなく、塗布絶縁膜から
の有機物を含むガスがスルーホールの開口部側面から揮
発することを防止する。
２の絶縁膜４に開設されるスルーホール開口部には前記
塗布絶縁膜６が存在されることはなく、塗布絶縁膜から
の有機物を含むガスがスルーホールの開口部側面から揮
発することを防止する。
（発明が解決しようとする課題）
上述した従来の塗布絶縁膜を用いた眉間絶縁膜の形成方
法では、アルミニウム配線３の上面にかかる塗布絶縁膜
６を除去するために全面工・ノチングを行っているが、
アルミニウム配線上面における塗布絶縁膜６を完全に除
去しようとすると、少なからずオーバーエツチング状態
となる。この時、塗布絶縁膜６の下層の第２の絶縁膜４
は、塗布絶縁ｒｙｉ！６に比ベエッチング速度が低いた
め塗布絶縁膜６のみ速くエツチングが進む。このため、
第３図（ｄ）のように、アルミニウム配線３間の塗布絶
縁膜６が必要以上にエツチングされ、この部分が相対的
に凹んで層間絶縁膜としての平坦性が悪化するという問
題がある。
法では、アルミニウム配線３の上面にかかる塗布絶縁膜
６を除去するために全面工・ノチングを行っているが、
アルミニウム配線上面における塗布絶縁膜６を完全に除
去しようとすると、少なからずオーバーエツチング状態
となる。この時、塗布絶縁膜６の下層の第２の絶縁膜４
は、塗布絶縁ｒｙｉ！６に比ベエッチング速度が低いた
め塗布絶縁膜６のみ速くエツチングが進む。このため、
第３図（ｄ）のように、アルミニウム配線３間の塗布絶
縁膜６が必要以上にエツチングされ、この部分が相対的
に凹んで層間絶縁膜としての平坦性が悪化するという問
題がある。
本発明は眉間絶縁膜の平坦性を悪化させることなく配線
上面の塗布絶縁膜を完全に除去することを可能にした層
間絶縁膜の形成方法を提供することを目的としている。
上面の塗布絶縁膜を完全に除去することを可能にした層
間絶縁膜の形成方法を提供することを目的としている。
Ｃ課題を解決するための手段〕
本発明の眉間絶縁膜の形成方法は、半導体基板上に所要
パターンに形成したアルミニウム配線の全面を覆うよう
に絶縁膜を形成する工程と、前記絶縁膜の表面に不純物
を導入する工程と、前記前記絶縁膜を覆ってシリコン化
合物を主成分とする溶液を塗布し硬化した塗布絶縁膜を
形成する工程と、この塗布絶縁膜の前記アルミニウム配
線上部の部分が除去されるように前記塗布絶縁膜及び前
記絶縁膜をエツチングする工程とを含んでいる。
パターンに形成したアルミニウム配線の全面を覆うよう
に絶縁膜を形成する工程と、前記絶縁膜の表面に不純物
を導入する工程と、前記前記絶縁膜を覆ってシリコン化
合物を主成分とする溶液を塗布し硬化した塗布絶縁膜を
形成する工程と、この塗布絶縁膜の前記アルミニウム配
線上部の部分が除去されるように前記塗布絶縁膜及び前
記絶縁膜をエツチングする工程とを含んでいる。
そして、不純物を含む前記絶縁膜のエツチング速度が、
前記塗布絶縁膜のエツチング速度と同程度になるように
前記絶縁膜に導入する不純物のエネルギーと濃度を設定
している： 〔作用〕 上述した形成方法では、塗布絶縁膜のエツチングと共に
アルミニウム配線を覆う絶縁膜が路間し速度でエツチン
グされるため、アルミニウム配線の段差を緩和して、眉
間絶縁膜の平坦化を可能とする。
前記塗布絶縁膜のエツチング速度と同程度になるように
前記絶縁膜に導入する不純物のエネルギーと濃度を設定
している： 〔作用〕 上述した形成方法では、塗布絶縁膜のエツチングと共に
アルミニウム配線を覆う絶縁膜が路間し速度でエツチン
グされるため、アルミニウム配線の段差を緩和して、眉
間絶縁膜の平坦化を可能とする。
次に、本発明を図面を参照して説明する。
第１図（ａ）乃至（ｅ）は本発明の第１実施例を形成工
程順に示す縦断面図である。
程順に示す縦断面図である。
先ず、第１図（ａ）のように、半導体基板１上の第１の
絶縁膜２の上にアルミニウム配線３を所要パターンに形
成する。次いで、第１図（ｂ）のように、前記アルミニ
ウム配線３の全面を覆うようにプラズマＣＶＤ法乃至ス
パッタ法等により第２の絶縁膜４を形成する。
絶縁膜２の上にアルミニウム配線３を所要パターンに形
成する。次いで、第１図（ｂ）のように、前記アルミニ
ウム配線３の全面を覆うようにプラズマＣＶＤ法乃至ス
パッタ法等により第２の絶縁膜４を形成する。
次に、第１図（ｃ）のように、前記第２の絶縁膜４の上
表面にイオン注入法により不純物５を導入し、前記第２
の絶縁膜４の表面層をエツチングされ易く、換言すれば
後述する塗布絶縁膜６と同程度のエツチング速度となる
ようにする。
表面にイオン注入法により不純物５を導入し、前記第２
の絶縁膜４の表面層をエツチングされ易く、換言すれば
後述する塗布絶縁膜６と同程度のエツチング速度となる
ようにする。
次に、第１図（ｄ）のように、前記第２の絶縁膜４の上
面に塗布絶縁膜６を形成する。
面に塗布絶縁膜６を形成する。
そして、第１図（ｅ）のように、前記塗布絶縁膜６をエ
ツチングし、前記アルミニウム配線３上部の前記塗布絶
縁膜６を除去する。このエツチングに際し、前記アルミ
ニウム配線３上面の前記第２の絶縁膜４が露呈されるが
、その表面は不純物５が導入された層であり、前記塗布
絶縁膜６と同程度のエツチング速度であるため、塗布絶
縁膜６と略同時にエツチングが進行され、オーバエツチ
ングによってもアルミニウム配線３による段差の平坦性
が悪くなることはない。
ツチングし、前記アルミニウム配線３上部の前記塗布絶
縁膜６を除去する。このエツチングに際し、前記アルミ
ニウム配線３上面の前記第２の絶縁膜４が露呈されるが
、その表面は不純物５が導入された層であり、前記塗布
絶縁膜６と同程度のエツチング速度であるため、塗布絶
縁膜６と略同時にエツチングが進行され、オーバエツチ
ングによってもアルミニウム配線３による段差の平坦性
が悪くなることはない。
第２図（ａ）乃至（ｈ）は本発明の第２実施例を形成工
程順に示す縦断面図である。
程順に示す縦断面図である。
先ず、第２図（ａ）のように、半導体基板１上の第１の
絶縁膜２の上にアルミニウム配線を形成する。次いで、
第２図（ｂ）のように、前記アルミニウム配線３の全面
を覆うようにプラズマＣＶＤ法乃至スパッタ法等にて第
２の絶縁膜４を形成する。
絶縁膜２の上にアルミニウム配線を形成する。次いで、
第２図（ｂ）のように、前記アルミニウム配線３の全面
を覆うようにプラズマＣＶＤ法乃至スパッタ法等にて第
２の絶縁膜４を形成する。
次に、第２図（Ｃ）のように、前記第２の絶縁膜４上面
に第１の塗布絶縁膜７を形成する。
に第１の塗布絶縁膜７を形成する。
そして、第２図（ｄ）のように、前記第１の塗布絶縁膜
７をエツチングし、前記アルミニウム配線３上部の前記
第１の塗布絶縁膜７を除去する。
７をエツチングし、前記アルミニウム配線３上部の前記
第１の塗布絶縁膜７を除去する。
このとき、このエツチングでは第３図に示した従来方法
と同じであり、アルミニウム配線３の段差が生じてしま
う。
と同じであり、アルミニウム配線３の段差が生じてしま
う。
そのため、更に第２図（ｅ）のように、前記第２の絶縁
膜４及び前記第１の塗布絶縁膜７の全面を覆うようにプ
ラズマＣＶＤ法乃至スパッタ法等で第３の絶縁膜８を形
成する。
膜４及び前記第１の塗布絶縁膜７の全面を覆うようにプ
ラズマＣＶＤ法乃至スパッタ法等で第３の絶縁膜８を形
成する。
次いで、第２図（ｆ）のように、前記第３の絶縁膜８の
上表面にイオン注入法により不純物９を導入し、表面層
をエツチングされ易い膜とし、後述する第２の塗布絶縁
膜１０と同程度のエツチング速度となるようにする。
上表面にイオン注入法により不純物９を導入し、表面層
をエツチングされ易い膜とし、後述する第２の塗布絶縁
膜１０と同程度のエツチング速度となるようにする。
次に、第２図（ｇ）のように、前記第３の絶縁膜の上面
に第２の塗布絶縁膜ＩＯを形成する。そして、第２図（
ｈ）のように、前記第２の塗布絶縁膜１０をエツチング
し、前記アルミニウム配線３上部の前記第２の塗布絶縁
膜を除去する。このエツチングに際しては、前記アルミ
ニウム配線３上部の前記第３の絶縁膜が露呈されるが、
その上表面は不純物９の導入された層であり、前記第２
の塗布絶縁膜と、同程度のエツチング速度であるためエ
ツチングが進行され、オーバエツチングによっても前記
アルミニウム配線３による段差の平坦性が悪化されるこ
とはない。
に第２の塗布絶縁膜ＩＯを形成する。そして、第２図（
ｈ）のように、前記第２の塗布絶縁膜１０をエツチング
し、前記アルミニウム配線３上部の前記第２の塗布絶縁
膜を除去する。このエツチングに際しては、前記アルミ
ニウム配線３上部の前記第３の絶縁膜が露呈されるが、
その上表面は不純物９の導入された層であり、前記第２
の塗布絶縁膜と、同程度のエツチング速度であるためエ
ツチングが進行され、オーバエツチングによっても前記
アルミニウム配線３による段差の平坦性が悪化されるこ
とはない。
〔発明の効果］
以上説明したように本発明は、アルミニウム配線上に形
成した絶縁膜の表面に不純物を導入し、そのエツチング
速度を塗布絶縁膜のエツチング速度と同程度にしている
ので、アルミニウム配線上部に塗布絶縁膜が残らないよ
うにエンチングを行った時にも、絶縁膜を同程度の速度
でエツチングすることができ、アルミニウム配線による
段差形状を緩和して層間絶縁膜の平坦化が実現できる効
果がある。
成した絶縁膜の表面に不純物を導入し、そのエツチング
速度を塗布絶縁膜のエツチング速度と同程度にしている
ので、アルミニウム配線上部に塗布絶縁膜が残らないよ
うにエンチングを行った時にも、絶縁膜を同程度の速度
でエツチングすることができ、アルミニウム配線による
段差形状を緩和して層間絶縁膜の平坦化が実現できる効
果がある。
第１図（ａ）乃至（ｄ）は本発明の第１実施例を形成工
程順に示す縦断面図、第２図（ａ）乃至（ｈ）は本発明
の第２実施例を形成工程順に示す縦断面図、第３図（ａ
）乃至（ｄ）は従来の形成方法を工程順に示す縦断面図
である。 １・・・半導体基板、２・・・第１の絶縁膜、３・・・
アルミニウム配線、４・・・第２の絶縁膜、５・・・不
純物、６・・・塗布絶縁膜、７・・・第１の塗布絶縁膜
、訃・・第３の絶縁膜、９・・・不純物、１０・・・第
２の塗布絶縁膜。 第１図 ！−一 Ｏ ■ 派 第２ 図 ］ Ｏフ 手続主甫正書（方式） 明細書第９頁第７行に記載の 「第１図（ａ） 乃 平成 １年 ７月１１日 至（ｄ） は本発明Ｊを ［第１図（ａ） 乃至（ｅ）
程順に示す縦断面図、第２図（ａ）乃至（ｈ）は本発明
の第２実施例を形成工程順に示す縦断面図、第３図（ａ
）乃至（ｄ）は従来の形成方法を工程順に示す縦断面図
である。 １・・・半導体基板、２・・・第１の絶縁膜、３・・・
アルミニウム配線、４・・・第２の絶縁膜、５・・・不
純物、６・・・塗布絶縁膜、７・・・第１の塗布絶縁膜
、訃・・第３の絶縁膜、９・・・不純物、１０・・・第
２の塗布絶縁膜。 第１図 ！−一 Ｏ ■ 派 第２ 図 ］ Ｏフ 手続主甫正書（方式） 明細書第９頁第７行に記載の 「第１図（ａ） 乃 平成 １年 ７月１１日 至（ｄ） は本発明Ｊを ［第１図（ａ） 乃至（ｅ）
Claims (1)
- １、半導体基板上に所要パターンに形成したアルミニウ
ム配線の全面を覆うように絶縁膜を形成する工程と、前
記絶縁膜の表面に不純物を導入する工程と、前記前記絶
縁膜を覆ってシリコン化合物を主成分とする溶液を塗布
し硬化した塗布絶縁膜を形成する工程と、この塗布絶縁
膜の前記アルミニウム配線上部の部分が除去されるよう
に前記塗布絶縁膜及び前記絶縁膜をエッチングする工程
とを含み、不純物を含む前記絶縁膜のエッチング速度が
、前記塗布絶縁膜のエッチング速度と同程度になるよう
に前記絶縁膜に導入する不純物のエネルギーと濃度を設
定することを特徴とする層間絶縁膜の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1075534A JP2822430B2 (ja) | 1989-03-28 | 1989-03-28 | 層間絶縁膜の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1075534A JP2822430B2 (ja) | 1989-03-28 | 1989-03-28 | 層間絶縁膜の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02253643A true JPH02253643A (ja) | 1990-10-12 |
| JP2822430B2 JP2822430B2 (ja) | 1998-11-11 |
Family
ID=13578974
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1075534A Expired - Lifetime JP2822430B2 (ja) | 1989-03-28 | 1989-03-28 | 層間絶縁膜の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2822430B2 (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6177343B1 (en) | 1995-09-14 | 2001-01-23 | Sanyo Electric Co., Ltd. | Process for producing semiconductor devices including an insulating layer with an impurity |
| US6214749B1 (en) | 1994-09-14 | 2001-04-10 | Sanyo Electric Co., Ltd. | Process for producing semiconductor devices |
| US6235648B1 (en) | 1997-09-26 | 2001-05-22 | Sanyo Electric Co., Ltd. | Semiconductor device including insulation film and fabrication method thereof |
| US6288438B1 (en) | 1996-09-06 | 2001-09-11 | Sanyo Electric Co., Ltd. | Semiconductor device including insulation film and fabrication method thereof |
| US6326318B1 (en) | 1995-09-14 | 2001-12-04 | Sanyo Electric Co., Ltd. | Process for producing semiconductor devices including an insulating layer with an impurity |
| US6690084B1 (en) | 1997-09-26 | 2004-02-10 | Sanyo Electric Co., Ltd. | Semiconductor device including insulation film and fabrication method thereof |
| US6794283B2 (en) | 1998-05-29 | 2004-09-21 | Sanyo Electric Co., Ltd. | Semiconductor device and fabrication method thereof |
| US6825132B1 (en) | 1996-02-29 | 2004-11-30 | Sanyo Electric Co., Ltd. | Manufacturing method of semiconductor device including an insulation film on a conductive layer |
| US6831015B1 (en) | 1996-08-30 | 2004-12-14 | Sanyo Electric Co., Ltd. | Fabrication method of semiconductor device and abrasive liquid used therein |
| US6917110B2 (en) | 2001-12-07 | 2005-07-12 | Sanyo Electric Co., Ltd. | Semiconductor device comprising an interconnect structure with a modified low dielectric insulation layer |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6340345A (ja) * | 1986-06-06 | 1988-02-20 | ロックウェル・インタ−ナショナル・コ−ポレ−ション | 実質上プレ−ナ状の表面を有する層間誘電体層を提供する方法 |
| JPS63260050A (ja) * | 1987-04-16 | 1988-10-27 | Ricoh Co Ltd | 半導体装置の製造方法 |
-
1989
- 1989-03-28 JP JP1075534A patent/JP2822430B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6340345A (ja) * | 1986-06-06 | 1988-02-20 | ロックウェル・インタ−ナショナル・コ−ポレ−ション | 実質上プレ−ナ状の表面を有する層間誘電体層を提供する方法 |
| JPS63260050A (ja) * | 1987-04-16 | 1988-10-27 | Ricoh Co Ltd | 半導体装置の製造方法 |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6214749B1 (en) | 1994-09-14 | 2001-04-10 | Sanyo Electric Co., Ltd. | Process for producing semiconductor devices |
| US6177343B1 (en) | 1995-09-14 | 2001-01-23 | Sanyo Electric Co., Ltd. | Process for producing semiconductor devices including an insulating layer with an impurity |
| US6268657B1 (en) | 1995-09-14 | 2001-07-31 | Sanyo Electric Co., Ltd. | Semiconductor devices and an insulating layer with an impurity |
| US6326318B1 (en) | 1995-09-14 | 2001-12-04 | Sanyo Electric Co., Ltd. | Process for producing semiconductor devices including an insulating layer with an impurity |
| US6825132B1 (en) | 1996-02-29 | 2004-11-30 | Sanyo Electric Co., Ltd. | Manufacturing method of semiconductor device including an insulation film on a conductive layer |
| US6831015B1 (en) | 1996-08-30 | 2004-12-14 | Sanyo Electric Co., Ltd. | Fabrication method of semiconductor device and abrasive liquid used therein |
| US6288438B1 (en) | 1996-09-06 | 2001-09-11 | Sanyo Electric Co., Ltd. | Semiconductor device including insulation film and fabrication method thereof |
| US6235648B1 (en) | 1997-09-26 | 2001-05-22 | Sanyo Electric Co., Ltd. | Semiconductor device including insulation film and fabrication method thereof |
| US6690084B1 (en) | 1997-09-26 | 2004-02-10 | Sanyo Electric Co., Ltd. | Semiconductor device including insulation film and fabrication method thereof |
| US6794283B2 (en) | 1998-05-29 | 2004-09-21 | Sanyo Electric Co., Ltd. | Semiconductor device and fabrication method thereof |
| US6917110B2 (en) | 2001-12-07 | 2005-07-12 | Sanyo Electric Co., Ltd. | Semiconductor device comprising an interconnect structure with a modified low dielectric insulation layer |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2822430B2 (ja) | 1998-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH027544A (ja) | 柱の整合及び製造工程 | |
| DE19860780A1 (de) | Halbleitervorrichtung und Herstellungsverfahren einer Halbleitervorrichtung | |
| JPS6140035A (ja) | 半導体装置の製造方法 | |
| JPS6144470A (ja) | 集積回路チップにおける金属充填方法 | |
| JPH02253643A (ja) | 層間絶縁膜の形成方法 | |
| CA1229816A (en) | Impregnation of aluminum interconnects with copper | |
| US4900396A (en) | Method of forming modified layer and pattern | |
| US4696098A (en) | Metallization technique for integrated circuit structures | |
| JPH01199456A (ja) | 半導体集積回路の製造方法 | |
| US3839177A (en) | Method of manufacturing etched patterns in thin layers having defined edge profiles | |
| JPS61180458A (ja) | 半導体装置の製造方法 | |
| US4035206A (en) | Method of manufacturing a semiconductor device having a pattern of conductors | |
| JPS6314498B2 (ja) | ||
| JPS6242522A (ja) | 半導体装置の製造方法 | |
| JPS62274641A (ja) | 半導体装置の製造方法 | |
| WO1995028000A2 (en) | Method of manufacturing a semiconductor device with a multilayer wiring structure containing narrow vias | |
| JPS6058636A (ja) | 絶縁分離領域の形成方法 | |
| JPS5923522A (ja) | ドライエツチング方法 | |
| JPS5821843A (ja) | 半導体装置の製造方法 | |
| JPS6320383B2 (ja) | ||
| KR0149319B1 (ko) | 테이퍼 에칭을 사용한 액정 디스플레이 아몰퍼스 박막 트랜지스터의 제조 방법 | |
| JP2727587B2 (ja) | 多層配線法 | |
| JPS63181356A (ja) | 半導体装置の製造方法 | |
| JPH0513376B2 (ja) | ||
| JPS61263138A (ja) | 半導体装置の製造方法 |