JPS60147160A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS60147160A
JPS60147160A JP187984A JP187984A JPS60147160A JP S60147160 A JPS60147160 A JP S60147160A JP 187984 A JP187984 A JP 187984A JP 187984 A JP187984 A JP 187984A JP S60147160 A JPS60147160 A JP S60147160A
Authority
JP
Japan
Prior art keywords
film
piq
gate electrode
ion implantation
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP187984A
Other languages
English (en)
Inventor
Teruo Kato
輝男 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP187984A priority Critical patent/JPS60147160A/ja
Publication of JPS60147160A publication Critical patent/JPS60147160A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (発明の技術分野) 本発明は金属を電極として使用する半導体素子に関する
(従来技術) 従来、半導体素子において、電極材料として、4t 全
h 日 sノ ++−++ノ +y# 央井 J−1i
 n) l+l イ J−111”−tテン(W)又は
モリブデン(Mo)などの高融点金属が使用されている
しかし、これらの金属膜は柱状構造を有するため、イオ
ン注入時におけるマスク性が悪い。そのため、半導体素
子に設けられた電極におけるソース又はドレインが自己
整合性を具有して形成できないという欠点を有していた
このため、金属膜表面上に、金属酸化物又は金属窒化物
を形成すること、又は、金属膜表面上に。
多結晶シリ、コン又はリンガラス(PSG)などの膜を
堆積させるなどの方法が実行されている。
しかしながら、金属酸化物又は金属窒化物は数百μΩ鋸
と大きな抵抗値を有するため、イオン注入前に形成した
金属酸化物又は金属窒化物を、イオン注入後において、
水素雰囲気中で高温熱処理を実行することによシ、再度
金属に還元して使用することになシ、このための工程が
複雑化するという欠点も有していた。 ゛ 他方、後者の場合、半導体素子表面上に形成されt1M
極は、その常Hi刑慮」においては、単体のシリコン又
はシリコン酸化物が露出するため、電極表面上の膜を選
択的に除去できない。このため、形成された電極の膜厚
が見掛上厚くなシ、微細に加工しなければならない半導
体素子として不利であることを免れ難い。
また、フォトレジストをイオン注入時におけるマスクと
して使用すると、フォトレジスト中における金属イオン
が金属を通過し、電極におけるゲート絶縁膜内に拡散し
、半導体素子の機能が不安定となるという欠点も見出さ
れた。
(発明の目的) 本発明の目的は、上記の欠点を解消するためになされた
ものであシ、実効的に電極の膜厚を増加させることなし
に、タングステン(W)又はモリブデン(MO)などの
高融点金属に対して良好なイオン注入時におけるマスク
性を得ることにある。
(発明の概要) この発明の要点は、イオン注入時におけるマスクのため
に、金属膜上に高分子樹脂膜を形成し、イオン注入後、
高分子樹脂膜を選択的に除去することである。
(発明の実施例) 以下、本発明による一実施例として高分子樹脂材料にP
olyimide l5oindoro Quinaz
olinedione (以下、PIQと略称する。)
を使用した例を添付の図面を引用して説明する。
第1図の(1)において、シリコン基板lの表面上に通
常の工程により、フィールド酸化膜2及びゲート酸化膜
3を形成する。その上にゲート電極としてMo (モリ
ブデン)膜4を250nmの膜厚に堆積する。更に、そ
の上に、膜厚200nmの上記PIQ膜5を形成した後
、フォトリングラフィにより、金属により形成されたゲ
ート電極を形成する。即ち、上記シリコン基板lの表面
上に、 PIQのグレボリマ溶液を回転させつつ塗布し
、300〜350℃に加熱硬化することによ、tJ、P
IQ膜5を形成する。 ? 次いで、第1図(2)に示すように、MO(モリブデン
)膜4及びPIQ膜5のみをフォトレジストを使用する
ことにより、選択的にエツチングし、半導体素子の表面
上にゲート電極を形成する。
Mo (モリブデン)膜4のためのエツチング剤として
は、リン酸P2O11=nH!0及び硝酸HNOI及び
酢酸CHICOOHの混合液を、PIQ膜5のためのエ
ツチング剤としては抱水ヒドラジンNI H4を含有す
る塩基性の水溶液を使用し、フォトレジストとしては環
化ゴム系のネガレジストを使用する。
次に、第1図(3)に示すように、半導体素子表面上に
ソース6及びドレイン6を形成するためのイオン注入を
実行する。この場合、拡散させる不純物としてヒ素(A
s)を使用すると、40keVの加速電圧における場合
、照射飛程は数十nmとなシ、膜厚200 nmのPI
Q膜5により注入イオンを阻止することが可能である。
このことによff、PIQ膜5をイオン注入時における
マスクとして使用すれば、半導体素子表面上にソース6
及びドレイン6が自己整合性を具有して形成可能となる
最後に、第1図(4)に示すように、PIQ膜5を再度
抱水ヒドラジンN!H4t−含有する塩基性水溶液を使
用して、半導体素子表面上にゲート電極並びにソース6
及びドレイン6の形成が実行される。
上記の実施例において、高分子樹脂材料としてPIQを
例として説明したが、ポリイミド系又は環化ポリブタジ
ェン系の他の材料でもよい。また、半導体素子に設ける
ゲート電極材料として、タングステン(W)も使用可能
である。また、他の高融点金属でもよいことも自明であ
ろう。
なお、本発明は高分子樹脂材料をイオン注入時における
マスクとして使用することを特徴とするのであり、その
エツチング方法は、本発明による実施例に記述した方法
に限定されることなしに、いかなる方法を使用してもよ
いことも勿論である。
例えば、抱水ヒドラジンNx H4を含有する塩基性の
水溶液を使用するエツチング方法を例としたが、フォト
レジスト又はパターンが形成された他の材料をマスクと
するプラズマエツチングを使用してもよい。また、上記
の高分子樹脂材料が感光性を具有していてもよいことも
勿論である。
(発明の効果) 従来、イオン注入時におけるマスクとして60nm乃至
100 nmのリンガラス(PSG)又は多結晶シリコ
ンなどが使用されていた。この場合、半導体素子にソー
ス又はドレインが形成された後には、シリコン基板の表
面には、単体のシリコン又は膜厚50nm程度の薄いシ
リコン酸化膜が露出している。このため、モリブデン(
Mo)膜上におけるリンガラス(P、SG)又は多結晶
シリコンの膜は、半導体素子の構造において、不必要で
あるにもかかわらず、選択的に除去することが不可能で
ある。
そのため、モリブデン(Mo)膜の膜厚が250 nm
であるにもかかわらず、見掛上の膜厚が310〜350
nmと増加してしまう。
しかしながら、上記の問題点に本発明を適用すれば、こ
の不必要な膜厚の増加を削減することが可能となる優れ
た効果を奏するものである。
【図面の簡単な説明】
第1図は本発明による一実施例を示す工程図である。 l・・・シリコン基板、2・・・フィールド酸化膜、3
・・・ゲート酸化膜、4・・・モリブデン膜、5・・・
PIQ膜、6・・・ソー、スeドレイン領域。

Claims (2)

    【特許請求の範囲】
  1. (1)金属によシ形成される電極上に形成された高分子
    樹脂膜をイオン注入時におけるマスクとして自己整合性
    を具有してイオン注入層を形成した後、上記高分子樹脂
    膜のみを選択的に除去するようにしたことを特徴とする
    半導体装置の製造方法。
  2. (2)前記高分子合成樹脂膜としてPIQ(Polyi
    mide l5oindoro Quinazolin
    edione )を使用すること′fr:%徴とする特
    許請求の範囲第1項記載の半導体装置の製造方法。
JP187984A 1984-01-11 1984-01-11 半導体装置の製造方法 Pending JPS60147160A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP187984A JPS60147160A (ja) 1984-01-11 1984-01-11 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP187984A JPS60147160A (ja) 1984-01-11 1984-01-11 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS60147160A true JPS60147160A (ja) 1985-08-03

Family

ID=11513843

Family Applications (1)

Application Number Title Priority Date Filing Date
JP187984A Pending JPS60147160A (ja) 1984-01-11 1984-01-11 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS60147160A (ja)

Similar Documents

Publication Publication Date Title
US4253888A (en) Pretreatment of photoresist masking layers resulting in higher temperature device processing
US4149307A (en) Process for fabricating insulated-gate field-effect transistors with self-aligned contacts
JPS59219967A (ja) 電界効果トランジスタの製造方法
JPS63205944A (ja) Mos集積回路の製造方法
JPS60147160A (ja) 半導体装置の製造方法
JPS62140451A (ja) 多結晶シリコン抵抗及び配線の製造方法
JPS627165A (ja) 半導体装置の製造方法
JPS6197975A (ja) 半導体装置の製造方法
JPS59113645A (ja) 配線パタ−ンの形成方法
JPS5821820A (ja) 半導体装置の製造方法
JPS60144980A (ja) 半導体装置
KR940001894B1 (ko) 반도체 장치의 제조방법
JPS59121978A (ja) 半導体装置の製造方法
JPH01184864A (ja) Romの製造方法
JPS6336579A (ja) シヨツトキゲ−ト電界効果トランジスタ
JPS6243341B2 (ja)
JPS6142169A (ja) 半導体装置の製造方法
JP3052489B2 (ja) 薄膜トランジスタの製造方法
JPS6155919A (ja) 半導体装置の製造方法
JPS61141126A (ja) イオン注入方法
JPS5896732A (ja) イオン注入方法
JPH03289142A (ja) 化合物半導体装置の製造方法
JPS6072274A (ja) 半導体装置の製造方法
JPS5811511B2 (ja) イオンエツチング方法
JPS62291070A (ja) 半導体装置の製造方法