JPS62140451A - 多結晶シリコン抵抗及び配線の製造方法 - Google Patents
多結晶シリコン抵抗及び配線の製造方法Info
- Publication number
- JPS62140451A JPS62140451A JP28222385A JP28222385A JPS62140451A JP S62140451 A JPS62140451 A JP S62140451A JP 28222385 A JP28222385 A JP 28222385A JP 28222385 A JP28222385 A JP 28222385A JP S62140451 A JPS62140451 A JP S62140451A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- wiring
- section
- resistance
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、Ｄ／Ａ変換回路のような抵抗素子を有するＭ
Ｏ８半導体装置の電気抵抗体及び配線を形成する方法に
関する。
Ｏ８半導体装置の電気抵抗体及び配線を形成する方法に
関する。
本発明は、Ｄ／Ａ変換回路のような抵抗素子を有するＭ
ＱＳ牛導体装置の抵抗体及び配線を形成する方法におい
て、半導体基板上の絶縁膜上の多結晶シリコン中にＮ型
下捕物中ドーズイオン注入を行ない、フォトレジストパ
ターンにより抵抗となるべき部分をマスクし、Ｎ型不純
物高ドーズイオン注入を行ない、この高ドーズイオン注
入のマスクとしたフォトレジストは残した１！ま重ねて
別のフォトレジストパターンを形成し、これらのフォト
レジストをマスクとして多結晶シリコン抵抗及び配線を
形成した後、高温短時間熱処理することにより、工程を
減らし高精度の抵抗素子を形成でさるようにしたもので
ある。
ＱＳ牛導体装置の抵抗体及び配線を形成する方法におい
て、半導体基板上の絶縁膜上の多結晶シリコン中にＮ型
下捕物中ドーズイオン注入を行ない、フォトレジストパ
ターンにより抵抗となるべき部分をマスクし、Ｎ型不純
物高ドーズイオン注入を行ない、この高ドーズイオン注
入のマスクとしたフォトレジストは残した１！ま重ねて
別のフォトレジストパターンを形成し、これらのフォト
レジストをマスクとして多結晶シリコン抵抗及び配線を
形成した後、高温短時間熱処理することにより、工程を
減らし高精度の抵抗素子を形成でさるようにしたもので
ある。
従来、第３図（Ａ）及び第４図（Ａ）に示すように、絶
縁膜１２上のノンドープ多結晶シリコン１３中にリン等
のＮ型不純物を中ドーズイオン注入した後、多結晶シリ
コン１３上にシリコン酸化膜１４を化学気相成長法によ
り堆積し、パターニングを行なった後、このシリコン酸
化膜１４全マスクとして多結晶シリコン１３中に選択的
にリン等のＮ型不純物をプレデポジション拡散し多結晶
シリコン１３中に高抵抗部１３ａと低抵抗部１５ｂｆ設
け（第３図（Ｂ）及び第４図（Ｂ））、その後第３図（
ｃ）及び第４図（Ｃ）に示すようにシリコン酸化膜１４
及びフォトレジスト１５をマスクとして反応性イオンエ
ツチングにより多結晶シリコン１３の配線及び抵抗を形
成する（第３図（Ｄ）及び第４図（Ｄ））。その後抵抗
素子１５ａ上のシリコン酸化膜１４は残したまま以後の
工程を行ない、完成時においてもシリコン酸化膜１４は
残つ念ままであった。
縁膜１２上のノンドープ多結晶シリコン１３中にリン等
のＮ型不純物を中ドーズイオン注入した後、多結晶シリ
コン１３上にシリコン酸化膜１４を化学気相成長法によ
り堆積し、パターニングを行なった後、このシリコン酸
化膜１４全マスクとして多結晶シリコン１３中に選択的
にリン等のＮ型不純物をプレデポジション拡散し多結晶
シリコン１３中に高抵抗部１３ａと低抵抗部１５ｂｆ設
け（第３図（Ｂ）及び第４図（Ｂ））、その後第３図（
ｃ）及び第４図（Ｃ）に示すようにシリコン酸化膜１４
及びフォトレジスト１５をマスクとして反応性イオンエ
ツチングにより多結晶シリコン１３の配線及び抵抗を形
成する（第３図（Ｄ）及び第４図（Ｄ））。その後抵抗
素子１５ａ上のシリコン酸化膜１４は残したまま以後の
工程を行ない、完成時においてもシリコン酸化膜１４は
残つ念ままであった。
しかし、第５図に示すようにＮ型不純物プレデポジショ
ン拡散により、低抵抗部１３ｂがら高抵抗部＋３ａへＮ
型不純物を拡散し、そのため抵抗値を高精度に再現性良
く作製することは困難であった。また抵抗素子上のシリ
コン酸化膜１４は残したままとなるが、中間絶縁膜を介
してこの上をアルミニウム配線が横切る場合、段差部に
おいて配線切れが起こりやすく、歩留り低下要因となっ
ていた。
ン拡散により、低抵抗部１３ｂがら高抵抗部＋３ａへＮ
型不純物を拡散し、そのため抵抗値を高精度に再現性良
く作製することは困難であった。また抵抗素子上のシリ
コン酸化膜１４は残したままとなるが、中間絶縁膜を介
してこの上をアルミニウム配線が横切る場合、段差部に
おいて配線切れが起こりやすく、歩留り低下要因となっ
ていた。
上記問題点を解決するために本発明は、多結晶シリコン
配線となる部分の低抵抗化ケシリコン酸化膜をマスクと
したＮ型不純物プレデポジション拡散の代わりに、フォ
トレジストをマスクドシタ高ドーズイオン注入を行ない
、イオンの活性化は高温短時間熱処理で行なうようにし
た。
配線となる部分の低抵抗化ケシリコン酸化膜をマスクと
したＮ型不純物プレデポジション拡散の代わりに、フォ
トレジストをマスクドシタ高ドーズイオン注入を行ない
、イオンの活性化は高温短時間熱処理で行なうようにし
た。
上記のような工程を用いると低抵抗部から高抵抗部への
不純物拡散は極力抑えられ、抵抗値の高精度化が図れ、
しかもシリコン酸化膜をマスクとして用いないため平坦
度も良好となる。
不純物拡散は極力抑えられ、抵抗値の高精度化が図れ、
しかもシリコン酸化膜をマスクとして用いないため平坦
度も良好となる。
以下に本発明の実施例を図面にもとづいて説明する。第
１図（Ａ）及び第２図体）は絶縁膜２上の厚さ５ｏｏｏ
Ｘ〜５ｏｏｏＸのノンドープ多結晶シリコン３中にドー
ズｔＩ Ｘ １０”〜５Ｘ １０”（ｙ＝の範囲内で要
求されるシート抵抗値を持つように、リン等のＮ型不純
物イオンを注入する工程全示す。次にフォトリングラフ
イー技術を用いてパターニングしたフォトレジスト４を
マスクとして、抵抗素子５ａとなる部分以外にドーズｉ
１ Ｘ １０Ｉ６〜１×１０１７のリン等のＮ型不純
物イオンを注入する（第１図（Ｂ）及び第２図（Ｂ））
。高イオンドーズされた部分５ｂｒ４後に配線又はゲー
ト電極となる。次に抵抗素子３ａ上のレジスト４は残し
たまま、重ねてフォトリングラフイー技術により配線又
はゲートを極となる部分上にレジスト５をパターニング
し、反応性イオンエツチングにより多結晶シリコン抵抗
３ａ及び配線３ｂ形成を行なう（第１図（Ｃ）及び第２
図（Ｃ））。その後レジスト４及び５を除去し、ハロゲ
ンランプアニーラ−等を用いて、ｔｏｏ。
１図（Ａ）及び第２図体）は絶縁膜２上の厚さ５ｏｏｏ
Ｘ〜５ｏｏｏＸのノンドープ多結晶シリコン３中にドー
ズｔＩ Ｘ １０”〜５Ｘ １０”（ｙ＝の範囲内で要
求されるシート抵抗値を持つように、リン等のＮ型不純
物イオンを注入する工程全示す。次にフォトリングラフ
イー技術を用いてパターニングしたフォトレジスト４を
マスクとして、抵抗素子５ａとなる部分以外にドーズｉ
１ Ｘ １０Ｉ６〜１×１０１７のリン等のＮ型不純
物イオンを注入する（第１図（Ｂ）及び第２図（Ｂ））
。高イオンドーズされた部分５ｂｒ４後に配線又はゲー
ト電極となる。次に抵抗素子３ａ上のレジスト４は残し
たまま、重ねてフォトリングラフイー技術により配線又
はゲートを極となる部分上にレジスト５をパターニング
し、反応性イオンエツチングにより多結晶シリコン抵抗
３ａ及び配線３ｂ形成を行なう（第１図（Ｃ）及び第２
図（Ｃ））。その後レジスト４及び５を除去し、ハロゲ
ンランプアニーラ−等を用いて、ｔｏｏ。
℃〜１２００Ｃ，５秒〜３０秒の高温秒時３０秒理によ
り打ち込まれたイオンを活性化する（第１（２）（Ｄ）
及び第２図（Ｄ））。以上の実施例において、活性化に
ともなう低抵抗部より高抵抗部への不純物拡散は高温短
時間熱処理により極力抑えられ、従って抵抗素子は高精
度に再現性良く作製され、しかもシリコン酸化膜をマス
クとして用いないため、工程域に加え平坦度も良好とな
る。また多結晶シリコン配線及びゲート電極形成後シリ
コン基板中にイオン注入法によりソース・ドレインを形
成するが、これらのイオン活性化と多結晶シリコン中の
イオンの活性化を同時に行なえばさらなる工程域ともな
る。
り打ち込まれたイオンを活性化する（第１（２）（Ｄ）
及び第２図（Ｄ））。以上の実施例において、活性化に
ともなう低抵抗部より高抵抗部への不純物拡散は高温短
時間熱処理により極力抑えられ、従って抵抗素子は高精
度に再現性良く作製され、しかもシリコン酸化膜をマス
クとして用いないため、工程域に加え平坦度も良好とな
る。また多結晶シリコン配線及びゲート電極形成後シリ
コン基板中にイオン注入法によりソース・ドレインを形
成するが、これらのイオン活性化と多結晶シリコン中の
イオンの活性化を同時に行なえばさらなる工程域ともな
る。
この発明は以上説明したように、多結晶シリコン抵抗及
び配線をフォトレジスト全マスクとＬｌ、イオン注入法
及び扁温短時間熱処理を用いて形成することにより工程
を削減し、高精度に再現性良く抵抗累子が作製でき、か
つ金属配線切れを防止し、歩留向上の効果がある。
び配線をフォトレジスト全マスクとＬｌ、イオン注入法
及び扁温短時間熱処理を用いて形成することにより工程
を削減し、高精度に再現性良く抵抗累子が作製でき、か
つ金属配線切れを防止し、歩留向上の効果がある。
第１図（Ａ）〜（Ｄ）は本発明の実施例の多結晶シリコ
ン抵抗及び配線の製造方法を示す工程順平面図、第２図
（Ａ）〜（Ｄ）は本発明の実施例の多結晶シリコン抵抗
及び配線の製造方法を示す工程１唾断面図、第３図（Ａ
）〜（Ｄ）は従来の多結晶シリコン抵抗及び配線の製造
方法を示す工程順平面図、第４図（Ａ）〜（Ｄ）は従来
の多結晶シリコン抵抗及び配線の製造方法を示す工程順
断面図、第５凶は従来法による多結晶シリコン抵抗及び
配線境界部の拡大図である。 １．１１・・・・・・シリコン基板、 ２．１２・・・・・・絶縁膜、 ３．１５・・・・・・多結晶シリコン、３ａ、１５ａ・
・・・・・高抵抗部、 ３ｂ、１３ｂ・・・・・・低抵抗部、 ４．５．１５・・・・・・フォトレジスト、１４・・・
・・・シリコン酸化膜。 以 上 出願人 セイコー電子工業株式会社 第１図 第２図
ン抵抗及び配線の製造方法を示す工程順平面図、第２図
（Ａ）〜（Ｄ）は本発明の実施例の多結晶シリコン抵抗
及び配線の製造方法を示す工程１唾断面図、第３図（Ａ
）〜（Ｄ）は従来の多結晶シリコン抵抗及び配線の製造
方法を示す工程順平面図、第４図（Ａ）〜（Ｄ）は従来
の多結晶シリコン抵抗及び配線の製造方法を示す工程順
断面図、第５凶は従来法による多結晶シリコン抵抗及び
配線境界部の拡大図である。 １．１１・・・・・・シリコン基板、 ２．１２・・・・・・絶縁膜、 ３．１５・・・・・・多結晶シリコン、３ａ、１５ａ・
・・・・・高抵抗部、 ３ｂ、１３ｂ・・・・・・低抵抗部、 ４．５．１５・・・・・・フォトレジスト、１４・・・
・・・シリコン酸化膜。 以 上 出願人 セイコー電子工業株式会社 第１図 第２図
Claims (1)
- シリコン基板上の絶縁膜上に被着した多結晶シリコン層
中に抵抗を形成するためのＮ型不純物の中ドーズイオン
注入工程と、該多結晶シリコン上にフォトレジストによ
りパターンを形成する工程と、該フォトレジストをマス
クとして前記多結晶シリコン中にＮ型不純物高ドーズイ
オン注入を行なう工程と、前記フォトレジストパターン
に重ねて新たなフォトレジストをパターニングする工程
と、該フォトレジスト及び前記フォトレジストにより前
記多結晶シリコンの抵抗及び配線を形成する工程と、前
記多結晶シリコン中に注入された前記Ｎ型不純物イオン
を高温短時間熱処理により活性化する工程とから成る多
結晶シリコン抵抗及び配線の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28222385A JPS62140451A (ja) | 1985-12-16 | 1985-12-16 | 多結晶シリコン抵抗及び配線の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28222385A JPS62140451A (ja) | 1985-12-16 | 1985-12-16 | 多結晶シリコン抵抗及び配線の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62140451A true JPS62140451A (ja) | 1987-06-24 |
Family
ID=17649660
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28222385A Pending JPS62140451A (ja) | 1985-12-16 | 1985-12-16 | 多結晶シリコン抵抗及び配線の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62140451A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02202052A (ja) * | 1989-01-31 | 1990-08-10 | Nec Corp | ポリシリコン抵抗素子の製造方法 |
| US5177030A (en) * | 1991-07-03 | 1993-01-05 | Micron Technology, Inc. | Method of making self-aligned vertical intrinsic resistance |
| US5699292A (en) * | 1996-01-04 | 1997-12-16 | Micron Technology, Inc. | SRAM cell employing substantially vertically elongated pull-up resistors |
| US5751630A (en) * | 1996-08-29 | 1998-05-12 | Micron Technology, Inc. | SRAM cell employing substantially vertically elongated pull-up resistors |
| US5808941A (en) * | 1996-01-04 | 1998-09-15 | Micron Technology, Inc. | SRAM cell employing substantially vertically elongated pull-up resistors |
| US7766838B2 (en) | 2002-04-17 | 2010-08-03 | Hitachi Medical Corporation | Ultrasonic probe in body cavity |
| US9339255B2 (en) | 2002-09-02 | 2016-05-17 | Konica Minolta, Inc. | Ultrasonic probe |
-
1985
- 1985-12-16 JP JP28222385A patent/JPS62140451A/ja active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02202052A (ja) * | 1989-01-31 | 1990-08-10 | Nec Corp | ポリシリコン抵抗素子の製造方法 |
| US5177030A (en) * | 1991-07-03 | 1993-01-05 | Micron Technology, Inc. | Method of making self-aligned vertical intrinsic resistance |
| US5844835A (en) * | 1996-01-04 | 1998-12-01 | Micron Technology, Inc. | SCRAM cell employing substantially vertically elongated pull-up resistors |
| US5732023A (en) * | 1996-01-04 | 1998-03-24 | Micron Technology, Inc. | SRAM cell employing substantially vertically elongated pull-up resistors |
| US5808941A (en) * | 1996-01-04 | 1998-09-15 | Micron Technology, Inc. | SRAM cell employing substantially vertically elongated pull-up resistors |
| US5699292A (en) * | 1996-01-04 | 1997-12-16 | Micron Technology, Inc. | SRAM cell employing substantially vertically elongated pull-up resistors |
| US5844838A (en) * | 1996-01-04 | 1998-12-01 | Micron Technology, Inc. | SRAM cell employing substantially vertically elongated pull-up resistors |
| US5943269A (en) * | 1996-01-04 | 1999-08-24 | Micron Technology, Inc. | SRAM cell employing substantially vertically elongated pull-up resistors |
| US5969994A (en) * | 1996-01-04 | 1999-10-19 | Micron Technology, Inc. | Sram cell employing substantially vertically elongated pull-up resistors |
| US5995411A (en) * | 1996-01-04 | 1999-11-30 | Micron Technology, Inc. | SRAM cell employing substantially vertically elongated pull-up resistors |
| US5751630A (en) * | 1996-08-29 | 1998-05-12 | Micron Technology, Inc. | SRAM cell employing substantially vertically elongated pull-up resistors |
| US7766838B2 (en) | 2002-04-17 | 2010-08-03 | Hitachi Medical Corporation | Ultrasonic probe in body cavity |
| US9339255B2 (en) | 2002-09-02 | 2016-05-17 | Konica Minolta, Inc. | Ultrasonic probe |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0412615B2 (ja) | ||
| US6143474A (en) | Method of fabricating polysilicon structures with different resistance values for gate electrodes, resistors, and capacitor plates | |
| JPS62140451A (ja) | 多結晶シリコン抵抗及び配線の製造方法 | |
| JP2000307060A (ja) | 抵抗素子の製造方法 | |
| JP2535885B2 (ja) | ショットキ・バリア・ダイオ−ドおよびその製造方法 | |
| JPH10125864A (ja) | 半導体装置の製造方法 | |
| JPS6197975A (ja) | 半導体装置の製造方法 | |
| JPH045860A (ja) | ショットキーダイオード | |
| JPS6142169A (ja) | 半導体装置の製造方法 | |
| JP3052489B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS58207669A (ja) | 半導体装置の製造方法 | |
| JPH02299261A (ja) | 半導体装置 | |
| JPS60176264A (ja) | 半導体装置の製造方法 | |
| JPS6211234A (ja) | 半導体装置の製造方法 | |
| JPS61242057A (ja) | 多結晶シリコン抵抗の製造方法 | |
| JPH01302748A (ja) | 半導体装置の製造方法 | |
| JPS5889861A (ja) | 半導体装置およびその製造方法 | |
| JPS61248547A (ja) | 半導体装置の製造方法 | |
| JPS6161546B2 (ja) | ||
| JPS61242058A (ja) | 多結晶シリコン抵抗の製造方法 | |
| JPH03280548A (ja) | Ｎｐｎトランジスタの製造方法 | |
| JPH0228329A (ja) | 半導体集積回路の製造方法 | |
| JPH0437064A (ja) | 半導体装置の製造方法 | |
| JP2000100970A (ja) | 半導体装置およびその製造方法 | |
| JPS6297376A (ja) | 半導体装置の電極パタ−ン形成方法 |