JPH0228329A - 半導体集積回路の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、埋込拡散層を有するバイポーラ形半導体集積
回路の製造方法に関するものである。

（従来の技術） 一般にバイポーラ形半導体集積回路においては、Ｐ形の
半導体基板上にＮ形のエピタキシャル層を形成した後、
各素子間を電気的に分離させるためにＰ＋分離拡散層を
必要とする。このピ分離拡散層はエピタキシャル層の表
面よりＰ形半導体基板に達するように形成するなめ、拡
散に長時間を要したり、横方向の拡散に対するマージン
を大きくとらねばならない等の不具合があった。このよ
うな不具合を解決するために、半導体基板上に予めＰ　
埋込拡散層を形成しておき、エピタキシャル層の上下か
らビ分離拡散層を形成するという方法があった。

従来、この種の技術としては、第２図（１）〜（４）に
示すようなものがあった。以下、その構成を説明する。

第２図（１）〜（４）は従来のバイポーラ形半導体集積
回路の製造方法例を示す工程図である。

第２図（１）の工程において、シリコンのＰ形半導体基
板１に熱酸化法で厚さ１〜１．５μｍ程度の二酸化珪素
ＳｉＯ２からなる酸化膜２を形成し、次いでＮ＋埋込拡
散用の窓３を通常のホトリソグラフィ技術で形成する。

ここで、酸化Ｍ２は不純物の埋込拡散のマスクとして使
用するもので、埋込拡散中に不純物が半導体基板１に到
達しないように厚く形成する必要がある。

次に、特開昭５５−１２１．６３４号公報に記載された
気相拡散法や、シリカフィルム法等により、Ｎ形不純物
を含む拡散源層４の不純物を酸化ＷＡ２の窓３を通して
半導体基板１中に拡散し、Ｎ＋埋込拡散Ｎ５を形成する
。バイポーラ形の埋込拡散では、次工程のエピタキシャ
ル成長や素子領域の分離形成時における不純物のオート
ドープや上方拡散をおさえるために、拡散源層４中のＮ
形不純物として拡散係数の小さいヒ素Ａｓやアンチモン
ｓｂが用いられている。また、Ｎ　埋込拡散層５は、Ｎ
ＰＮトランジスタやＰＮＰトランジスタ等のバイポーラ
形半導体素子を形成する上で、例えばＮＰＮ）ランジス
タのコレクタシリーズ抵抗を小さくしたり、あるいはラ
テラルＰＮＰトランジスタや抵抗等が寄生的動作をする
のを防ぐために不可欠なものであり、シート抵抗１５〜
３０Ω／口、拡散深さ３〜１１０７ｚ程度に形成される
。

このようにしてＮ＋埋込拡散層５が形成されると、半導
体基板１上の酸化Ｊｌ！２及び拡散源層４を除去した後
、第２図（２）に示すように厚さ５００〜１０００人程
度のプロテクト酸化ｒｉ！Ａ６を全面に形成する。次い
で、公知の技術によりＰ′埋込拡散用の所定のパターン
を有するレジスト層７を形成し、このレジスト層７をマ
スクとしてＰ＋埋込拡散用の不純物を注入する。不純物
としてはボロンイオンＢ＋を用い、イオンインプランテ
ーション法により例えば４０ＫｅＶのエネルギーでｌＸ
ｌ０　〜５Ｘ１０”ｉ　ｏｎｓ／ｃｍ２程度を注入する
。これにより、ピ埋込拡散層の形成領域の表面にＢ　層
８が導入された状態となる。その後、レジスト層７を除
去し、約９００℃で３０分程度のＮ２アニールを行ない
、Ｐ　埋込拡散用の不純物を活性化しておく。

次に、第２図（３）に示すようにエピタキシャル層９を
形成し、そのエピタキシャル層９」二に酸化膜１０から
成るＰ　分離パターンを形成する。

その後、公知の拡散技術或はイオンインプランテーショ
ン法により分離拡散を行ない、Ｐ　分離拡散層１１を形
成する。これらのエピタキシャル層９及びＰ＋分離拡散
層１１の形成に伴う熱処理により、予め形成しておいた
Ｂ＋層８の不純物Ｂ＋は半導体基板１から上方拡散し、
耐埋込拡散層１２を形成する。このときＮ　埋込拡散層
５も上方拡散するが、Ｐ　埋込拡散層１２に用いたＢは
Ｎ＋埋込拡散層５のＡｓやｓｂよりも拡散係数が大きく
、したがってＰ　埋込拡散層１２の方がはるかに上方に
拡散することになる。例えば１１００℃の分離拡散では
、Ｂの拡散係数は２×１０−１３ｃｍ”／ｓｅｃであり
、ＳｂのそれはＩＸ　１０−１４ｃｍ２／ｓｅｃ程度で
ある。

その後、第２図（４）に示すように選択的にベース拡散
層１３、エミッタ拡散層１４及びコレクタ引出拡散層４
５等を形成すれば、半導体集積回路を形成するバイポー
ラ形ＮＰＮトランジスタが得られる。

（発明が解決しようとする課題） しかしながら、上記の半導体集積回路の製造方法におい
ては、次のような課題があった。

（ｉ）　　第２図（２）の工程において、レジスト層７
のバターニングはＮ　埋込拡散層５のパターンに合わせ
てホトリソグラフィ技術を用いて行なわれるので、図中
Ｍで示す合わせずれマージンを２〜３μｍ程度とる必要
がある。それ故、上方拡散による分離マージン幅縮小の
効果が減少し、微細化の妨げとなっていた。

（ｉｉ）　　Ｂ＋をイオンインプランテーション法で注
入するためには、プロテクト酸化Ｍ６を形成するための
工程が単独に必要であり、そのため製造工程が長くなる
という不具合があった。

（ｉｉｉ　＞　　酸化膜２上に拡散源層４をシリカフィ
ルム法等により形成すると、その酸化膜２上にローゼッ
ト（ばら状）と呼ばれる花状の欠陥層が生じる。この欠
陥層を生じれば、拡散源７Ｍ４中の不純物が半導体基板
１の不要な部分に拡散され、素子の電気的不良を引き起
こしてしまう。

本発明は前記従来技術がもっていた課題として、合わせ
ずれマージンをとるため微細化が困難な点、プロテクト
酸化膜の形成により工程が長くなる点、及びローゼット
欠陥により素子の電気的不良を生じる点について解決し
た半導体集積回路の製造方法を提供するものである。

（課題を解決するための手段） 本発明は前記課題を解決するなめに、半導体基板上に第
１の酸化膜を形成し、その第１の酸化膜に不純物拡散用
の第１の窓及び第２の窓を形成する工程と、前記第１の
酸化膜及び前記第１．第２の窓上に第１の導電形の拡散
不純物を含む拡散源層と保護層を順次被着した後、前記
第１の窓の領域以外の前記保護層及び拡散源層を選択的
にエツチング除去する工程と、前記拡散源層下の前記半
導体基板中に埋込拡散処理により前記第１の導電形の埋
込拡散層を形成すると同時に、前記第２の窓に露出した
前記半導体基板上に前記第１の酸化膜より薄い第２の酸
化膜を形成する工程と、前記第２の酸化膜下の前記半導
体基板にイオンインプランテーション法により第２の導
電形の拡散不純物を打込んだ後、熱処理を施して前記第
２の導電形の拡散不純物を活性化する工程とを、順に施
すようにしたものである。

（作用） 本発明によれば、以上のように半導体集積回路の製造方
法を構成したので、第１及び第２の導電形の埋込拡散層
を形成するための第１及び第２の窓を第１の酸化膜に形
成することは、これらの同一マスクによる同時形成を可
能ならしめる。それ故、両者間の合わせずれをマージン
が不要となり、微細化が促進される。

また、第１の窓の領域以外の拡散源層を選択的にエツチ
ング除去することにより、第１の酸化膜上にはＡｓやｓ
ｂ等の不純物が残存しなくなる。

それ故、ローゼット欠陥を確実に防止できる。さらに、
第１の導電形の埋込拡散層を形成すると同時にプロテク
ト酸化膜用の第２の酸化膜を形成することは、従来単独
に行なわれていたプロテクト酸化膜形成工程を不要なら
しめ、製造工程の簡略化を図れる。

したがって、前記課題を解決することができる。

（実施例） 第１図（１）〜（３）は本発明の実施例を示す半導体集
積回路の製造二［程図である。以下、図に従って半導体
集積回路の製造方法を説明する。

先ず第１図（１）において、シリコン等から成るＰ形半
導体基板２１に、熱酸化法等により例えば厚さ１〜１．
５μｍ程度の第１の酸化、Ｍ２２を形成する。次いで、
第１の酸化膜２２に不純物拡散用の第１の窓２３及び第
２の窓２４を形成する。

これらの窓２３．２４は公知のホトリックラフイ・エツ
チング技術等により同時に形成することができる。

次に第１図（２）に示すように、第１の酸化膜２２及び
第１．第２の窓２３．２４上に、第１の導電形即ちＮ形
のＡｓやｓｂ等の拡散不純物を含む拡散源層２５を形成
する。拡散源層２５は例えばシリカフィルム層から成る
もので、塗布等によって形成される。さらに、拡散源Ｎ
２５上に化学的気相成長法（ＣＶＤ法）等によって保護
層２６を被着する。保護層２６はノンドープのＳ、Ｏ２
層等から成るもので、後工程の拡散源層２５のエツチン
グに際してその表面を保護し、埋込拡散に際して拡散源
層２５からの不純物の外方拡散を防止し、かつＰ１埋込
拡散層の形成に際してマスクとして使用するためのもの
である。前記拡散源層２５の膜厚は、含有する不純物濃
度や形成するＮ　埋込拡散層の条件によって異なるが、
例えば２００〜１０００人程度とする。また、保護層２
６は例えば５０００〜８０００Ａ程度の膜厚とする。

次いでホトエツチング法等により、第１の窓２３の領域
以外の保護層２６及び拡散源層２５を選択的に除去する
。その後、酸素０２を含む不活性ガス（窒素Ｎ２、アル
ゴンＡｒ等〉雰囲気中で例えば１２００℃程度の加熱を
する埋込拡散処理を施し、残存する拡散源層２５の不純
物を半導体基板２１中に拡散させて、Ｎ　埋込拡散層２
７を形成する。このとき不活性ガス中に含まれる０２に
より、第２の窓２４に露出した半導体基板２１上には第
２の酸化ｆｖ４２８が形成され、表面が保護される。こ
の第２の酸化ｆＩＡ２８の膜厚は第１の酸化膜２２より
薄く、例えば５００〜１．０００へ程度である。第２の
酸化ＪＩＡ２８は、イオンインプランテーション法によ
る不純物注入に際し、そのままプロテクト酸化膜として
用いることができる。

次に、半導体基板２１上の全面に第２の導電形、即ち１
）１埋込拡散用のＰ形の拡散不純物Ｂ＋を打込み、Ｐ′
埋込拡散層の形成領域表面にＢ＋層２９を形成する。こ
の不純物１３　　の打込みは、第２の酸化膜２８をプロ
テクト酸化膜としたイオンインプランテーション法によ
り、例えば４０ＫｅＶのエネルギーでＩ×１０１３〜５
×１０　　ｘｏｎｓ／ｃｍ”程度行なう。なお、第２１
４゜ の酸化膜２８以外の領域は、第１の酸化Ｍ２２及び保護
層２６によって不純物Ｂ　に対するマスキングがなされ
ている。次いで、約９００℃で３０分程度のＮ２アニー
ルを行ない、Ｂ＋屑２９の不純物Ｂ　を活性化する。

その後、第１図（３）に示すようにエピタキシャル層３
０を形成し、そのエピタキシャル層３０上に従来と同様
の酸化膜３１から成る分離パターンを形成する。以後、
従来と同様の方法によりＰ＋分離拡散層３２及びＰ＋埋
込拡散層３３を形成し、さらに図示しないベース拡散層
、エミッタ拡散層及びコレクタ引出拡散層等を形成すれ
ば、半導体集積回路を構成するバイポーラ形ＮＰＮトラ
ンジスタが得られる。

以上のように、本実施例では次のような利点を有してい
る。

（ａ）　　Ｎ　　埋込拡散層２７及びＰ　埋込拡散層３
３をそれぞれ形成するための第１及び第２の窓２３．２
４は、同一マスクを用いて同時形成できるので、両者間
の合わせずれマージンが不要となる。それ故、微細化が
促進される。

（ｂ）　　ｐ　　埋込拡散層３３をイオンインプランテ
ーション法で形成するに際し、プロテクト酸化膜として
用いられる第２の酸化膜２８は、Ｎ４埋込拡散層２７と
同時に形成することができる。それ故、第２の酸化膜２
８を形成するための特別な酸化工程が不要となり、製造
工程の簡略化を図ることができる。

（ｃ）　　Ｎ　　埋込拡散層２７を形成する際にシリカ
フィルム法等による拡散源層２５を用いても、Ｎ　埋込
拡散層２７形成領域以外の拡散源層２５は選択エツチン
グにより除去されるので、第１の酸化膜２２上に拡散源
Ｒ２５が実雪的に残ることはない。それ故、ローゼット
欠陥に起因する素子の電気的不良が防止される。

なお、本発明は図示の実施例に限定されず、種々の変形
が可能であり、例えば次のような変形例が挙げられる。

（イ）　第１図（２）の工程において、拡散源層２５は
シリカフィルム層で形成するものとしたが、これに代え
てＣＶＤ法等でＡｓやｓｂ等の不純物を含んだ添加酸化
物（［）ｏｐｅｄ　０ｘｉｄｅ　）層を形成してもよい
。例えば、ＣＶＤ法で添加酸化物層を形成した場合、そ
の上に積層される保護層２６もＣＶＤ法で連続的に形成
でき、これによって製造゛効率が向上する。

（ロ）　第１図（２）の保護Ｍ２６の形成はＣＶＤ法に
よるものとしたが、その理由はウェットエツチングでは
シリカフィルム層から成る拡散源層２５のエツチングレ
ートが極めて大きく、制御しすらいなめである。しかし
、保護層２６の形成をドライエツチングのように精度良
く制御できれば、塗布法等によってノンドープのシリカ
フィルム層等を被着して保護層２６を形成してもよい。

（ハ）　第１図ではバイポーラ形ＮＰＮトランジスタの
製造例を示したが、本発明は他の構成から成る半導体集
積回路の製造方法にも適用可能である。例えば、バイポ
ーラ形ＰＮＰ）ランジスタやバイポーラ０ＭＯ８等から
成る半導体集積回路にも適用できる。

（発明の効果） 以上詳細に説明したように本発明によれば、第１の酸化
膜に不純物拡散用の第１及び第２の窓を同一マスクで同
時形成するようにしたので、両者間の合わせずれマージ
ンが不要となり、半導体集積回路の微細化を図ることが
できる。

また、第１め導電形の埋込拡散層を形成するに際し、プ
ロテクト酸化膜である第２の酸化膜を同時形成するよう
にしたので、第２の酸化膜を単独に形成するための工程
が不要となる。それ故、工程の短縮による製造効率の向
上が期待できる。

さらに、第１の導電形の埋込拡散層を形成する領域以外
の拡散源層を選択的にエツチング除去するので、第１の
酸化股上に拡散源層が残存しない。

それ故、電気的不良の原因となるローゼット欠陥を確実
に防止できる。

したがって、半導体集積回路の微細化、高集積化と共に
製造効率の向上が図られ、しかも信頼性の高い製造方法
の実現が可能となる。

【図面の簡単な説明】

第１図（１）〜（３）は本発明の実施例における半導体
集積回路の製造方法を示す製造工程図、第２図（１）〜
（４）は従来の半導体集積回路の製造方法を示す製造工
程図である。 ２１・・・・・・半導体基板、２２・・・・・・第１の
酸化膜、２３．２４・・・・・・第１．第２の窓、２５
・・・・・・拡散源層、２６・・・・・・保Ｎ層、２７
・・・・・・・・・Ｎ＋埋込拡散層、２８・・・・・・
第２の酸化膜、３０・・・・・・エピタキシャル層、３
２・・・・・・ピ分離拡散層、３３・・・・・・耐埋込
拡散層。 ′１１重大 化理人 沖電気工業株式会社 柿　　本　　恭　　成 本発明の製造月ｉ去 第　１　コロ

Claims (1)

1. 【特許請求の範囲】 半導体基板上に第１の酸化膜を形成し、その第１の酸化
   膜に不純物拡散用の第１の窓及び第２の窓を形成する工
   程と、 前記第１の酸化膜及び前記第１、第２の窓上に第１の導
   電形の拡散不純物を含む拡散源層と保護層を順次被着し
   た後、前記第１の窓の領域以外の前記保護層及び拡散源
   層を選択的にエッチング除去する工程と、 前記拡散源層下の前記半導体基板中に埋込拡散処理によ
   り前記第１の導電形の埋込拡散層を形成すると同時に、
   前記第２の窓に露出した前記半導体基板上に前記第１の
   酸化膜より薄い第２の酸化膜を形成する工程と、 前記第２の酸化膜下の前記半導体基板にイオンインプラ
   ンテーション法により第２の導電形の拡散不純物を打込
   んだ後、熱処理を施して前記第２の導電形の拡散不純物
   を活性化する工程とを、順に施すようにしたことを特徴
   とする半導体集積回路の製造方法。