JPH03280548A - Ｎｐｎトランジスタの製造方法 - Google Patents
Ｎｐｎトランジスタの製造方法Info
- Publication number
- JPH03280548A JPH03280548A JP8269390A JP8269390A JPH03280548A JP H03280548 A JPH03280548 A JP H03280548A JP 8269390 A JP8269390 A JP 8269390A JP 8269390 A JP8269390 A JP 8269390A JP H03280548 A JPH03280548 A JP H03280548A
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- polysilicon
- poly silicon
- region
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 52
- 229920005591 polysilicon Polymers 0.000 claims abstract description 51
- 239000012535 impurity Substances 0.000 claims abstract description 20
- 238000010438 heat treatment Methods 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims description 6
- 239000011229 interlayer Substances 0.000 claims description 5
- 229910052785 arsenic Inorganic materials 0.000 claims description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical group [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 4
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 12
- 229910052751 metal Inorganic materials 0.000 abstract description 7
- 239000002184 metal Substances 0.000 abstract description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 3
- 229910045601 alloy Inorganic materials 0.000 abstract description 3
- 239000000956 alloy Substances 0.000 abstract description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract 1
- 229910052698 phosphorus Inorganic materials 0.000 abstract 1
- 239000011574 phosphorus Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 2
- 238000005275 alloying Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＮＰＮトランジスタの製造方法に関し、特に不
純物をドーピングしたポリシリコン膜からの拡散により
エミッタ領域を形成するＮＰＮトランジスタの製造方法
に関する。
純物をドーピングしたポリシリコン膜からの拡散により
エミッタ領域を形成するＮＰＮトランジスタの製造方法
に関する。
従来、この種のＮＰＮ トランジスタの製造方法では、
エミッタの形成を次のように行なっている。
エミッタの形成を次のように行なっている。
まず、第３図（ａ）に示すように、基板表面のＰ型ベー
ス領域４上にポリシリコン膜６を堆積し、ポリシリコン
膜６にフォトレジスト膜をマスクとしてＡｓなどのＮ型
不純物をイオン注入し、次に第３図（Ｃ）に示すように
、アニールしてポリシリコン下にＮ＋型エミッタ領域８
を形成し、ポリシリコン膜６をバターニングしてエミッ
タポリシリコン６′とし、居間絶縁膜９を形成し、エツ
チングによりコンタクトホールｌＯを形成した後、第３
図（ｄ）器に示すように、居間絶縁膜のり却−処理を行
ない、第３図（ｅ）に示すように、ポリシリコン膜１１
を被着する。この工程は、図示しないエミッタ以外の能
動領域とのコンタクト部にポリシリコン膜をつけるため
のものである。次に、第３図（「）に示すように、金属
膜な被着しバターニングを行ないエミッタ電極などの金
属配線を形成する。
ス領域４上にポリシリコン膜６を堆積し、ポリシリコン
膜６にフォトレジスト膜をマスクとしてＡｓなどのＮ型
不純物をイオン注入し、次に第３図（Ｃ）に示すように
、アニールしてポリシリコン下にＮ＋型エミッタ領域８
を形成し、ポリシリコン膜６をバターニングしてエミッ
タポリシリコン６′とし、居間絶縁膜９を形成し、エツ
チングによりコンタクトホールｌＯを形成した後、第３
図（ｄ）器に示すように、居間絶縁膜のり却−処理を行
ない、第３図（ｅ）に示すように、ポリシリコン膜１１
を被着する。この工程は、図示しないエミッタ以外の能
動領域とのコンタクト部にポリシリコン膜をつけるため
のものである。次に、第３図（「）に示すように、金属
膜な被着しバターニングを行ないエミッタ電極などの金
属配線を形成する。
その後熱処理を行ない、エミッタ電極１２と多結晶シリ
コンの接触部に合金を形成する。
コンの接触部に合金を形成する。
上述した従来のＮＰＮトランジスタの製造方法では、エ
ミッタ電極形成後の合金化処理などの熱処理により、不
純物濃度が低下するなどの影響がエミッタポリシリコン
ロ′に及びエミッタとして効 作用するポリシリコンの厚さが減少し実称的なエミツタ
幅が小さくなり、トランジスタの電気特性の変動の原因
となっているという欠点がある。
ミッタ電極形成後の合金化処理などの熱処理により、不
純物濃度が低下するなどの影響がエミッタポリシリコン
ロ′に及びエミッタとして効 作用するポリシリコンの厚さが減少し実称的なエミツタ
幅が小さくなり、トランジスタの電気特性の変動の原因
となっているという欠点がある。
本発明のＮＰＮトランジスタの製造方法は、基板表面の
Ｐ型ベース領域上にＮ型不純物をドーピングしたポリシ
リコン膜を形成したのち熱処理を行ないＮ＋型エミッタ
領域を形成する工程を有するＮＰＮトランジスタの製造
方法において、前記ポリシリコン膜上にコンタクトホー
ルを有する層間絶縁膜を形成したのち、前記コンタクト
ホールを通して再びＮ型不純物を前記ポリシリコン膜に
導入する工程を有するというものである。
Ｐ型ベース領域上にＮ型不純物をドーピングしたポリシ
リコン膜を形成したのち熱処理を行ないＮ＋型エミッタ
領域を形成する工程を有するＮＰＮトランジスタの製造
方法において、前記ポリシリコン膜上にコンタクトホー
ルを有する層間絶縁膜を形成したのち、前記コンタクト
ホールを通して再びＮ型不純物を前記ポリシリコン膜に
導入する工程を有するというものである。
次に本発明について図面を参照して説明する。
）
第１図（ａ）〜（４）は本発明の第１の実施例な説明す
るため工程順に示す断面図である。
るため工程順に示す断面図である。
まず、第１図（ａ）に示すように、Ｐ型シリコン基板１
ａにＮ型不純物領域２ａを形成した後、Ｎ型エピタキシ
ャル層３ａを形成し、所定領域（ＮＰＮトランジスタの
ベース領域を形成する場所）に膜厚６０ｍ程度の酸化シ
リコン膜５ａを形成し、酸化シリコン膜５ａを介してＰ
型不純物を選択的に注入し、Ｎ型ベース領域４ａを形成
する。その後酸化シリコン膜５ａをエツチングしてエミ
ッタコンタクトを形成したものを基板として、不純物を
導入していないポリシリコンを厚さ２００ａｍ程度成長
させポリシリコン膜６ａを形成する。
ａにＮ型不純物領域２ａを形成した後、Ｎ型エピタキシ
ャル層３ａを形成し、所定領域（ＮＰＮトランジスタの
ベース領域を形成する場所）に膜厚６０ｍ程度の酸化シ
リコン膜５ａを形成し、酸化シリコン膜５ａを介してＰ
型不純物を選択的に注入し、Ｎ型ベース領域４ａを形成
する。その後酸化シリコン膜５ａをエツチングしてエミ
ッタコンタクトを形成したものを基板として、不純物を
導入していないポリシリコンを厚さ２００ａｍ程度成長
させポリシリコン膜６ａを形成する。
次にｉＭ１図（ｂ）に示すように、フォトレジスト膜７
ａをマスクとしてエミッタコンタクト上のポリシリコン
膜６ａに、ヒ素を加速エネルギー３０〜７０ｋｅＶ、好
ましくは５０ｋｅＶで、１、 ＯＸ ｌ Ｏ″ｃｍ−’
程度イオン注入してＮ型不純物を導入し、フォトレジス
ト膜７ａを除去したあと、第１図（ｃ）に示すように、
１０００℃、４００分程の熱処理をほどこし、ポリシリ
コン表面を活性化すると同時に、ポリシリコン中の不純
物をＮＰＮトランジスタベース領域へ拡散し、Ｎ＋型エ
ミッタ領域８ａを形成する。この場合、接合の深さは０
．１〜０．３μｍ程度となる。この後金属膜をマスクと
してポリシリコン膜をエツチングし、エミッタポリシリ
コンロａ’ とする。次に層間絶縁膜９ａを形成し、等
方性エツチングのあと、異方性エツチングをしてコンタ
クト孔を開孔する。
ａをマスクとしてエミッタコンタクト上のポリシリコン
膜６ａに、ヒ素を加速エネルギー３０〜７０ｋｅＶ、好
ましくは５０ｋｅＶで、１、 ＯＸ ｌ Ｏ″ｃｍ−’
程度イオン注入してＮ型不純物を導入し、フォトレジス
ト膜７ａを除去したあと、第１図（ｃ）に示すように、
１０００℃、４００分程の熱処理をほどこし、ポリシリ
コン表面を活性化すると同時に、ポリシリコン中の不純
物をＮＰＮトランジスタベース領域へ拡散し、Ｎ＋型エ
ミッタ領域８ａを形成する。この場合、接合の深さは０
．１〜０．３μｍ程度となる。この後金属膜をマスクと
してポリシリコン膜をエツチングし、エミッタポリシリ
コンロａ’ とする。次に層間絶縁膜９ａを形成し、等
方性エツチングのあと、異方性エツチングをしてコンタ
クト孔を開孔する。
この後、第１図（ｄ）に示すように、エミッタポリシリ
コン部のコンタクト孔を除き他をフォトレジスト膜１３
でカバーしてヒ素を加速エネルギー３０〜７０ｋｅＶ、
好ましくは５０ｋｅＶで、５Ｘ Ｉ ＯＩＳｃ＋ｎ−２
程度イオン注入して、エミッタポリシリコンにＮ型不純
物を導入し、フォトレジスト膜１３を除去したあと、第
１図（ｅ）に示すように、１０００℃、５分程度の熱処
理をほどこし、ポリシリコン表面を活性化、エミッタポ
リシリコン中に高濃度Ｎ＋領領域４ａを形成する。
コン部のコンタクト孔を除き他をフォトレジスト膜１３
でカバーしてヒ素を加速エネルギー３０〜７０ｋｅＶ、
好ましくは５０ｋｅＶで、５Ｘ Ｉ ＯＩＳｃ＋ｎ−２
程度イオン注入して、エミッタポリシリコンにＮ型不純
物を導入し、フォトレジスト膜１３を除去したあと、第
１図（ｅ）に示すように、１０００℃、５分程度の熱処
理をほどこし、ポリシリコン表面を活性化、エミッタポ
リシリコン中に高濃度Ｎ＋領領域４ａを形成する。
次に、第１図（「）に示すように、ポリシリコン膜１１
ａを厚さ５０欄程度成長させ、次に、第１図（ｇ）に示
すように、その上に電極及び配線用の金属膜を形成し、
パターニングを行なってコンタクト孔部にエミッタ電極
１２ａを形成する。その後熱処理を行ない、エミッタ電
極１２ａ金属とポリシリコンの合金をつくる処理を行な
う。高濃度Ｎ＋領領域あるため、前述した不純物濃度の
低下が起ってもエミッタポリシリコンロａ’は十分エミ
ッタとして作用し得る。
ａを厚さ５０欄程度成長させ、次に、第１図（ｇ）に示
すように、その上に電極及び配線用の金属膜を形成し、
パターニングを行なってコンタクト孔部にエミッタ電極
１２ａを形成する。その後熱処理を行ない、エミッタ電
極１２ａ金属とポリシリコンの合金をつくる処理を行な
う。高濃度Ｎ＋領領域あるため、前述した不純物濃度の
低下が起ってもエミッタポリシリコンロａ’は十分エミ
ッタとして作用し得る。
第２図（ａ）〜（ｄ）は第２の実施例を説明するため工
程順に示す断面図である。
程順に示す断面図である。
第１の実施例で第１図（ａ）〜（ｃ）を参照して説明し
た工程の後、第２図（ａ）に示すように、層間絶縁膜を
９００℃で熱処理してコンタクト孔のエツチング面を滑
らかにする。この後、第２図（ｂ）に示すように、ポリ
シリコン膜１１ｂを厚さ外 ５０ａｍ程度成長させたあと、エミッタポリシリコン部
のコンタクト孔を除き他をフォトレジスト膜１５でカバ
ーしてヒ素を加速エネルギー５０ｋｅＶで、５ Ｘ １
０ Ｉｊｃｍ−２程度イオン注入して、エミッタポリシ
リコンロｂ’にＮ型不純物を導入し、フォトレジスト膜
１５を除去したあと、１０００℃５分程度の熱処理をほ
どこし、ポリシリコン表面を活性化し、エミッタポリシ
リコン中に高１１度Ｎ＋領域１４ｂを形成する。この後
は第１の実施例と同様である。
た工程の後、第２図（ａ）に示すように、層間絶縁膜を
９００℃で熱処理してコンタクト孔のエツチング面を滑
らかにする。この後、第２図（ｂ）に示すように、ポリ
シリコン膜１１ｂを厚さ外 ５０ａｍ程度成長させたあと、エミッタポリシリコン部
のコンタクト孔を除き他をフォトレジスト膜１５でカバ
ーしてヒ素を加速エネルギー５０ｋｅＶで、５ Ｘ １
０ Ｉｊｃｍ−２程度イオン注入して、エミッタポリシ
リコンロｂ’にＮ型不純物を導入し、フォトレジスト膜
１５を除去したあと、１０００℃５分程度の熱処理をほ
どこし、ポリシリコン表面を活性化し、エミッタポリシ
リコン中に高１１度Ｎ＋領域１４ｂを形成する。この後
は第１の実施例と同様である。
エミッタポリシリコンロｂ’の上のポリシリコン膜１１
ｂにもＡ、がドーピングされるので、エミッタポリシリ
コンの不純物濃度の低下は一層少なくなる。
ｂにもＡ、がドーピングされるので、エミッタポリシリ
コンの不純物濃度の低下は一層少なくなる。
以上説明したように本発明はエミッタポリシリコン下の
Ｎ＋型エミッタ領域に影響を与えることなく、エミッタ
ポリシリコンの表面近傍にだけ、高濃度Ｎ＋領領域形成
する工程を有しているので、その後に行なうエミッタ電
極とのコンタクトをとる合金化熱処理を行なう際、エミ
ッタポリシリコンの不純物濃度が低下して実効的なエミ
ツタ幅が変化することが防止されるので、ＮＰＮトラン
ジスタの電気特性の変動を防ぐことができる効果がある
。
Ｎ＋型エミッタ領域に影響を与えることなく、エミッタ
ポリシリコンの表面近傍にだけ、高濃度Ｎ＋領領域形成
する工程を有しているので、その後に行なうエミッタ電
極とのコンタクトをとる合金化熱処理を行なう際、エミ
ッタポリシリコンの不純物濃度が低下して実効的なエミ
ツタ幅が変化することが防止されるので、ＮＰＮトラン
ジスタの電気特性の変動を防ぐことができる効果がある
。
第１図（ａ）〜（ｇ）は本発明の第１の実施例を説明す
るための工程順に示す断面図、第２図（ａ）〜（ｄ）は
本発明の第２の実施例を説明するための工程順に示す断
面図、第３図（ａ）〜（「）は従来例を説明するための
工程順に示す断面図である。 １、ｌａ、ｌｂ・・・・・・Ｐ型シリコン基板、２，２
ａ、２ｂ・・・・・・Ｎ型不純物領域、３．：Ｌａ、３
ｂ・・・・・・Ｎ型エピタキシャル層、４，４ａ、４ｂ
・・・・・・Ｐ型ベース領域、５，５ａ、５ｂ・・・・
・・酸化シリコン膜、６，６ａ、６ｂ・・・・・・ポリ
シリコン膜、６′６ａ’ 、６ｂ’・・・・・・エミッ
タポリシリコン、７゜７ａ・・・・・・フォトレジスト
膜、８，８ａ、８ｂ・・・・・・Ｎ＋型エミッタ領域、
９，９ａ、９ｂ、９’ 、９ａ’ 、９ｂ’・・・・・
・層間絶縁膜、ｌＯ・・・・・・フンタクトホール、１
１．ｌｌａ、ｌｌｂ・・・・・・ポリシリコンＩＬ
１２，１２ａ、１２ｂ・・・・・・エミッタ電極、１３
・・・・・・フォトレジスト膜、１４ａ、１４ｂ・・・
・・・高濃度Ｎ＋領領域１５・・・・・・フォトレジス
ト膜。
るための工程順に示す断面図、第２図（ａ）〜（ｄ）は
本発明の第２の実施例を説明するための工程順に示す断
面図、第３図（ａ）〜（「）は従来例を説明するための
工程順に示す断面図である。 １、ｌａ、ｌｂ・・・・・・Ｐ型シリコン基板、２，２
ａ、２ｂ・・・・・・Ｎ型不純物領域、３．：Ｌａ、３
ｂ・・・・・・Ｎ型エピタキシャル層、４，４ａ、４ｂ
・・・・・・Ｐ型ベース領域、５，５ａ、５ｂ・・・・
・・酸化シリコン膜、６，６ａ、６ｂ・・・・・・ポリ
シリコン膜、６′６ａ’ 、６ｂ’・・・・・・エミッ
タポリシリコン、７゜７ａ・・・・・・フォトレジスト
膜、８，８ａ、８ｂ・・・・・・Ｎ＋型エミッタ領域、
９，９ａ、９ｂ、９’ 、９ａ’ 、９ｂ’・・・・・
・層間絶縁膜、ｌＯ・・・・・・フンタクトホール、１
１．ｌｌａ、ｌｌｂ・・・・・・ポリシリコンＩＬ
１２，１２ａ、１２ｂ・・・・・・エミッタ電極、１３
・・・・・・フォトレジスト膜、１４ａ、１４ｂ・・・
・・・高濃度Ｎ＋領領域１５・・・・・・フォトレジス
ト膜。
Claims (1)
- 【特許請求の範囲】 １、基板表面のＰ型ベース領域上にＮ型不純物をドーピ
ングしたポリシリコン膜を形成したのち熱処理を行ない
Ｎ＾＋型エミッタ領域を形成する工程を有するＮＰＮト
ランジスタの製造方法において、前記ポリシリコン膜上
にコンタクトホールを有する層間絶縁膜を形成したのち
、前記コンタクトホールを通して再びＮ型不純物を前記
ポリシリコン膜に導入する工程を有することを特徴とす
るＮＰＮトランジスタの製造方法。 ２、Ｎ型不純物はヒ素である請求項１記載のＮＰＮトラ
ンジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2082693A JP2576664B2 (ja) | 1990-03-29 | 1990-03-29 | Ｎｐｎトランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2082693A JP2576664B2 (ja) | 1990-03-29 | 1990-03-29 | Ｎｐｎトランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03280548A true JPH03280548A (ja) | 1991-12-11 |
| JP2576664B2 JP2576664B2 (ja) | 1997-01-29 |
Family
ID=13781494
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2082693A Expired - Lifetime JP2576664B2 (ja) | 1990-03-29 | 1990-03-29 | Ｎｐｎトランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2576664B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04213834A (ja) * | 1990-12-11 | 1992-08-04 | Nec Yamagata Ltd | バイポーラ集積回路の製造方法 |
-
1990
- 1990-03-29 JP JP2082693A patent/JP2576664B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04213834A (ja) * | 1990-12-11 | 1992-08-04 | Nec Yamagata Ltd | バイポーラ集積回路の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2576664B2 (ja) | 1997-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0628266B2 (ja) | 半導体装置の製造方法 | |
| JP3098848B2 (ja) | 自己整合型プレーナモノリシック集積回路縦型トランジスタプロセス | |
| JPH0744184B2 (ja) | シリサイド接触を有するバイポーラ半導体デバイスの製造方法 | |
| JPH03280548A (ja) | Ｎｐｎトランジスタの製造方法 | |
| JP3062597B2 (ja) | 半導体装置の製造方法 | |
| JPH0756870B2 (ja) | 半導体装置の製造方法 | |
| JP3537494B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2727576B2 (ja) | 半導体装置の製造方法 | |
| JP3068733B2 (ja) | 半導体装置の製造方法 | |
| JP2849287B2 (ja) | 半導体装置の製造方法 | |
| JPH01179357A (ja) | 半導体装置の製造方法 | |
| JP2557840B2 (ja) | 半導体装置の製造法 | |
| JP2720592B2 (ja) | 半導体装置の製造方法 | |
| JP3356108B2 (ja) | 半導体装置の製造方法 | |
| JP2836393B2 (ja) | 半導体装置およびその製造方法 | |
| JP2745946B2 (ja) | 半導体集積回路の製造方法 | |
| JPS6295871A (ja) | 半導体装置の製造方法 | |
| JPH0362947A (ja) | 半導体装置及びその製造方法 | |
| JPS63278347A (ja) | 半導体装置およびその製造方法 | |
| JPS61242058A (ja) | 多結晶シリコン抵抗の製造方法 | |
| JPH02159035A (ja) | 集積回路装置 | |
| JPH0258230A (ja) | バイポーラトランジスタの製造方法 | |
| JPH03224238A (ja) | バイポーラトランジスタの製造方法 | |
| JPH08250445A (ja) | 半導体装置の製造方法 | |
| JPH0745631A (ja) | バイポーラトランジスタの製造方法 |