JPS61242058A - 多結晶シリコン抵抗の製造方法 - Google Patents
多結晶シリコン抵抗の製造方法Info
- Publication number
- JPS61242058A JPS61242058A JP8364985A JP8364985A JPS61242058A JP S61242058 A JPS61242058 A JP S61242058A JP 8364985 A JP8364985 A JP 8364985A JP 8364985 A JP8364985 A JP 8364985A JP S61242058 A JPS61242058 A JP S61242058A
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- ion implantation
- polycrystalline silicon
- resistor
- shaped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 238000005468 ion implantation Methods 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims abstract description 13
- 230000000873 masking effect Effects 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- 230000003213 activating effect Effects 0.000 claims 1
- 150000002500 ions Chemical class 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 239000012535 impurity Substances 0.000 abstract description 9
- 238000005530 etching Methods 0.000 abstract description 7
- 230000006866 deterioration Effects 0.000 abstract description 5
- -1 Phosphorus ions Chemical class 0.000 abstract description 4
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 4
- 239000011574 phosphorus Substances 0.000 abstract description 4
- 239000000758 substrate Substances 0.000 abstract description 3
- 229920005591 polysilicon Polymers 0.000 abstract 6
- 239000000126 substance Substances 0.000 abstract 1
- 238000001947 vapour-phase growth Methods 0.000 abstract 1
- 238000009792 diffusion process Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、多結晶シリコン層中に電気抵抗体及び配線を
形成する方法に関する。
形成する方法に関する。
本発明は、多結晶シリコン層中に電気抵抗体及び配線を
形成する方法において、配線低抵抗化のための不純物拡
散全イオン注入法で行うことによシ、ＭＯ８トランジス
ターのような能動素子の歩留全向上できるようにしたも
のである。
形成する方法において、配線低抵抗化のための不純物拡
散全イオン注入法で行うことによシ、ＭＯ８トランジス
ターのような能動素子の歩留全向上できるようにしたも
のである。
従来、配線低抵抗化のための不純物拡散を熱拡散法で行
う方法では、第２図に示すように、多結晶シリコン層４
（第２図（ａ））に中ドーズイオン注入上行い、高抵
抗多結晶シリコンｌ１ｌ１５ｔ−形成する（第２図（切
）工程と、５ｉＯｔ１３ でマスキングして高濃度不
純物全熱拡散で導入し、低抵抗多結晶シリコンｒＶｊ１
１２−ｉ形成する（第２図（Ｃ））工程と、しかる後に
、レジスト１５でマスキングし、ゲート１６、−配線１
７、抵抗１８全エツチング形成する（第２図（Ｑ及び第
２図（ｅ）参照）工程とからなる製造方法が知られてい
る。
う方法では、第２図に示すように、多結晶シリコン層４
（第２図（ａ））に中ドーズイオン注入上行い、高抵
抗多結晶シリコンｌ１ｌ１５ｔ−形成する（第２図（切
）工程と、５ｉＯｔ１３ でマスキングして高濃度不
純物全熱拡散で導入し、低抵抗多結晶シリコンｒＶｊ１
１２−ｉ形成する（第２図（Ｃ））工程と、しかる後に
、レジスト１５でマスキングし、ゲート１６、−配線１
７、抵抗１８全エツチング形成する（第２図（Ｑ及び第
２図（ｅ）参照）工程とからなる製造方法が知られてい
る。
しかし、従来の多結晶シリコン抵抗の製造方法では、多
結晶シリコンのエツチング速度は高不純物濃度多結晶シ
リコンが低不純物濃度多結晶シリコンよシもはるかに大
きい九め、抵抗１８のエツチング終了時点で、配ＩＩｉ
！１７とゲート１６がオーバーエッチの几め細シ、ゲー
ト酸化膜３が薄くなる（第２図（ｅ））。その几め、短
チヤネル効果や配線抵抗の増大のように素子特性が劣化
するという問題があつ友。
結晶シリコンのエツチング速度は高不純物濃度多結晶シ
リコンが低不純物濃度多結晶シリコンよシもはるかに大
きい九め、抵抗１８のエツチング終了時点で、配ＩＩｉ
！１７とゲート１６がオーバーエッチの几め細シ、ゲー
ト酸化膜３が薄くなる（第２図（ｅ））。その几め、短
チヤネル効果や配線抵抗の増大のように素子特性が劣化
するという問題があつ友。
上記のように、配線低抵抗化の友めの不純物拡散をイオ
ン注入法で行うことによシ、素子特性の劣化を防止し歩
留向上に寄与する。
ン注入法で行うことによシ、素子特性の劣化を防止し歩
留向上に寄与する。
以下に本発明の実施例を図面にもとづいて説明する。第
１図（−）〜（ｄ）は、本発明の多結晶シリコン抵抗の
製造方法を説明する几めの工程順の断面図である。第１
図（ａ）は、８１基板１上にフィールド酸化膜１及びゲ
ート酸化膜５を形成し友後、厚さ３０００〜６０００Ａ
のノンドープポリｓ ｘ ＠ −４を化学気相成長法（
ａｖＤ法）によシ形成する工程金示す。次に、イオン注
入法によシ、ドーズ量ｌＸ１０１’〜１ｘ１ｏ”副″″
２ のリンイオンを注入した後、９００〜１０００℃の
熱処理全行うことによシ、ｎｉｌの高抵抗ポＩＪｓ１＠
５ｉ形底する（第１図（句）。次にレジスト７をマスク
としてｐｏ１７Ｓ１抵抗１８を形成する領域を除いて高
抵抗ポリＢｉ Ｓを低抵抗にするため、イオン注入法に
より。
１図（−）〜（ｄ）は、本発明の多結晶シリコン抵抗の
製造方法を説明する几めの工程順の断面図である。第１
図（ａ）は、８１基板１上にフィールド酸化膜１及びゲ
ート酸化膜５を形成し友後、厚さ３０００〜６０００Ａ
のノンドープポリｓ ｘ ＠ −４を化学気相成長法（
ａｖＤ法）によシ形成する工程金示す。次に、イオン注
入法によシ、ドーズ量ｌＸ１０１’〜１ｘ１ｏ”副″″
２ のリンイオンを注入した後、９００〜１０００℃の
熱処理全行うことによシ、ｎｉｌの高抵抗ポＩＪｓ１＠
５ｉ形底する（第１図（句）。次にレジスト７をマスク
としてｐｏ１７Ｓ１抵抗１８を形成する領域を除いて高
抵抗ポリＢｉ Ｓを低抵抗にするため、イオン注入法に
より。
ドーズ量ｌＸ１０”〜Ｉ Ｘ １０ ”３−”のリンイ
オンを注入し低抵抗ポリＢＬ６ｆ形成する（第１図（Ｃ
））。
オンを注入し低抵抗ポリＢＬ６ｆ形成する（第１図（Ｃ
））。
次に、レジスト１５會マスクとしてポリＳ１エツチング
を行い、ゲート１６、配線１７、抵抗１８の各パターン
を形成する（第１図（ｄ））。前記低抵抗ボ１Ｊｓｉ形
成の九めのイオン注入と前記ポリＢ１エツチングの間は
熱処理を行わない。従って、前記イオン注入でポリＳ’
ｉ５中に導入された不純物は電気的に活性化されていな
いため、高抵抗ボ１Ｊｓｉ５と低抵抗ポリ８１６のエツ
チング速度は変わらない。従って、従来方法で生じたポ
Ｉ）ｓｌのオーバーエッチによる素子特性劣化の問題を
防止できる。
を行い、ゲート１６、配線１７、抵抗１８の各パターン
を形成する（第１図（ｄ））。前記低抵抗ボ１Ｊｓｉ形
成の九めのイオン注入と前記ポリＢ１エツチングの間は
熱処理を行わない。従って、前記イオン注入でポリＳ’
ｉ５中に導入された不純物は電気的に活性化されていな
いため、高抵抗ボ１Ｊｓｉ５と低抵抗ポリ８１６のエツ
チング速度は変わらない。従って、従来方法で生じたポ
Ｉ）ｓｌのオーバーエッチによる素子特性劣化の問題を
防止できる。
この発明は以上説明したように、素子特性の劣化を防止
し歩留向上の効果がある。また、低抵抗ボ１Ｊｓｔ層形
成の次めの不純物拡散をイオン注入法によシ行なってい
るため、従来法である熱拡散法と比較し精密に抵抗値全
制御できるという効果もある。
し歩留向上の効果がある。また、低抵抗ボ１Ｊｓｔ層形
成の次めの不純物拡散をイオン注入法によシ行なってい
るため、従来法である熱拡散法と比較し精密に抵抗値全
制御できるという効果もある。
第１図（５Ｌ）〜第１図（ｄＪは本発明の多結晶シリコ
ン抵抗の製造方法にかかる工程順の断面図、第２図（ｓ
１〜（ｅ）は従来の多結晶シリコン抵抗の製造方法にか
かる工程順の断面図である。 １・・・８１基板、 ２・・・フィールド酸化膜、３
・・・ゲート酸化膜、 ４−・・ノンドープ多結晶シ
リコン層、 ５，１４・・・高抵抗多結晶シリコン層、
６．１２・・・低抵抗多結晶シリコン層、１８・・・
抵抗、７．１５・・・レジスト。 １３・・・５１０１、 １６・・・ゲート、 １７・
・・配線以 上
ン抵抗の製造方法にかかる工程順の断面図、第２図（ｓ
１〜（ｅ）は従来の多結晶シリコン抵抗の製造方法にか
かる工程順の断面図である。 １・・・８１基板、 ２・・・フィールド酸化膜、３
・・・ゲート酸化膜、 ４−・・ノンドープ多結晶シ
リコン層、 ５，１４・・・高抵抗多結晶シリコン層、
６．１２・・・低抵抗多結晶シリコン層、１８・・・
抵抗、７．１５・・・レジスト。 １３・・・５１０１、 １６・・・ゲート、 １７・
・・配線以 上
Claims (1)
- （１）多結晶シリコン層中に抵抗を形成するための中ド
ーズイオン注入を行なつた後、多結晶シリコン抵抗パタ
ーンをマスキングして高ドーズイオン注入を行い、更に
前記多結晶シリコン抵抗及び多結晶シリコン配線のパタ
ーンを形成した後に、注入された前記イオンを活性化す
ることを特徴とする多結晶シリコン抵抗の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8364985A JPS61242058A (ja) | 1985-04-19 | 1985-04-19 | 多結晶シリコン抵抗の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8364985A JPS61242058A (ja) | 1985-04-19 | 1985-04-19 | 多結晶シリコン抵抗の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61242058A true JPS61242058A (ja) | 1986-10-28 |
Family
ID=13808296
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8364985A Pending JPS61242058A (ja) | 1985-04-19 | 1985-04-19 | 多結晶シリコン抵抗の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61242058A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0718896A3 (en) * | 1994-12-20 | 1997-09-10 | Seiko Instr Inc | Semiconductor photoelectric conversion device |
-
1985
- 1985-04-19 JP JP8364985A patent/JPS61242058A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0718896A3 (en) * | 1994-12-20 | 1997-09-10 | Seiko Instr Inc | Semiconductor photoelectric conversion device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0638479B2 (ja) | Ｃｍｏｓ集積回路技法 | |
| JPS63219152A (ja) | Ｍｏｓ集積回路の製造方法 | |
| JPS6133253B2 (ja) | ||
| JPS61242058A (ja) | 多結晶シリコン抵抗の製造方法 | |
| JPS5856467A (ja) | 半導体装置の製造方法 | |
| JPH0231468A (ja) | 浮遊ゲート型半導体記憶装置の製造方法 | |
| JPS6197975A (ja) | 半導体装置の製造方法 | |
| JPS61242057A (ja) | 多結晶シリコン抵抗の製造方法 | |
| JPH0414863A (ja) | 半導体装置の抵抗素子形成方法 | |
| JPS6220711B2 (ja) | ||
| JP2727576B2 (ja) | 半導体装置の製造方法 | |
| RU2244985C1 (ru) | Способ изготовления комплементарных вертикальных биполярных транзисторов в составе интегральных схем | |
| JPS58131748A (ja) | 半導体装置の製造方法 | |
| JPS59105366A (ja) | Ｍｏｓ型トランジスタの製造方法 | |
| JP2576664B2 (ja) | Ｎｐｎトランジスタの製造方法 | |
| JP2594697B2 (ja) | 半導体装置の製造方法 | |
| JP3114224B2 (ja) | 半導体装置の製造方法 | |
| JPS59210659A (ja) | Ｍｏｓ半導体装置の製造法 | |
| JPH04338650A (ja) | 半導体装置の製造方法 | |
| JPH0362947A (ja) | 半導体装置及びその製造方法 | |
| JPH04162420A (ja) | 半導体装置の製造方法 | |
| JPS58122769A (ja) | 半導体装置の製造方法 | |
| JPH021922A (ja) | 半導体装置の製造方法 | |
| JPH0738444B2 (ja) | 縦型電界効果トランジスタの製造方法 | |
| JPH10177956A (ja) | 半導体の製造方法及び半導体装置 |