JPH0638479B2 - Ｃｍｏｓ集積回路技法 - Google Patents

Ｃｍｏｓ集積回路技法

Info

Publication number
JPH0638479B2
JPH0638479B2 JP50144285A JP50144285A JPH0638479B2 JP H0638479 B2 JPH0638479 B2 JP H0638479B2 JP 50144285 A JP50144285 A JP 50144285A JP 50144285 A JP50144285 A JP 50144285A JP H0638479 B2 JPH0638479 B2 JP H0638479B2
Authority
JP
Japan
Prior art keywords
wafer
ions
tab
mask
field oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP50144285A
Other languages
English (en)
Other versions
JPS61501948A (ja
Inventor
ジエームス ヒレニウス，スチーヴン
カール パリロ，ルイス
Original Assignee
アメリカン テレフオン アンド テレグラフ カムパニ−
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アメリカン テレフオン アンド テレグラフ カムパニ− filed Critical アメリカン テレフオン アンド テレグラフ カムパニ−
Publication of JPS61501948A publication Critical patent/JPS61501948A/ja
Publication of JPH0638479B2 publication Critical patent/JPH0638479B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76221—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO with a plurality of successive local oxidation steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0928—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising both N- and P- wells in the substrate, e.g. twin-tub
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/053—Field effect transistors fets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/07—Guard rings and cmos
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/082—Ion implantation FETs/COMs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/117—Oxidation, selective

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)

Description

【発明の詳細な説明】 技術分野 本発明は集積回路に、細目的にはｐチヤネルおよびｎチ
ヤネルＭＯＳトランジスタの両方を含む通常相補的ＭＯ
Ｓ（ＣＭＯＳ）集積回路として知られている集積回路に
関する。
発明の背景 集積回路技術は単一チツプ中の回路素子の密度を向上さ
せる方向に向つている。これは個々の素子の大きさと個
々の素子の間隔を減少させることを意味する。隣接素子
と隣接タブの間の絶縁を良くするために、典型例ではチ
ツプの受動領域の上にある厚いフイールド酸化物の下
に、比較的重くドープされた領域であるチヤネル・スト
ツプを提供することがしばしば望ましい。
過去にあつては、種々のｐおよびｎ型トランジスタとチ
ヤネル・ストツプを提供するためには、多数のマスクス
テツプを必要とし、そのため余分な費用がかかり、製品
の歩留りも低くなつた。
本発明は従来のプロセスに比べてマスク操作が少なくて
すむＣＭＯＳ回路の製造プロセスに関するものである。
発明の要旨 本発明のＣＭＯＳ集積回路を形成するプロセスは、比較
的高い抵抗率の表面層を含むシリコン・ウエーハを用意
し、ｐタブを形成する領域をマスクする第１のマスクを
前記ウエーハの表面上に提供し、ｎタブを形成する領域
は露呈された状態で残し、該露呈された領域に迅速に拡
散するドナー・イオンとゆつくり拡散するドナー・イオ
ンをインプラントし、ｎタブが形成される領域をマスク
するために第１のマスクを相補的な第２のマスクで置き
換え、露呈された領域をアクセプタ・イオンでインプラ
ントし、ウエーハの表面に隣接したｎタブおよびｐタブ
を形成するためにウエーハを加熱してインプラントされ
たイオンをウエーハ中により深く埋め込み、第２のマス
クが尚存在する間に付加的なアクセプタ・イオンをｐタ
ブ中に浅くインプラントし、第２のマスクを取除き、ウ
エーハの表面上にパターン化されたフイールド酸化物を
形成し、トランジスタが形成される領域は露呈された状
態で残し、該露呈された領域中にトランジスタを形成す
るステツプより成る。
図面の簡単な説明 第１〜１１図は本発明の好ましき実施例に従うツイン隣
接タブに相応するチツプの１部分の種々のステツプにお
ける断面図である。
詳細な説明 第１図に示すように、半導体ウエーハは比較的重くドー
プされた基板部分１１と比較的軽くドープされた薄いエ
ピタキシヤル成長表面層１２を含んでいる。層１２はウ
エーハの活性部分を構成し、該ウエーハ中にｎ型および
ｐ型タブが形成される。
この層１２中にツイン・タブ（実際には基板上には多数
のタブの対が形成される）を形成するために、まずこの
表面の上に約３５０オングストロームの厚さの薄い酸化
物層１３（点刻で示す）が形成され、この酸化層は約１
２００オングストロームの厚さの薄いシリコン窒化物層
１４でおおわれる。次にこの窒化物層上に周知の蝕刻技
法により開口部１６を有する適当なフオトレジスト１５
が沈積され、それによつて開口部はドナー・イオンがイ
ンプラントされてｎ型タブとなり、マスクされた領域は
ｐ型タブとなる。これらのステツプは周知である。
本発明の１つの特徴に従い、２つの異なるドナー・イオ
ン、即ち砒素イオンおよび燐イオンが任意の順番でｎ型
タブを形成するためにイオンプラントされる。あるいは
アンチモン・イオンを砒素イオンの代りに用いてもよ
い。一実施例にあつては、各イオンの投入量は２×１０
12イオン／cm2であり、約１００ｋ電子ボルトの加速電
圧でイオンプラントされる。２つのイオンの投入量は最
初は等しいが、シリコン中でゆつくりと拡散する砒素は
その後のドライブ・イン加熱サイクルの後でさえもウエ
ーハ中で垂直方向にも横方向にもほんのわずかしか移動
せず、従つて、重くドープされた表面層ｎタブを形成す
る。シリコン中で迅速に拡散する燐はドライブ・イン加
熱の後、より深く、よく軽くドープされたｎタブを形成
する。インプラントされたイオンは層１２の露呈された
部分に示すマイナス記号で表わされている。その結果を
第２図に示す。
ドナー・イオンをインプランテーシヨンし、フオトレジ
ストを取り去つた後、ウエーハは再び酸化雰囲気中に置
かれ、開口部１６に相応する露呈領域上に約４０００オ
ングストロームの厚さの厚い酸化物層が熱的に成長す
る。
シリコン窒化物によつておおわれた酸化物層１３の部分
（例えば第２図のウエーハの右側）はこの酸化ステツプ
によつても殆んど影響されず、酸化物層は露呈された領
域上にのみ成長する。この成長は酸化物を形成するのに
下にあるシリコンを使用するので、開口部１６の端に位
置する酸化物層１３の厚さに差を生じさせる。これらの
ステツプはｎ型タブとｐ型タブの間のインタフエースに
相応し、後で行うレジストレーシヨンの基準として有用
なウエーハ表面のレツジ（突き出た棚）を与える。その
結果を第３図に示す。
次に表面上に残つたシリコン窒化物は取り除かれ、ウエ
ーハは第４図に示すように、シリコン酸化物によつての
みおおわれることになる。酸化物層は、燐および砒素イ
オンがインプラントされたウエーハの上に横たわる１３
Ａと番号の付けられた厚い部分と、インプランテーシヨ
ンにより先にシールドされたウエーハの上に横たわる１
３Ｂと名付けられた薄い部分より成る。この構体は現
在、３０ｋ電子ボルトの加速電圧によつて、２×１０12
イオン／cm2の硼素イオンのインプランテーシヨンに露
呈されている。この３０ｋ電子ボルトという電圧は硼素
が比較的薄い酸化物１３Ｂを通過し、かつ比較的厚い酸
化物１３Ａは殆んど通過しないような値として選ばれて
いる。その結果、硼素イオンは以前に燐イオンにも砒素
イオンにもインプラントされていなかった層１２の表面
部分に選択的にインプラントされる。これら硼素は図中
でプラス記号で示されている。
前述のプロセスにおいては、層１３、１４および１５よ
り成る初期マスクが使用されており、マスクとウエーハ
との整列を含む典型的なプロセスが使用されている。し
かし、初期マスクの補元を成す、即ち初期マスクにより
夫々露呈またはマスクされていた領域をマスクまたは露
呈させる層１３Ａより成る第２のマスクは別個のマスク
・ウエーハ整列ステツプを使用することなく初期マスク
から直接作り出される。これは本発明の１つの利点であ
る。
ウエーハは次に加熱され、インプラントされたイオンは
第５図に示すようにｎタブ１８およびｐタブ１９として
シリコン中に要求される深さまで加えられる。典型例で
は、このドライブ・インは９５％の窒素と５％の酸素よ
り成る非酸化雰囲気中において約２時間１１５０℃に加
熱することにより実行される。このドライブ・インはプ
ロセスの最高温度サイクルとなる。更なる加熱ステツプ
も存在するが、その加熱は前記イオンの比較的小規模な
移動を生じさせるにすぎない。
このドライブ・イン・ステツプは硼素イオンを表面から
ウエーハ中に深く拡散させるので、フイールド酸化物の
形成後に良好な絶縁を提供するために、ｐタブの表面電
導性が受動領域において十分高いならば、表面近傍にお
ける硼素密度を復旧することが重要である。そのため、
第１の硼素インプラントと同じマスクを使用した第２の
硼素インプラントが続いて行なわれる。この第２の硼素
インプラントでは７５ｋ電子ボルトの加速電圧において
２×１０11イオン／cm2の投入が行なわれる。これらイ
オンは高温サイクルにはさらされないので、これらイオ
ンはｐ型タブ１９の表面近くに留まる。更に、厚い酸化
物領域１３Ｂは尚ｎタブ１８上に留つているので、この
第２の硼素インプランテーシヨンはほとんどｎタブ中に
は入り込まない。このようにして、処理サイクルのこの
段階までに４回の別個の選択的インプランテーシヨンが
単一のマスク・ウエーハ整列プロセスを使用して実行さ
れたことになる。
次にウエーハの表面上のすべての酸化物は除去される。
何故ならば、酸化物はインプラントされたイオンによつ
て汚染されやすく、後続は処理過程においてこれらイオ
ンがシリコン中に拡散する可能性を回避することが望ま
しいからである。
その結果が第６図に示されている。以前に指摘した如
く、ウエーハの表面にはｎタブ１８とｐタブ１９の間の
インタフエースにレツジ１７が結果として生じ、これら
レツジは後続の処理において基準点として有用である。
次に各タブの受動領域および能動領域を規定する必要が
ある。このため、前述した層１３および１４と同じ種類
の薄いシリコン酸化物層とシリコン窒化物層の混成層が
再形成される（図示せず）。次に蝕刻技法を用いてフイ
ールド酸化物２０（第７図）が形成される領域中のシリ
コン窒化物が除去され、シリコン酸化物が露呈された状
態で留まる。次に、インプラントされたイオンをほとん
ど移動させることなく、典型例では約数千オングストロ
ームの厚さの厚いフイールド酸化物を形成する高圧酸化
ステツプが実行される。そのためにウエーハは２５気圧
の蒸気の雰囲気中で１０分間約９５０℃（この条件の下
では先にインプラントされたイオンはほとんど移動しな
い）に熱せられる。この２５気圧という高圧は比較的低
い温度および短い時間を補い、フイールド酸化物に必要
な厚い酸化物層の形成を可能とする。イオンをほとんど
移動させないためには、１０００℃よりずつと下の温度
を使用することが通常望ましいが、高圧、温度サイクル
および酸化剤の他の組合せを使用することが可能であ
る。
次に残つた窒化物および下に横たわる薄い酸化物層がエ
ツチングにより除去されるが、フイールド酸化物２０
（第７図）のほとんどはそのままの状態で残される。
厚い酸化物領域２０が基板上に横たわり、タブ１８と１
９のインタフエースに形成されたｐｎ接合は表面と交差
する。幾つかのトランジスタが単一のタブ中に形成され
る場合には、フイールド酸化物領域はこの幾つかのトラ
ンジスタの各々の間のウエーハの受動領域上に形成され
る。
シリコン・ウエーハ中に成長してゆく酸化物は消費され
ているシリコン中に存在する硼素イオンを酸化物中に掃
き出す傾向を有しているのに対し、燐および砒素イオン
は発達する酸化物の前面のシリコン中に堆積して行く傾
向があることが知られている。このため、酸化物の下に
横たわる、特にｐ型タブとｎ型タブの間のインタフエー
スに沿つたドナーおよびアクセプタ・イオンのプロフイ
ールの制御が複雑となる。しかし、本発明に従い、２つ
のタブ中への二重のインプラントによる各タブ中のプロ
フイールは好ましいものとなる。詳細に述べると、この
不純物分離の差によつて、ｐ型タブ１９中にあつては活
性領域中のアクセプタ（硼素）の表面密度はフイールド
領域中よりも高くなり、ｎタブ１８中にあつてはドナー
（砒素）の表面密度は活性領域中よりもフイールド領域
中の方が高くなる。これにより、ｐタブおよびｎタブの
インタフエースにおける降伏電圧は比較的高い電圧に保
持され、かつフイールド酸化物の下のドーピングは適当
な状態に保持される。詳細に述べると、フイールド酸化
物の下の受動領域にあつては、ｎタブ中の砒素密度は約
６×１０16／cm3であり、ｐタブ中の硼素密度は約５×
１０16／cm3である。活性領域にあつては、ｎタブ中の
砒素の密度は約４×１０16／cm3であり、ｐタブ中の硼
素の密度は約５×１０16である。
トランジスタは既にオンプラントされた不純物をほとん
ど移動させない仕方で活性領域内に形成される。既知の
プロセスを使用することも可能であるが、ここでは新し
いプロセスについて述べる。そのプロセスは共通の硼素
がインプラントされた多結晶層の異なる部分がｎ型およ
びｎ型トランジスタのゲート電極として作用することが
許容し、かつｐ型およびｎ型の閾値電圧を大きさが同じ
で符号が反対な状態に保持する。
第８図に示すように、ｐタブ中に形成されるｎチヤネル
・トランジスタの閾値を調整するためにマイナス符号で
表わされた砒素イオンをｐタブの能動領域中にインプラ
ントする準備として、リソグラフイが最初にフオトレジ
スト２５でｎタブをマスクするのに使用される。砒素の
インプラントは約１００ｋ電子ボルトの加速電圧の下で
１．２×１０12イオン／cm2の流量で実行され、その結
果表面近傍の砒素濃度は約１×１０17／cm3となる。
次に能動領域上に薄いゲート酸化物を形成する準備とし
てウエーハからフオトレジストが除去され、能動領域の
上部表面が洗浄される。その後、乾燥した酸素中で３０
分間９００℃に熱することにより約２５０オングストロ
ームの厚さのゲート酸化物が形成される。この時点で、
ウエーハは第９図に示すような形状を有している。即
ち、ウエーハの受動領域は厚いフイールド酸化物２０
で、能動領域は薄い酸化物２６でおおわれている。
次に、（以下のプロセスの幾つかは図示されていな
い）、ウエーハ全体の上に通常の仕方で約３５００オン
グストロームの厚さのドープされていない多結晶シリコ
ン層が沈積される。この層の表面は次に硼素イオンのイ
ンプランテーシヨンの準備として保護表面キヤツプ層を
提供するために乾燥した酸素中で約１時間約９００℃に
加熱することにより酸化されて約２２５オングストロー
ムの厚さの酸化物層が形成される。次に３０ｋ電子ボル
トで４×１０15イオン／cm2の流量で硼素がインプラン
トされ、次いで硼素を活性化するために窒素中で３０分
間９５０℃で焼きもどしされる。
次にエツチングにより、保護表面酸化物層が除去され、
次いで、通常の仕方でポリシリコン上に約２５００オン
グストロームの厚さのタンタル・シリコン（TaSi2）の
層が沈積される。
次に、後続のプロセス期間中に下に横たわる層を保護す
るキツプ層として作用する約２０００オングストローム
のドープされていないシリカ・ガラスが低圧化学蒸気プ
ロセスによつて沈積される。
次に、ポリシリコン、タンタル・シリコンおよびシリコ
ンの３レベル層によつてゲート電極が規定される。この
ゲート電極は能動領域の適当な位置に来るようにされて
おり、相互接続のために電導性素子が使用されており、
ｐ型およびｎ型タブ中にソースおよびドレイン領域を形
成する露呈された領域も残されている。このゲート電極
の形成は、周知の写真石板技法により実行される。アン
ダカツトを回避するため、反応的イオン・エツチングが
使用されており、それによつて異方性エツチングが行な
われ、比較的垂直な側壁（そこで、エツチングが生じ
る）が得られる。
次に、良好な粘着を保証するために、タンタル・シリコ
ンと多結晶シリコンを焼成するべく加熱される。アルゴ
ン中で約３０分９００℃でウエーハを加熱するのが適当
である。
その結果を第１０図に示す。図において、ウエーハは硼
素のドープされたポリシリコン２７、タンタル・シリコ
ン２８およびシリカ２９の３レベル層でおおわれてお
り、異なるタブの能動領域中に形成されるソースおよび
ドレインに相応する開口部が存在している。
モルブデンまたはタングステンの如き他の物質を混成多
結晶シリコンおよびタンタル・シリコンの代りに用いる
ことも可能である。
ソースおよびドレイン領域はイオン・プランテーシヨン
によつて形成することが出来る。
このプロセス・ステージの結果は第１０図に示されてい
る。図において、ウエーハはポリシリコン２７、タンタ
ル・シリコン２８およびシリカ２９のパターン化された
３層を支持しており、ｐチヤネル・トランジスタのｐ型
ソース／ドレイン領域３１、３２およびｎチヤネル・ト
ランジスタのｎ型ソース／ドレイン領域３４、３５を含
んでいる。各トランジスタのソース／ドレイン領域の間
のチヤネルはウエーハと３層の間のゲート酸化物質２６
の１部分でおおわれている。
保護シリカ・ガラス（通常燐がドープされている）が次
にウエーハの表面上に提供され、高温（典型例では９５
０℃）で単時間加熱することにより流体化され平坦とな
る。
次に、開口部がガラス層および表面酸化物層中に形成さ
れ、ソースおよびドレイン領域ならびにゲート電極に対
する電極接続が形成されるウエーハが露呈される。次に
アルミニウム層が沈積され、このアルミニウム層により
開口部が設けられているウエーハとが接触し、次いでこ
のアルミニウムはパターン化されて所望の相互接続パタ
ーンを規定する。
第１１図には、処理のこの段階における結果を示してお
り、アルミニウム層３６、３７、３８および３９がソー
ス／ドレイン領域３１、３２、３４および３５と夫々接
触していることが図から分る。ゲート電極に対する接続
はこの図では見えない。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭56−118366（ＪＰ，Ａ) 特開 昭57−162363（ＪＰ，Ａ) 特開 昭60−57661（ＪＰ，Ａ)

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】ｐタブ内に集積されたｎチャネルトランジ
    スタとｎタブ内に集積されたｐチャネルトランジスタを
    有するｎタブおよびｐタブＣＭＯＳ集積回路を形成する
    プロセスであり、 比較的高い抵抗率の表面層（１２）を含むシリコン・ウ
    エーハ（１１）を準備する工程、および ｐタブが形成される領域をマスクし、ｎタブが形成され
    る露出領域を残すために、前記ウエーハの表面上に広が
    る第１のマスク（１３、１４、１５）を提供する工程を
    含むプロセスにおいて、 前記露出領域に迅速に拡散するドナー・イオンとゆっく
    り拡散するドナー・イオンを注入する工程、 ｎタブが形成される領域をマスクするために第１のマス
    クを相補的な第２のマスク（１３Ａ、Ｂ）で置換する工
    程、 該露出領域にアクセプタ・イオンを注入する工程、 注入されたイオンをウエーハ中により深く埋め込むため
    に加熱し、ウエーハの表面上に隣接したｎタブ（１８）
    およびｐタブ（１９）を形成する工程、 第２のマスク（１３Ａ、Ｂ）が尚存在する状態で付加的
    なアクセプタ・イオンをｐタブ中に浅く注入する工程、 第２のマスクを除去する工程、および トランジスタが形成される領域は露出されたままの状態
    で残したままウエーハ上にパターン化されたフィールド
    酸化物（２０）を形成する工程を含むことを特徴とする
    ＣＭＯＳ集積回路の形成プロセス。
  2. 【請求項２】請求の範囲第１項記載のプロセスにおい
    て、当該プロセスは、 フィールド酸化物（２０）が望まれる領域は露出された
    状態で残したまま表面上に第３のマスクを形成する工
    程、 ウエーハ内で注入されたイオンの更に有意な拡散を行う
    ことなく、ウエーハの露出された領域上に比較的厚いフ
    ィールド酸化物を形成するために酸化剤の高圧雰囲気中
    でウエーハを加熱し、それによってｎタブ中のフィール
    ド酸化物の直下にゆっくり拡散するイオンを高密度で残
    し、ｐ型タブ中にフィールド酸化物の直下にアクセプタ
    ・イオンを高密度で残す工程、および ｐ型タブのフィールド酸化物のない領域中にｎチャネル
    ・トランジスタを、ｎ型タブのフィールド酸化物のない
    領域中にｐチャネル・トランジスタを形成する工程を含
    むことを特徴とするプロセス。
  3. 【請求項３】請求の範囲第２項記載のプロセスにおい
    て、砒素またはアンチモンがゆっくり拡散するドナーで
    あり、燐が迅速に拡散するドナーであり、 硼素がアクセプタであり、砒素またはアンチモンがｎタ
    ブ中のフィールド酸化物の下の優勢なドナーであり、硼
    素がｐタブ中のフィールド酸化物の下の優勢はアクセプ
    タであることを特徴とするプロセス。
  4. 【請求項４】請求の範囲第２項または第３項記載のプロ
    セスにおいて、ｎチャネルおよびｐチャネル・トランジ
    スタを形成する工程が、ｎチャネル・トランジスタの閾
    値を調整するためにドナー不純物を選択的にｐタブに注
    入する工程、２つのタブの能動部分の上にゲート酸化物
    を形成する工程、該ゲート酸化物上に硼素に富んだ多結
    晶シリコンとタンタル・シリコンの２層を形成する工
    程、該２層をパターン化して能動領域中に位置するｐ型
    およびｎ型トランジスタのゲート電極を形成する工程、
    ソースおよびドレイン領域が形成される領域は露出され
    た状態に残す工程、ｎ型トランジスタのソースおよびド
    レイン領域が形成されるところにはドナー・イオンを注
    入する工程、ｐ型トランジスタのソースおよびドレイン
    領域が形成され、トランジスタのソースおよびドレイン
    電極に電極が設けられるところにはアクセプタ・イオン
    を注入する工程を含むことを特徴とするプロセス。
JP50144285A 1984-04-17 1985-03-26 Ｃｍｏｓ集積回路技法 Expired - Lifetime JPH0638479B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US601353 1984-04-17
US06/601,353 US4554726A (en) 1984-04-17 1984-04-17 CMOS Integrated circuit technology utilizing dual implantation of slow and fast diffusing donor ions to form the n-well
PCT/US1985/000506 WO1985004984A1 (en) 1984-04-17 1985-03-26 Cmos integrated circuit technology

Publications (2)

Publication Number Publication Date
JPS61501948A JPS61501948A (ja) 1986-09-04
JPH0638479B2 true JPH0638479B2 (ja) 1994-05-18

Family

ID=24407184

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50144285A Expired - Lifetime JPH0638479B2 (ja) 1984-04-17 1985-03-26 Ｃｍｏｓ集積回路技法

Country Status (6)

Country Link
US (1) US4554726A (ja)
EP (1) EP0179810B1 (ja)
JP (1) JPH0638479B2 (ja)
CA (1) CA1228178A (ja)
DE (1) DE3563282D1 (ja)
WO (1) WO1985004984A1 (ja)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4697332A (en) * 1984-05-25 1987-10-06 Gould Inc. Method of making tri-well CMOS by self-aligned process
JPS618931A (ja) * 1984-06-25 1986-01-16 Hitachi Ltd 半導体装置の製造方法
EP0173953B1 (en) * 1984-08-28 1991-07-17 Kabushiki Kaisha Toshiba Method for manufacturing a semiconductor device having a gate electrode
KR940006668B1 (ko) * 1984-11-22 1994-07-25 가부시끼가이샤 히다찌세이사꾸쇼 반도체 집적회로 장치의 제조방법
US4677739A (en) * 1984-11-29 1987-07-07 Texas Instruments Incorporated High density CMOS integrated circuit manufacturing process
US4633290A (en) * 1984-12-28 1986-12-30 Gte Laboratories Incorporated Monolithic CMOS integrated circuit structure with isolation grooves
US4593459A (en) * 1984-12-28 1986-06-10 Gte Laboratories Incorporated Monolithic integrated circuit structure and method of fabrication
NL8501992A (nl) * 1985-07-11 1987-02-02 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting.
WO1987005443A1 (en) * 1986-03-04 1987-09-11 Motorola, Inc. High/low doping profile for twin well process
US4929565A (en) * 1986-03-04 1990-05-29 Motorola, Inc. High/low doping profile for twin well process
US4889825A (en) * 1986-03-04 1989-12-26 Motorola, Inc. High/low doping profile for twin well process
US4717683A (en) * 1986-09-23 1988-01-05 Motorola Inc. CMOS process
JPH01161752A (ja) * 1987-12-18 1989-06-26 Toshiba Corp 半導体装置製造方法
US4925806A (en) * 1988-03-17 1990-05-15 Northern Telecom Limited Method for making a doped well in a semiconductor substrate
US5073509A (en) * 1989-12-11 1991-12-17 Micron Technology, Inc. Blanket CMOS channel-stop implant
US5045898A (en) 1988-08-30 1991-09-03 At&T Bell Laboratories CMOS integrated circuit having improved isolation
EP0369336A3 (en) * 1988-11-14 1990-08-22 National Semiconductor Corporation Process for fabricating bipolar and cmos transistors on a common substrate
US4839301A (en) * 1988-12-19 1989-06-13 Micron Technology, Inc. Blanket CMOS channel stop implant employing a combination of n-channel and p-channel punch-through implants
GB8907897D0 (en) * 1989-04-07 1989-05-24 Inmos Ltd Forming wells in semiconductor devices
JPH0828424B2 (ja) * 1990-11-06 1996-03-21 三菱電機株式会社 半導体装置およびその製造方法
CA2032073A1 (en) * 1990-12-12 1992-06-13 Pierre Huet Twin-tub fabrication method
US5344787A (en) * 1993-09-24 1994-09-06 Vlsi Technology, Inc. Latid implants for increasing the effective width of transistor elements in a semiconductor device
US6271093B1 (en) * 1994-06-30 2001-08-07 Siemens Aktiengesellschaft Methods for reducing anomalous narrow channel effect in trench-bounded buried-channel p-MOSFETs
US5578843A (en) * 1994-10-06 1996-11-26 Kavlico Corporation Semiconductor sensor with a fusion bonded flexible structure
US5661408A (en) 1995-03-01 1997-08-26 Qc Solutions, Inc. Real-time in-line testing of semiconductor wafers
KR0146528B1 (ko) * 1995-04-11 1998-11-02 김주용 반도체 소자의 제조방법
US5726092A (en) * 1995-04-20 1998-03-10 Micron Technology, Inc. Semiconductor processing methods of forming field oxidation regions on a semiconductor substrate
US5674776A (en) * 1995-04-20 1997-10-07 Micron Technology, Inc. Semiconductor processing methods of forming field oxidation regions on a semiconductor substrate
US5966617A (en) * 1996-09-20 1999-10-12 Kavlico Corporation Multiple local oxidation for surface micromachining
US6174807B1 (en) * 1999-03-02 2001-01-16 Lucent Technologies, Inc. Method of controlling gate dopant penetration and diffusion in a semiconductor device
JP3746669B2 (ja) * 2000-10-17 2006-02-15 株式会社ルネサステクノロジ 半導体装置の製造方法
GB0119237D0 (en) * 2001-08-07 2001-10-03 Bioregional Minimills Uk Ltd Paper plant
US20060201641A1 (en) * 2001-08-07 2006-09-14 Bioregional Minimills (Uk) Limited Methods for producing pulp and treating black liquor
US6911350B2 (en) 2003-03-28 2005-06-28 Qc Solutions, Inc. Real-time in-line testing of semiconductor wafers
US7119569B2 (en) * 2004-03-05 2006-10-10 Qc Solutions, Inc. Real-time in-line testing of semiconductor wafers

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3418180A (en) * 1965-06-14 1968-12-24 Ncr Co p-n junction formation by thermal oxydation
US3865654A (en) * 1972-11-01 1975-02-11 Ibm Complementary field effect transistor having p doped silicon gates and process for making the same
US4013484A (en) * 1976-02-25 1977-03-22 Intel Corporation High density CMOS process
US4132573A (en) * 1977-02-08 1979-01-02 Murata Manufacturing Co., Ltd. Method of manufacturing a monolithic integrated circuit utilizing epitaxial deposition and simultaneous outdiffusion
US4282648A (en) * 1980-03-24 1981-08-11 Intel Corporation CMOS process
NL186662C (nl) * 1980-04-29 1992-03-16 Philips Nv Werkwijze ter vervaardiging van een halfgeleiderinrichting.
DE3132809A1 (de) * 1981-08-19 1983-03-10 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von integrierten mos-feldeffekttransistoren, insbesondere von komplementaeren mos-feldeffekttransistorenschaltungen mit einer aus metallsiliziden bestehenden zusaetzlichen leiterbahnebene
DE3133841A1 (de) * 1981-08-27 1983-03-17 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von hochintegrierten komplementaeren mos-feldeffekttransistorschaltungen
US4420344A (en) * 1981-10-15 1983-12-13 Texas Instruments Incorporated CMOS Source/drain implant process without compensation of polysilicon doping
US4406710A (en) * 1981-10-15 1983-09-27 Davies Roderick D Mask-saving technique for forming CMOS source/drain regions
DE3149185A1 (de) * 1981-12-11 1983-06-23 Siemens AG, 1000 Berlin und 8000 München Verfahren zur herstellung benachbarter mit dotierstoffionen implantierter wannen bei der herstellung von hochintegrierten komplementaeren mos-feldeffekttransistorschaltungen
US4442591A (en) * 1982-02-01 1984-04-17 Texas Instruments Incorporated High-voltage CMOS process
US4435895A (en) * 1982-04-05 1984-03-13 Bell Telephone Laboratories, Incorporated Process for forming complementary integrated circuit devices
JPS5955054A (ja) * 1982-09-24 1984-03-29 Hitachi Ltd 半導体装置の製造方法
DE3304588A1 (de) * 1983-02-10 1984-08-16 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von mos-transistoren mit flachen source/drain-gebieten, kurzen kanallaengen und einer selbstjustierten, aus einem metallsilizid bestehenden kontaktierungsebene

Also Published As

Publication number Publication date
EP0179810A1 (en) 1986-05-07
WO1985004984A1 (en) 1985-11-07
DE3563282D1 (en) 1988-07-14
EP0179810B1 (en) 1988-06-08
CA1228178A (en) 1987-10-13
US4554726A (en) 1985-11-26
JPS61501948A (ja) 1986-09-04

Similar Documents

Publication Publication Date Title
JPH0638479B2 (ja) Ｃｍｏｓ集積回路技法
US4752589A (en) Process for the production of bipolar transistors and complementary MOS transistors on a common silicon substrate
US5219784A (en) Spacer formation in a bicmos device
JP2663402B2 (ja) Ｃｍｏｓ集積回路デバイスの製造方法
JPH02284462A (ja) 単一集積回路チップ上に高電圧及び低電圧ｃｍｏｓトランジスタを形成するためのプロセス
US4816423A (en) Bicmos process for forming shallow npn emitters and mosfet source/drains
JPH05347383A (ja) 集積回路の製法
US5100811A (en) Integrated circuit containing bi-polar and complementary mos transistors on a common substrate and method for the manufacture thereof
JPH0348457A (ja) 半導体装置およびその製造方法
US5443994A (en) Method of fabricating a semiconductor device having a borosilicate glass spacer
JPS63219152A (ja) Ｍｏｓ集積回路の製造方法
US4877748A (en) Bipolar process for forming shallow NPN emitters
JPS61242064A (ja) 相補型半導体装置の製造方法
US5059546A (en) BICMOS process for forming shallow NPN emitters and mosfet source/drains
JP2617177B2 (ja) 集積回路のアイソレーシヨン構造およびその形成方法
US6228766B1 (en) Process for fabricating semiconductor device without separation between silicide layer and insulating layer
JPH1055976A (ja) 種々の埋められた領域を有する半導体装置の製造方法
KR100227873B1 (ko) 밀접하게 이격된 콘택트를 지니는 BiCMOS 장치 및 그 제조방법
JPH03262154A (ja) ＢｉＣＭＯＳ型半導体集積回路の製造方法
JP2000183175A (ja) 半導体装置の製造方法
JP2828264B2 (ja) 半導体装置の製造方法
KR920000832B1 (ko) BiCMOS트랜지스터의 제조방법
JP3400326B2 (ja) 半導体装置およびその製造方法
JP2892436B2 (ja) 半導体装置の製造方法
JPS63278347A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term