JPS61501948A - Ｃｍｏｓ集積回路技法 - Google Patents

Ｃｍｏｓ集積回路技法

Info

Publication number
JPS61501948A
JPS61501948A JP60501442A JP50144285A JPS61501948A JP S61501948 A JPS61501948 A JP S61501948A JP 60501442 A JP60501442 A JP 60501442A JP 50144285 A JP50144285 A JP 50144285A JP S61501948 A JPS61501948 A JP S61501948A
Authority
JP
Japan
Prior art keywords
ions
wafer
tab
mask
field oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60501442A
Other languages
English (en)
Other versions
JPH0638479B2 (ja
Inventor
ヒレニウス，スチーヴン　ジエームス
パリロ，ルイス　カール
Original Assignee
アメリカン テレフオン アンド テレグラフ カムパニ−
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アメリカン テレフオン アンド テレグラフ カムパニ− filed Critical アメリカン テレフオン アンド テレグラフ カムパニ−
Publication of JPS61501948A publication Critical patent/JPS61501948A/ja
Publication of JPH0638479B2 publication Critical patent/JPH0638479B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76221—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO with a plurality of successive local oxidation steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0928—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising both N- and P- wells in the substrate, e.g. twin-tub
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/053—Field effect transistors fets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/07—Guard rings and cmos
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/082—Ion implantation FETs/COMs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/117—Oxidation, selective

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 ＣＭＯ８集積回路技法 技術分野 本発明は集積回路に、細目的にはｐチャネルお工びｎチャネルＭＯＳトランジス タの両方を含む通常相補的ＭＯ８（ＣＭＯ３）集積回路として知られている集積 回路に関する。
ｑａ１５と１１ 集積回路技術は単一チップ中の回路素子の密度を向上させる方向に向っている。
これは個々の素子の大きさと個々の素子の間隔を減少させることを意味する。隣 接素子と隣接タブの間の絶縁を良くするために、典型例ではチップの受動領域の 上にある厚いフィールド酸化物の下に、比較的重くドープされた領域であるチャ ネル・ストップを提供することがしばしば望ましい。
過去にあっては、種々のｐお工びｎ型トランジスタとチャネル・ストップを提供 するためには、多数のマスク・ステップを必要とし、そのため余分な費用ががが シ、製品の歩留りも低くなった。
本発明は従来のプロセスに比べてマスク操作が少なくてすむ０Ｍ０３回路の製造 プロセスに関するものである。
発明の要旨 本発明のＣＭＯ３集積回路を形成するプロセスは、比較的高い抵抗率の表面層を 含むシリコン・ウェーハを用意し、ｐタブを形成する領域をマスクする第１のマ スクを前記ウェーへの表面上に提供し、ｎタブを形成する領域は露呈された状態 で残し、該露呈された領域に迅速に拡散するドナー・イオンとゆっくり拡散する ドナー・イオンをインブラントし、ｎタブが形成される領域をマスクするために 第１のマスクを相補的な第２のマスクで置き換え、露呈された領域をアクセプタ ・イオンでインブラントし、ウェーハの表面に隣接したｎタブお工びｐタブを形 成するためにウェーハを加熱してインブラントされたイオンをウェーハ中に工り 深く埋め込み、第２のマスクが伺存在する間に付加的なアクセプタ・イオンをｐ タブ中に浅くインブラントし、第２のマスクを取除き、ウェーハの表面上にパタ ーン化されたフィールド酸化物を形成し、トランジスタが形成される領域は露呈 された状態で残し、該露呈された領域中にトランジスタを形成子るステップエり 成る。
図面の簡単な説明 第１〜１１図は本発明の好ましき実施例に従うツイン隣接タブに相応するチップ の１部分の種々のステップにおける断面図でちる。
詳細な説明 第１図に示す工うに、半導体ウェーハは比較的重くドープされた基板部分１１と 比較的軽くドープされた薄いエピタキシャル成長表面層１２を含んでいる。層１ ２はウェーハの活性部分を構成し、該ウェーハ中にｎ型お工びｐ型タブが形成さ れる。
この層１２中にツイン・タブ（実際には基板上には多数のタブの対が形成される 〕を形成するために、まずこの表面の上に約３５０オングストロームの厚さの薄 い酸化物層１３（点刻で示す）が形成され、この酸化層は約１２００オングスト ロームの厚さの薄いシリコン窒化物層１４でおおわれる。次にこの窒化物層上に 周知の蝕刻技法に工り開口部１６を有する適当なフォトレジスト１５が沈積され 、それに工っで開口部はドナー・イオンがインブラントされてｎ型タブとなり、 マスクされた領域はｐ型タブとなる。これらのステップは周知である。
本発明の１つの特徴に従い、２つの異なるドナー・イオン、即ち砒素イオンお工 び燐イオンが任意の順番でｎ型タブを形成するためにインブラントされる。ある いはアンチモン・イオンを砒素イオンの代りに用いても工い。
一実施例にあっては、各イオンの投入量は２Ｘ１０”イオン／ｄであり、約１０ ０に電子ボルトの加速電圧でインブラントされる。２つのイオンの投入量は最初 は等しいが、シリコン中でゆっくりと拡散する砒素はその後のドライブ・イン加 熱サイクルの後でさえもウェーハ中で垂直方向にも横方向にもほんのわずかしか 移動せず、従って、重くドープされた表面層ｎタブを形成する。シリコン中で迅 速に拡散する燐はドライブ・イノ加熱の後、工り深く、工く軽くドープされたｎ タブを形成する。イノプラントされたイオンは層１２の露呈された部分に示すマ イナス記号で表わされている。その結果を第２図に示す。
ドナー・イオンをインプランテーションし、フォトレジストを取り去った後、ウ ェーハは再び酸化雰囲気中して置かれ、開口部１６に相応する露呈領域上に約４ ０００オングストロームの厚さの厚い酸化物層が熱的に成長する。
シリコン窒化物に二っておおわれた酸化物層１３の部分（例えば第２図のウェー ハの右側）はこの酸化ステップに工っても殆んど影響されず、酸化物層は露呈さ れた領域上にのみ成長する。この成長は酸化物を形成するのに下にあるシリコン を使用するので、開口部１Ｇの端に位置する酸化物層１３の厚さに差を生じさせ る。これらのステップはｎ型タブとｐ型タブの間のインタフェースに相応し、後 で行うレジストレーションの基準として有用なウェーハ表面のレンジ（突き出た 棚）を与える。その結果を第３図に示す。
次に表面上匠残ったシリコン窒化物は取り除かれ、ウェーハは第４図に示す工う に、シリコン酸化物に工ってのみおおわれることになる。酸化物層は、燐お工び 砒素イオンがインブラントされたウェーハの上に横たわる１３Ａと番号の付けら れた厚い部分と、インプランテーションに工り先てシールドされたウェーハの上 に横たわる１３Ｂと名付けられた薄い部分工り成る。この構体は現在、３０に電 招ボルトの加速電圧に１って、２Ｘ１０”イオン／ｄの硼素イオンのインプラン テーションに露呈されている。この３０に電子ボルトという電圧は硼素が比較的 薄い酸化物１３Ｂを通過し７、かつ比較的厚い酸化物１３Ａは殆んど通過しない 工つな値として選ばれている。そ、の結果、硼素イオンは以前に燐イオンにも砒 素イオンにもインブラントさハ、ていなかっ九層１２の表面部分に選択的にイン ブラントされる。これら硼素は図中でプラス記号で示されている。
前述のプロセスにおいては、層１３，１４お工び１５工り成る初期マスクが使用 されており、マスクとウェーハとの整列を含む典型的なプロセスが使用されてい る。
しかし、初期マスクの補元合成す、即ち初期マスクに工り夫々露呈またはマスク されていた領域をマスクまたは露呈させる層１３Ａ工り成る第２のマスクは別個 のマスク・ウェーハ整列ステップを使用することなく初期マスクから直接作り出 される。これは本発明の１つの利点である。
ウェーハは次に加熱され、インブラントされたイオンは第５図に示す工うにｎタ ブ１８お工びｎタブ１９としてシリコン中に要求きれる深さまで加えられる。典 型例では、このドライブ・インは９５チの窒素と５俤の酸素りり成る非酸化雰囲 気中において約２時間１１５０℃に加熱することにエリ実行される。このドライ ブ・インはプロセスの最高温度サイ−クルとなる。更なる加熱ステ゛ノブも存在 するが、その加熱は前記イオンの比較的小規模な移動を生じさせるにすぎない。
このドライブ・イン・ステップは硼素イオンを表面からウェーハ中に深く拡散さ せるので、フィールド酸化物の形成後に良好な絶縁を提供するために、ｐタブの 表面電導性が受動領域において十分高いならば、表面近傍における硼素密度を復 旧することが重要である。そのため、第１の硼素インブラントと同じマスクを使 用した第２の硼素インブラントが続いて行なわれる。この第２の硼素インブラン トでは７５に電子ボルトの加速電圧知おいて２Ｘ１０”イオン／−の投入が行な われる。これらイオンは高温サイクルにはさらされないので、これらイオンはｐ 型タブ１９の表面近くに留まる。更に、厚い酸化物領域１３Ｂは伺ｎタブ１８上 に留っているので、この第２の硼素インプランテーションはほとんどｎタブ中に は入り込まない。このようにして、処理サイクルのこの段階までに４回の別個の 選択的インプランテーションが単一のマスク・ウェーハ整列プロセスを使用して 実行されたことになる。
次にウェーハの表面上のすべての酸化物は除去される。
何故ならば、酸化物はインブラントされたイオンに１って汚染されやすく、後続 の処理過程においてこれらイオンがシリコン中に拡散する可能性を回避すること が望ましいからである。
その結果が第６図に示されている。以前に指摘した如く、ウェーハの表面にはｎ タブ１８とｎタブ１９の間のインタフェースにレッジ１７が結果として生じ、こ れらレンジは後続の処理において基準点として有用である。
次に各タブの受動領域お工び能動領域を規定する必要がある。このため、前述し た層１３お工び１４と同じ種類の薄いシリコン酸化物層とシリコン窒化物層の混 成層が再形成される（図示せず）。次に蝕刻技法を用いてフィールド酸化物２０ 　（Ｍ７］）が形成される領域中のシリコン窒化物が除去され、シリコン酸化物 が露呈された状態で留まる。次に、インブラントされたイオンをほとんど移動さ せることなく、典型例では約数千オングストロームの厚さの厚いフィールド酸化 物を形成する高圧酸化ステップが実行される。そのためにウェーハは２５気圧の 蒸気の雰囲気中で１０分間約９５００（この条件の下では先にインブラントされ たイオンはほとんど移動しない）に熱せられる。この２５気圧という高圧は比較 的低い温度お工び短い時間を補い、フィールド酸化物に必要な厚い酸化物層の形 成を可能とする。イオンをほとんど移動させないためには、１０００℃工すずつ と下の温度を使用することが通常望ましいが、高圧、温度サイクルお工び酸化剤 の他の組合せを使用することが可能である。
次に残った窒化物おＬび下に横たわる薄い酸化物層がエツチングにエリ除去され るが、フィールド酸化物２０（第７図〕のほとんどはそのままの状態で残される 。
厚い酸化物領域２０が基板上に横たわり、タブ１８と１９のインタフェースに形 成されたｐｎ接合は表面と交差する。幾つかのトランジスタが単一のタブ中に形 成される場合には、フィールド酸化物領域はこの幾つかのトランジスタの各々の 間のウェーハの受動領域上に形成される。
シリコン・ウェーハ中に成長してゆく酸化物は消費されているシリコン中に存在 する硼素イオンを酸化物中知掃き出す傾向を有しているのに対し、燐お工び砒素 イオンは発達する酸化物の前面のシリコン中に堆積して行く傾向があることが知 られている。このため、酸化物の下に横たわる、特にｐ型タブとｎ型タブの間の インタフェースに沿ったドナーおＬびアクセプタ・イオンのプロフィールの制御 が複雑となる。しかし、本発明に従い、２つのタブ中への二重のインプラシトに 工り各タブ中のプロフィールは好ましいものとなる。詳細に述べると、この不純 物分離の差（τ工って、ｐ型タブ１９中にあっては活性領域中のアクセプタ（硼 素）の表面密度はフィールド領域９工りも高くなり、１１タブ１８中にあっては ドナー（砒素）の表面密度は活性領域ウニすもフィールド領域中の方が高くなる 。これにエリ、ｐタブお工びｎタブのインタフェースにおける降伏電圧は比較的 高い電圧に保持され、かつフィールド酸化物の下のドーピングは適当な状態に保 持される。詳細に述べると、フィールド酸化物の下の受動領域に１つては、ｎタ ブ中の砒素密度は約６　Ｘ　１０１８／ｃｍ３であり、ｐタブ中の硼素密度は約 ５Ｘ　１０　”　／　ｃｍ”である。活性領域にあっては、ｎタブ中の砒素の密 度は約４　Ｘ　１０　′６／　ｃｍｓであり、ｐタブ中の硼素の密度は約５　Ｘ 　Ｉ　Ｑ１６／ｃｒｎ３である。
トランジスタは既にインブラットされた不純物をほとんど移動させない仕方で活 性領域内に形成される。既知のプロセスを使用することも可能であるが、ここで は新しいプロセス九ついて述べる。そのプロセスは共通の硼素がインプラシトさ れた多結晶層の異なる部分がｐ型お工びｎ型トランジスタのゲート電極として作 用することを許容し、かつｐ型お工びｎ型の閾値電圧を大きさが同じで符号が反 対な状態に保持する。
第８図如示ず工うＶＣＸｐタブ中に形成されるｎチャネル・トランジスタの閾値 を調整するためにマイナス符号で表わさメｔた砒素イオ、ノをｐタブの能動領域 中にインブラットする準備として、リソグラフィが最初に７オトレジスト２５で ６タブをマスクするのに使用される。砒素のインブラットは約１００に電子ボル トの加速電圧の下で１．２ｘ１ｒ）’ｚイオン／ｄの流量で実行され、その結果 表面近傍の砒素濃度は約Ｉ　Ｘ　１０　”　７ｃｍ”　となる。
次に能動領域上に薄いゲート酸化物を形成する準備としてウェーハからフォトレ ジストが除去され、能動領域の上部表面が洗浄される。その後、乾燥した酸素中 で３０分間９００℃に熱することば工り約２５０オンゲスドロヘムの厚さのゲー ト酸化物が形成される。この時点で、ウェーハは第９図に示す工つな形状を有し ている。
即ち、ウェーハの受動領域は厚いフィールド酸化物２゜で、能動領域は薄い酸化 物２６でおおわれている。
次に（以下のプロセスの幾つかは図示されていない）、ウェーハ全体の上に通常 の仕方で約３５００オングストロームの厚さのドープされていない多結晶シリコ ン層が沈積される。この層の表面は次に硼素イオンのインプランテーションの準 備として保護表面キャップ層を提供するために乾燥した酸素中で約１時間約９０ ０℃に加熱することに工す酸化されて約２２５オングストロームの厚さの酸化物 層が形成される。次に３０に電子ボルトで４Ｘ　１０１５イオン／ｄの流量で硼 素がインブラントされ、次いで硼素を活性化するために窒素中で３０分間９５０ ℃で焼きもどしされる。
次にエツチングに工り、保護表面酸化物層が除去され、次いで、通常の仕方でポ リシリコン上に約２５００オングストロームの厚さのタンタル・シリ、コン（Ｔ ａＳｉ、）　の層が沈積される。
次に、後続のプロセス期間中に下に横たわる層を保護するキップ層として作用す る約２０００オノグストロームのドープされていないシリカ・ガラスが低圧化学 蒸気プロセスに工って沈積される。
次に、ポリシリコン、タンタル・シリコンお工びシリカの３レベル層に工っでゲ ート電極が規定される。このゲート電極は能動領域の適当な位置に来る工うにさ れており、相互接続のために電導性素子が使用されており、ｐ型お工びｎ型タブ 中にソースお工びドレイン領域を形成する露呈された領域も残されている。この ゲート電極の形成は、周知の写真石板技法に工り実行される。アンダカットを回 避するため、反応的イオン・エツチングが使用されており、それによって異方性 エツチングが行なわれ、比較的垂直な側壁（そこで、エツチングが生じる）が得 られる。
次に、良好な粘着を保証するために、タンタル・シリコンと多結晶シリコンを焼 結するべく加熱される。アルゴン中で約３０分９００℃でウェーハを加熱するの が適当である。
その結果を第１０図π示す。図において、ウェーハは硼素のドープされたポリシ リコン２１、タンタル・シリコン２８お工びシリカ２９の３レベル層でおおわれ ておシ、異なるタブの能動領域中に形成されるソースお工びドレインに相応する 開口部が存在している。
モリブデンまたはタシグステンの如き他の物質を混成多結晶シリコンお工びタン タル・シリコンの代りに用いることも可能である。
ソースお工びドレイン領域はイオン・プランテーションに＝って形成することが 出来る。
このプロセス・ステージの結果は第１０図に示されている。図において、ウェー ハはポリシリコン２７、タンタル・シリコノ２８お工びシリカ２９のパターン化 された３層を支持しており、ｎチャネル・トランジスタのｐ型ソース／ドレイノ 領域３１．３２お工びｎチャネル・トランジスタのｎ型ソース／ドレイン領域３ ４．３５を含んでいる。各トランジスタのソース／ドレイン領域の間のチャネル はウェーハと３層の間のゲート酸化物質２６の１部分でおおわれている。
保護シリカ・ガラス（通常燐がドープされている）が次にウェーハの表面上に提 供され、高温（典型例では９５０℃）で単時間加熱することに工り流体化され平 坦となる。
次Ｋ、開口部がガラス層お工び表面酸化物層中に形成され、ソースお工びドレイ ン領域ならびにゲート電極に対する電極接続が形成されるウェーハが露呈される 。次にアルミニウム層が沈積され、このアルミニウム層に工り開口部が設けられ ているウェーハとが接触し、次いでこのアルミニウムはパターン化されて所望の 相互接続パターンを規定する。
第１１図には、処理のこの段階における結果を示しており、アルミニウム層３６ ．３７．３８お工び３９がソース／ドレイン領域３１．３２．３４お工び３５と 夫々接触していることが図から分る。ゲート電極に対する接続はこの図では見え ない。
国際調査報告 ＡＮＮＥＸ　Ｔｏ　τＲＥ　ＩＮτＥＲＮλＴｌ０ＮＡｆ、５ＥＡＲＣＥＩ　Ｒ ＥＰＯＲ丁ＯＮ

Claims (4)

    【特許請求の範囲】
  1. １．ＣＭＯＳ集積回路を形成するプロセスであり、比較的高い抵抗率の表面層（ １２）を含むシリコン・ウエーハ（１１）を準備し、 ｐタブが形成される領域をマスクし、ｎタブが形成される露呈された領域を残す ために、前記ウエーハの表面に第１のマスク（１３、１４、１５）を提供する工 程を含むプロセスにおいて、 前記露呈された領域に迅速に拡散するドナー・イオンとゆつくり拡散するドナー ・イオンをインプラントし、 ｎタブが形成される領域をマスクするために第１のマスクを相補的な第２のマス ク（１３Ａ、Ｂ）で置換え、 露呈された領域をアクセプタ・イオンでインプラントし、 インプラントされたイオンをウエーハ中により深く埋め込んで、ウエーハの表面 上に隣接したｎタブ（１８）およびｐタブ（１９）を形成するためにウエーハを 加熱し、 第２のマスク（１３Ａ、Ｂ）は尚存在する状態で付加的なアクセプタ・イオンを ｐタブ中に浅くインプラントし、 第２のマスクを除去し、 トランジスタが形成される領域は露呈されたままの状態で残したままウエーハ上 にパターン化されたフイールド酸化物（２０）を形成する工程を特徴とするＣＭ ＯＳ集積回路の形成プロセス。
  2. ２．第１項記載のプロセスにおいて、該プロセスは、フイールド酸化物（２０） が望まれる領域は露呈された状態で残したまま表面上に第３のマスクを形成し、 ウエーハ内でインプラントされたイオンの更に有意な拡散を行うことなく、ウエ ーハの露呈された領域上に比較的厚いフイールド酸化物を形成するために酸化剤 の高圧雰囲気中でウエーハを加熱し、それによつてｎタブ中のフイールド酸化物 の直下にゆつくり拡散するイオンを高密度で残し、ｐ型タブ中のフイールド酸化 物の直下にアクセプタ・イオンを高密度で残し、ｐタブのフイールド酸化物の無 い領域中にｎチヤネル・トランジスタを、ｎ型タブのフイールド酸化物の無い領 域中にｐチヤネル・トランジスタを形成する工程を特徴とするプロセス。
  3. ３．第２項記載のプロセスにおいて、砒素またはアンチモンがゆつくり拡散する ドナーであり、燐が迅速に拡散するドナーであり、硼素がアクセプタであり、砒 素またはアンチモンがｎタブ中のフイールド酸化物の下の優勢なドナーであり、 硼素がｐタブ中のフイールド酸化物の下の優勢なアクセプタであることを特徴と するプロセス。
  4. ４．第１項記載のプロセスにおいて、ｎチヤネルおよびｐチヤネル・トランジス タの形成は、ｎチヤネル・トランジスタの閾値を調整するためにドナー不純物で 選択的にｐタブをインプラントし、２つのタブの能動部分の上にゲート酸化物を 形成し、該ゲート酸化物上に硼素に豊んだ多結晶シリコンとタンタル・シリコン の２層を形成し、該２層をパターン化して能動領域中に位置するｐ型およびｎ型 トランジスタのゲート電極を形成し、ソースおよびドレイン領域が形成される領 域は露呈された状態に残し、ｎ型トランジスタのソースおよびドレイン領域が形 成されるところにはドナー・イオンをインプラントし、ｐ型トランジスタのソー スおよびドレイン領域が形成されるところにはアクセプタ・イオンをインプラン トし、卜ランジスタのソースおよびドレイン電極には電極を設けるステツプより 成ることを特徴とするプロセス。
JP50144285A 1984-04-17 1985-03-26 Ｃｍｏｓ集積回路技法 Expired - Lifetime JPH0638479B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US601353 1984-04-17
US06/601,353 US4554726A (en) 1984-04-17 1984-04-17 CMOS Integrated circuit technology utilizing dual implantation of slow and fast diffusing donor ions to form the n-well
PCT/US1985/000506 WO1985004984A1 (en) 1984-04-17 1985-03-26 Cmos integrated circuit technology

Publications (2)

Publication Number Publication Date
JPS61501948A true JPS61501948A (ja) 1986-09-04
JPH0638479B2 JPH0638479B2 (ja) 1994-05-18

Family

ID=24407184

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50144285A Expired - Lifetime JPH0638479B2 (ja) 1984-04-17 1985-03-26 Ｃｍｏｓ集積回路技法

Country Status (6)

Country Link
US (1) US4554726A (ja)
EP (1) EP0179810B1 (ja)
JP (1) JPH0638479B2 (ja)
CA (1) CA1228178A (ja)
DE (1) DE3563282D1 (ja)
WO (1) WO1985004984A1 (ja)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4697332A (en) * 1984-05-25 1987-10-06 Gould Inc. Method of making tri-well CMOS by self-aligned process
JPS618931A (ja) * 1984-06-25 1986-01-16 Hitachi Ltd 半導体装置の製造方法
EP0173953B1 (en) * 1984-08-28 1991-07-17 Kabushiki Kaisha Toshiba Method for manufacturing a semiconductor device having a gate electrode
KR940006668B1 (ko) * 1984-11-22 1994-07-25 가부시끼가이샤 히다찌세이사꾸쇼 반도체 집적회로 장치의 제조방법
US4677739A (en) * 1984-11-29 1987-07-07 Texas Instruments Incorporated High density CMOS integrated circuit manufacturing process
US4633290A (en) * 1984-12-28 1986-12-30 Gte Laboratories Incorporated Monolithic CMOS integrated circuit structure with isolation grooves
US4593459A (en) * 1984-12-28 1986-06-10 Gte Laboratories Incorporated Monolithic integrated circuit structure and method of fabrication
NL8501992A (nl) * 1985-07-11 1987-02-02 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting.
WO1987005443A1 (en) * 1986-03-04 1987-09-11 Motorola, Inc. High/low doping profile for twin well process
US4929565A (en) * 1986-03-04 1990-05-29 Motorola, Inc. High/low doping profile for twin well process
US4889825A (en) * 1986-03-04 1989-12-26 Motorola, Inc. High/low doping profile for twin well process
US4717683A (en) * 1986-09-23 1988-01-05 Motorola Inc. CMOS process
JPH01161752A (ja) * 1987-12-18 1989-06-26 Toshiba Corp 半導体装置製造方法
US4925806A (en) * 1988-03-17 1990-05-15 Northern Telecom Limited Method for making a doped well in a semiconductor substrate
US5073509A (en) * 1989-12-11 1991-12-17 Micron Technology, Inc. Blanket CMOS channel-stop implant
US5045898A (en) 1988-08-30 1991-09-03 At&T Bell Laboratories CMOS integrated circuit having improved isolation
EP0369336A3 (en) * 1988-11-14 1990-08-22 National Semiconductor Corporation Process for fabricating bipolar and cmos transistors on a common substrate
US4839301A (en) * 1988-12-19 1989-06-13 Micron Technology, Inc. Blanket CMOS channel stop implant employing a combination of n-channel and p-channel punch-through implants
GB8907897D0 (en) * 1989-04-07 1989-05-24 Inmos Ltd Forming wells in semiconductor devices
JPH0828424B2 (ja) * 1990-11-06 1996-03-21 三菱電機株式会社 半導体装置およびその製造方法
CA2032073A1 (en) * 1990-12-12 1992-06-13 Pierre Huet Twin-tub fabrication method
US5344787A (en) * 1993-09-24 1994-09-06 Vlsi Technology, Inc. Latid implants for increasing the effective width of transistor elements in a semiconductor device
US6271093B1 (en) * 1994-06-30 2001-08-07 Siemens Aktiengesellschaft Methods for reducing anomalous narrow channel effect in trench-bounded buried-channel p-MOSFETs
US5578843A (en) * 1994-10-06 1996-11-26 Kavlico Corporation Semiconductor sensor with a fusion bonded flexible structure
US5661408A (en) 1995-03-01 1997-08-26 Qc Solutions, Inc. Real-time in-line testing of semiconductor wafers
KR0146528B1 (ko) * 1995-04-11 1998-11-02 김주용 반도체 소자의 제조방법
US5726092A (en) * 1995-04-20 1998-03-10 Micron Technology, Inc. Semiconductor processing methods of forming field oxidation regions on a semiconductor substrate
US5674776A (en) * 1995-04-20 1997-10-07 Micron Technology, Inc. Semiconductor processing methods of forming field oxidation regions on a semiconductor substrate
US5966617A (en) * 1996-09-20 1999-10-12 Kavlico Corporation Multiple local oxidation for surface micromachining
US6174807B1 (en) * 1999-03-02 2001-01-16 Lucent Technologies, Inc. Method of controlling gate dopant penetration and diffusion in a semiconductor device
JP3746669B2 (ja) * 2000-10-17 2006-02-15 株式会社ルネサステクノロジ 半導体装置の製造方法
GB0119237D0 (en) * 2001-08-07 2001-10-03 Bioregional Minimills Uk Ltd Paper plant
US20060201641A1 (en) * 2001-08-07 2006-09-14 Bioregional Minimills (Uk) Limited Methods for producing pulp and treating black liquor
US6911350B2 (en) 2003-03-28 2005-06-28 Qc Solutions, Inc. Real-time in-line testing of semiconductor wafers
US7119569B2 (en) * 2004-03-05 2006-10-10 Qc Solutions, Inc. Real-time in-line testing of semiconductor wafers

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3418180A (en) * 1965-06-14 1968-12-24 Ncr Co p-n junction formation by thermal oxydation
US3865654A (en) * 1972-11-01 1975-02-11 Ibm Complementary field effect transistor having p doped silicon gates and process for making the same
US4013484A (en) * 1976-02-25 1977-03-22 Intel Corporation High density CMOS process
US4132573A (en) * 1977-02-08 1979-01-02 Murata Manufacturing Co., Ltd. Method of manufacturing a monolithic integrated circuit utilizing epitaxial deposition and simultaneous outdiffusion
US4282648A (en) * 1980-03-24 1981-08-11 Intel Corporation CMOS process
NL186662C (nl) * 1980-04-29 1992-03-16 Philips Nv Werkwijze ter vervaardiging van een halfgeleiderinrichting.
DE3132809A1 (de) * 1981-08-19 1983-03-10 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von integrierten mos-feldeffekttransistoren, insbesondere von komplementaeren mos-feldeffekttransistorenschaltungen mit einer aus metallsiliziden bestehenden zusaetzlichen leiterbahnebene
DE3133841A1 (de) * 1981-08-27 1983-03-17 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von hochintegrierten komplementaeren mos-feldeffekttransistorschaltungen
US4420344A (en) * 1981-10-15 1983-12-13 Texas Instruments Incorporated CMOS Source/drain implant process without compensation of polysilicon doping
US4406710A (en) * 1981-10-15 1983-09-27 Davies Roderick D Mask-saving technique for forming CMOS source/drain regions
DE3149185A1 (de) * 1981-12-11 1983-06-23 Siemens AG, 1000 Berlin und 8000 München Verfahren zur herstellung benachbarter mit dotierstoffionen implantierter wannen bei der herstellung von hochintegrierten komplementaeren mos-feldeffekttransistorschaltungen
US4442591A (en) * 1982-02-01 1984-04-17 Texas Instruments Incorporated High-voltage CMOS process
US4435895A (en) * 1982-04-05 1984-03-13 Bell Telephone Laboratories, Incorporated Process for forming complementary integrated circuit devices
JPS5955054A (ja) * 1982-09-24 1984-03-29 Hitachi Ltd 半導体装置の製造方法
DE3304588A1 (de) * 1983-02-10 1984-08-16 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von mos-transistoren mit flachen source/drain-gebieten, kurzen kanallaengen und einer selbstjustierten, aus einem metallsilizid bestehenden kontaktierungsebene

Also Published As

Publication number Publication date
EP0179810A1 (en) 1986-05-07
WO1985004984A1 (en) 1985-11-07
DE3563282D1 (en) 1988-07-14
EP0179810B1 (en) 1988-06-08
CA1228178A (en) 1987-10-13
JPH0638479B2 (ja) 1994-05-18
US4554726A (en) 1985-11-26

Similar Documents

Publication Publication Date Title
JPS61501948A (ja) Ｃｍｏｓ集積回路技法
JP2510751B2 (ja) 単一集積回路チップ上に高電圧及び低電圧ｃｍｏｓトランジスタを形成するためのプロセス
US5219784A (en) Spacer formation in a bicmos device
US5780330A (en) Selective diffusion process for forming both n-type and p-type gates with a single masking step
KR940009360B1 (ko) 반도체장치 및 그 제조방법
EP0250721A2 (de) Integrierte Bipolar- und komplementäre MOS-Transistoren auf einem gemeinsamen Substrat enthaltende Schaltung und Verfahren zu ihrer Herstellung
US5407840A (en) Method for simultaneously fabricating bipolar and complementary field effect transistors
JPH0193159A (ja) ＢｉＣＭＯＳ素子の製造方法
JPS61242064A (ja) 相補型半導体装置の製造方法
JPS63219152A (ja) Ｍｏｓ集積回路の製造方法
JPH0831543B2 (ja) ＢｉＣＭＯＳ半導体素子の製造方法
JPS6360549B2 (ja)
JPH0345548B2 (ja)
JP2000183175A (ja) 半導体装置の製造方法
JPS6244862B2 (ja)
JPS6097662A (ja) 半導体装置の製造方法
JPH03204968A (ja) 半導体装置の製造方法
JPS63153862A (ja) 半導体装置の製造方法
JPS59100521A (ja) 半導体装置の製造方法
JPH04188647A (ja) 半導体装置およびその製造方法
JPH02159035A (ja) 集積回路装置
JPH02189966A (ja) 半導体装置の製造方法
JPS61140130A (ja) 半導体装置の製造方法
JPH05144932A (ja) 半導体装置の製造方法
JPH01228160A (ja) 半導体集積回路の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term