JPS5811511B2 - イオンエツチング方法 - Google Patents

Description

【発明の詳細な説明】 この発明は、固体表面をイオンで衝撃することによりそ
の表面の所要部をエツチングするイオンエツチング方法
に関し、特に半導体表面のイオンエツチング方法に関す
るものである。

イオンエツチングは、化学的にエツチングしにくい貴金
属、サーメットなどを含めてあらゆる物質のエツチング
が容易にでき、サイドエツチングが少なく、エツチング
液のしみ込みによるレジスト膜の剥離がな（、しかも試
料汚染の危険性が少ないため、化学的エツチングに代え
て用いられることがある。

従来のイオンエツチング方法は、第１図に示すように、
固体１１の表面上にイオンエッチレジスト２を形成して
、エツチングイオンの平行ビーム３を固体１１０表面に
垂直に投射するものである。

固体１１０表面に対してエツチングイオンを斜めに投射
するイオンエツチング方法もあるが、これはエツチング
速度を速くするためであり、第２図に示すように固体１
１をその垂直軸２を中心として回転させて均質なエツチ
ングをおこなっている。

従来のイオンエツチング方法＋１上に説明したように、
イオンエッチレジスト部分のみを残して他はすべてエツ
チングするものである。

したがって、エツチングされない部分のパターンはイオ
ンエッチレジストの位置で限定される。

この発明は、エツチングパターンに自由度のあるイオン
エツチング方法を提供することを目的とするものである
。

ある種の固体たとえば半導体装置においては、エツチン
グの前又は後にイオンの選択的注入をすることがあり、
その選択的注入においてはマスクが必要とされ、そのマ
スク形成が必要である。

しかしながら、イオンエツチングにおいて用いるイオン
エッチレジストがそのマスクに供用できると、前記した
イオンの選択的注入のためのマスク形成作業が省略され
、作業能率を高める。

したがってこの発明は、イオンの選択的注入のためのマ
スク形成作業を省略しうるイオンエツチング方法を提供
することをもその目的とするものである。

固体表面、たとえば半導体表面のエツチングにおいては
、その表面上に任意の厚みおよび形状のイオンエッチレ
ジストを形成することができる。

イオンエッチレジストとしては、光、電子ビーム、Ｘ線
などの放射線で露光した感光性樹脂、放射線で露光した
コンタミネーション膜、放射線照射によって架橋したＳ
ｉ、金属あるいはその他の、イオンエツチング速度がエ
ツチング部のエツチング速度よりも遅いものとするのが
好ましい。

次にこの発明の一実施例を図面を参照して説明する。

第３図に示すように、固体１１０表面上に厚みｔなる基
板とは異なる材料のイオンエッチレジスト２を形成する
。

このイオンエッチレジスト２は、たとえば感光性剤（た
とえばコダックホトレジス）ＫＰＲ）を塗布し、次にガ
ラスマスクを用いてイオンエッチレジストパターンを露
光形成して現像処理などを経て作る。

この露光を電子ビーム、Ｘ線などですることにより微細
なパターンが得られる。

なお、厚い酸化膜、金属膜、有機性膜でイオンエッチレ
ジストを形成してもよい。

次に、一方向よりエツチングイオンの平行ビーム３を固
体１１の表面に対してθの角度で投射する。

このようにすると、Ｌ＝ｔ／ｌａｎθなる距離の間がエ
ツチングイオンの平行ビーム３の影になり、図に示す点
線領域４がエツチング領域となる３したがって、イオン
エッチレジスト２の下の領域および距離りの領域がエツ
チングの無い領域（以下非エツチング領域という）とな
り、この非エツチング領域の形状および拡がりは、イオ
ンエッチレジスト２の形状のみならず、エツチングイオ
ンの平行ビーム３の投射方向および投射角度θにより定
まる。

したがって、非エツチング領域形成において自由度が高
い。

また、第４図に示すように、互いに分離してＬなる距離
において相対向する厚みｔのイオンエッチレジスト２１
および２２を形成した場合は、まず右手方向からエツチ
ングイオンの平行ビーム３１をθ−ｔａｎ−１ｔ／Ｌよ
りも小なる角度で固体１１の表面上に投射する。

そして次に、左手方向からエツチングイオンの平行ビー
ム３２を固体１、の表面上にθよりも小なる角度で投射
する。

このようにすることにより、２つのイオンエッチレジス
ト２１および２２ではさまれる長さしの領域ならびにイ
オンエツチレジス）２１，２２の下の領域を除（部分４
がエツチング領域になる。

このように、非エツチング領域の形状をイオンエツチレ
ジス・の形状、配置のみならず、エツチングイオンの平
行ビームの投射方向および投射角度で定め得る結果、イ
オンエッチレジストをエツチング前後の他の処理工程に
おいてマスクとして用いることができる。

たとえば、イオンインプラ技術により半導体基板表面に
部分的にある導電形の不純物イオンを注入するときには
、イオンエッチレジストをマスクとして不純物イオンの
垂直投射又は特定方向からの斜角投射により所定領域に
不純物イオンの注入をおこなうことができる。

また、表面全体に金属を蒸着して後にイオンエッチレジ
ストを除去することにより、金属蒸着のない領域、すな
わち開口部を得ることができる。

イオンエッチレジストのこのような利用において、その
配置の自由度が高い。

なぜならば、エツチング領域のパターンがエツチングイ
オンの平行ビームの投射方向および投射角度によって適
当に定めることができるからである。

したがって、この発明によればエツチングパターン選択
の自由度が大きく、かつ他の処理工程を簡略化すること
にもなる。

次に、この発明のイオンエツチング方法をＭＯＳトラン
ジスタの製造に使用した実施例を示す。

実施例 １ この実施例は、自己整合形短チャンネルＭＯ８（Ｄｉｆ
ｆｕｓｅｄ ５ｅｌｆ Ａｌｉｇｎｅｄ ＭＯＳ；Ｄ＝
ＭＯ８）の製造に関するものである。

まず第５図に示すようにＰ形Ｓｉ単結晶基板１２上に、
各単位素子となるべき部分の電気的分離のちにゲート、
ソース、ドレイン領域以外のところに厚い８１０２層５
を形成し、ゲート絶縁膜となる８１０２層６を形成する
。

さらにゲートとなる金属又は多結晶Ｓｉ層７を蒸着又は
気相成長法により全面に形成する。

次いで、Ｐ形Ｓｉ単結晶基板１°上に電子ビームに感光
性を示す感光剤ＰＭＭＡ、あるいは光に感光性を示すホ
トレジストを塗布して電子ビーム、光またはＸ線で露光
して現像し厚みがｔで距離りだけ離れたイオンエッチレ
ジスト２１，２２を形成する。

次に、第６図に示すように、θ＝ｊａｎ−’ｔ／Ｌより
も小さい角度でエツチングイオンの平行ビーム３を右手
より投射してイオンエッチレジスト２２の右手側にある
５ｉ０３層６および多結晶Ｓｉ層Ｉを除去する。

つづいて第７図に示すように、Ｐ形不純物たとえばボロ
ン（硼素）の平行イオンビーム８を同じ（右手側からθ
より小さい角度でイオン打込みをして、Ｐ形イオン注入
層９を形成する。

このとき、イオンエッチレジスト２２と２１の間の領域
にはイオンが注入されない。

次にＰ形Ｓｉ単結晶基板１１の垂直方向からＮ形不純物
たとえばリンのイオンビーム１０を打込んでドレイン領
域１１１およびソース領域１１２を形成する。

次にエツチング液を用いて、ドレイン領域１１゜の表面
にある５ｉ０２膜を除去して、垂直方向よりアルミニウ
ムなどの金属１２１，１２２を蒸着し、リフトオフ技術
を用いてイオンエッチレジスト２、および２２を除去す
るとともに配線のパターンを得る。

この状態を第８図に示す。次に、ゲートの金属とソース
、ドレインの配線金属の電気的接触を防ぐために、金属
表面、特に接触部を化学化成の方法で酸化させて分離を
はかる。

以上、基本的な製造方法を説明したが、一般的な集積回
路として用いいには、表面に上積み酸化膜を形成して多
層配線の分離、内部保護をはかる。

この実施例においては、この発明のイオンエツチング法
を用いることにより、Ｐ形イオン注入層９を形成するた
めのエツチングならびに自己整合のゲートを構成する多
結晶シリコン層７（第８図）の形成が同時にでき、また
、Ｐ形イオン打込みのマスクにイオンエッチレジストが
そのまま共用できる。

実施例 ２ この実施例は、自己整合形ＭＯＳトランシタの製造に関
するものである。

第９図に示すように、Ｐ形Ｓｉ単結晶基板１２上に、各
単位素子となるべき部分の電気的分離のために厚いＳｉ
Ｏ２層５を形成し、ゲート絶縁膜となるＳｉ０２層６を
形成する。

さらにゲートとなる金属又は多結晶Ｓｉ層７を蒸着又は
気相成長法により全面に形成する。

次いで、Ｐ形Ｓｉ単結晶基板１１上に厚みがｔで距離し
たけ離れたイオンエッチレジスト２１，２２ならびに２
３を形成する。

次に、第１０図に示すように、θ− ｊａｎ−１ｔ／Ｌよりも小さい角度で右手方向から、ま
た左手方向からリン、砒素あるいはアンチモンなどのＮ
形不純物の平行イオンビーム１０１および１０２を投射
して、Ｎ形不純物イオンを注入したドレイン領域１１１
およびソース領域１１２を形成する。

つづいて、同様な方向および角度でエツチングイオンの
平行ビームを投射して、ドレイン領域１１１およびソー
ス領域１１２の表面にある多結晶Ｓｉ層７および８１０
２層６を除去する。

次に、第１１図に示すように、垂直方向からアルミニウ
ム、モリブデン、白金、金、クロムなど、あるいは以後
に熱処理プロセスがある場合にはモリブデン、タングス
テンなどの金属１２１〜１２３を蒸着Ｘる。

つづいて、リフ・技術を用いてイオンエッチレジスト２
１〜２３を溶剤で溶かし、ソース、ドレイン、ゲート領
域以外の不必要な部分の蒸着金属を除去する。

からに、第１２図に示すように、電極として残留した金
属１２１〜１２３をマスクとして露出した多結晶Ｓｉ層
７を除去して後、Ｎ形不純物のイオンビーム１０を垂直
方向よりイオン打込みしてＮ形イオン注入層１３１およ
び１３２を形成する。

これによりドレイン層およびソース層が完成する。

以上の工程によりＭＯＳ）ランジスタの基本構造が完成
する。

この実施例においては、この発明のイオンエツチング法
を用いることにより、イオンエッチレジストをソース、
ゲートおよびドレイン電極の自己整合用マスクとして形
成して、エツチングマスクとしてのみならず、電極マス
クとして利用するので、ＭＯＳ）ランジスタ製造におい
てマスク作業の低減となり、かつソース、ゲートおよび
ドレインの整合精度を高めることになる。

イオンエッチレジスト２１，２２間が空いているにもか
かわらず、この発明により、その間のエツチングがなさ
れないため前述の通りＭＯＳトランジスタの製造におい
で特に大きな効果を生ずる。

なお、この発明は、ＭＯＳ）ランジスタの製造のみなら
ず、他の半導体装置あるいは固体装置、素子の製造に広
く利用することができる。

以上詳細に説明したようにこの発明によれば、エツチン
グパターンはイオンエッチレジストのパターンのみなら
ず、エツチングイオン平行ビームの投射方向および角度
で決定することができ、イオンエツチングを用いるイオ
ンエッチレジストのパターンを他の処理工程のためのマ
スクあるいはパターンに利用することができる。

したがって固体装置又は素子の製造においてマスクある
いはパターンの低減および構成要素間の高精度整合が達
成される。

【図面の簡単な説明】

第１図および第２図は従来のイオンエツチング方法を示
す側面図、第３図および第４図はこの発明のイオンエツ
チング方法を示す側面図、第５図〜第８図はこの発明の
一実施例を説明するための図面であり、それら各図は製
造各工程におけるＭＯＳ）ランジスタの断面図、第９図
〜第１２図はこの発明の他の実施例を説明するための図
面であり、それら各図は製造各工程におけるＭＯＳトラ
ンジスタの断面図である。 図中、１１は固体、１２はＰ形Ｓｉ単結晶基板、２．２
１〜２３はイオンエッチレジスト、３，３１゜３２はエ
ツチングイオン平行ビーム、４はエツチング領域、５，
６は５ｉ０２層、７は多結晶Ｓｉ層、８はＰ形不純物の
平行イオンビーム、９はＰ形イオン注入層、１０，１０
１，１０２はＮ形不純物のイオンビーム、１１１はドレ
イン領域、１１２はソース領域、１２１〜１２３は金属
、１３１，１３２はＮ形イオン注入層である。 なお、図中の同一符号は同−又は相当部分を示す。

Claims (1)

1. 【特許請求の範囲】 １ 被加工基板の上面の少なくとも一部に被加工基板と
   異なる材料の層を形成し、光・電子ビーム・Ｘ線などの
   放射線照射を用いる平面図形作成技術により前記層を部
   分的に除去して残留層を形成し、前記被加工基板の上面
   に対して９０°未満の入射角度でイオンビームを投射し
   、前記残留層の形状および入射角度の相互関係により前
   記残留層下の領域以外の領域に非エツチング領域を形成
   することを特徴とするイオンエツチング方法。 ２ 残留層をＬなる幅の開口を有する厚みｔのものとし
   、θ＝ｊａｎ’１ｔ／Ｌなる角度θ以下の入射角度で少
   なくとも相対向する２方向よりそれぞれ平行なイオンビ
   ームを投射して残留層下および残留層開口部の被加工基
   板の上面を非エツチング領域とし、それ以外の被加工基
   板の上面をエツチング領域とする特許請求の範囲第１項
   記載のエツチング方法。