JPS597222B2 - 半導体装置の製造方法 - Google Patents

Description

【発明の詳細な説明】 この発明は半導体装置の製造方法に関し、とくに半導体
装置における多結晶シリコンの加工方法に関するもので
ある。

半導体装置において多結晶シリコン膜を加工して電極や
配線を形成するには、従来半導体装置表面に多結晶シリ
コン膜を形成し、写真蝕刻法により選択エッチする方法
および多結晶シリコン膜の表面に二酸化ケイ素膜を形成
し、二酸化ケイ素膜を写真蝕刻法による選択エッチ後二
酸化ケイ素膜をマスクにして多結晶シリコン膜をエッチ
ングする方法がとられている。

写真蝕刻法により・直接多結晶シリコン膜をエッチング
する方法は、ケミカル・エッチングによる場合でもプラ
ズマ等のドライ・エッチングを用いる場合でもエッチン
グ面のテーパーがさけられず、またこのテーパーの制御
が困難であるため、超ＬＳＩ等に用いる多結晶シリコン
膜配線、すなわち配線巾が４μｍ以下サブミクロンまで
の配線を得ることは不可能である。また多結晶シリコン
膜の表面に二酸化ケイ素膜を形成し、二酸化ケイ素膜を
写真蝕刻法により選択エッチングし、しかる後、残存す
る二酸化ケイ素をエッチング・マスクとして多結晶シリ
コンをケミカル・エッチングする方法は、多結晶シリコ
ンを直接エッチングした場合の様なテーパーエッチの問
題はないが、多結晶シリコンの表面に二酸化ケイ素を形
成する際の加熱工程において多結晶シリコンの再結晶化
が進行し、クレーンが成長するため、これにケミカル・
エッチングを行なうと、クレーン境界のエッチング速度
が速いため、エッチング面にはげしい凹凸ができる。こ
の凹凸は通常０．５μｍから１μｍ程度あり、所謂超Ｌ
ＳＩなどに適用することは困難である。すなわちこの従
来の方法での多結晶シリコン配線の実用上の最小巾は４
μｍ程度となる。本発明は多結晶シリコンを電極や配線
の形状に加工する際に上記の様なエッチング面の凹凸の
程度を減少させるとともに、テーパー ・エッチ等によ
るエッチングの制御の困難さを避ける方法を提供するも
のであり、また、超ＬＳＩにも適用できるような微小巾
の多結晶シリコンを形成しうる方法を提供するものであ
る。

本発明は、半導体基板の一主面上に直接又は絶縁膜を介
して多結晶シリコン膜を形成し、この多結晶シリコン膜
の表面に不純物の導入に際してマスクとなりうる材質並
びに膜厚を有する物質からなる膜を選択的に形成し、こ
の膜をマスクにして多結晶シリコンの露出部に不純物を
導入し、この不純物導入部分の多結晶シリコン膜を除去
することを特徴とする。

所定形状の多結晶シリコン膜を形成する際に、本発明に
よつて、所定形状の部分を非Ｎ一型のままにしておき、
除去する部分のみをＮ一型化して、非Ｎ一型多結晶シリ
コンとＮ一型多結晶シリコンのエツチングでのエツチン
グ速度の差を利用するものである。

また拡散条件で決定されるＮ一型多結晶シリコンと非Ｎ
一型多結晶シリコンの境界の形状を利用することにより
、すなわち拡散条件を選ぶことにより多結晶シリコン配
線の形状、及び巾を制御しうる。ケミカル・エツチング
液が例えば、弗酸一硝酸一醋酸の系からなる場合、非Ｎ
一型多結晶シリコンに対しＮ一型多結晶シリコンのエツ
チング速度は５倍以上となる。この速度比は弗酸の混合
比に対し敏感である。また、Ｎ一型の濃度に対する上記
液のエツチング速度は例えば、Ｎ一型の濃度が一桁異な
つてもあまり差がない。このことから、非Ｎ一型多結晶
シリコンをＮ一型にした場合、グレイン内とグレイン境
界及びその近傍でのＮ一型不純物濃度の差があるが、上
記弗酸一硝酸一醋酸系のエツチング液を用いるかぎり、
グレイン内とグレイン境界近傍でのエツチング速度の差
がほとんどないためエツチング面は非常に滑らかとなる
。弗酸一硝酸一醋酸系のエツチング液でＮ一型多結晶シ
リコン膜をエツチングすることにより、滑らかなエツチ
ング面が得られること、並びにＮ一型多結晶シリコン膜
が、非Ｎ一型多結晶シリコン膜より非常に速くエツチン
グされることから、多結晶シリコン膜の巾の精度が従来
の様に０．５〜１μｍではなく０．０５〜０．１μｍ程
度となる。

また拡散条件、例えば気相拡散法、イオン注入法等の拡
散方法、拡散温度、イオン注入エネルギー、注入量、拡
散時間、熱おしこみ時間などを適当に選択することによ
り、配線巾を５００人のオーダーで制御することが可能
となつた。さらに上記の条件を選択することにより多結
晶シリコンのエツチングされた側面を急しゆんにしたり
、テーパーを持たせたり、側面と上面の角をなだらかに
することが自由自在に出来る様になつた。

単に急しゆんにするにはイオン注入により拡散を行ない
、マスク物質を残留させたま＼Ｎ一型多結晶シリコンを
エツチングすればよい。またテーパーを持たせるにはプ
ラズマ・エツチングを行なうかもしくは気相拡散法を用
い、Ｎ一型多結晶シリコンをケミカル・エツチングすれ
ばよい。また側面と上面の角をなだらかにするには、単
にマスク物質を除去してからケミカル・エツチングを行
なうか、もしくは、マスク物質の下の多結晶シリコンの
表面近傍をＮ一型化しておき、マスク物質を除去してか
らＮ一型多結晶シリコンをエツチングすればよい。以下
に図面を参照して実施例を示す。

半導体基板１としてはシリコン基板、絶縁膜２としては
二酸化ケイ素膜、Ｎ一型不純物としてはリンを用いた実
施例を述べるが、これらに限定されるものではない。第
１図を参照すると、第１図Ａのようなシリコン半導体基
板１上の厚さの異なる絶縁膜２上に同図Ｂに示すように
多結晶シリコン膜３を一様に付着させ、その表面に同図
Ｃに示すようにマスク４を選択的に形成する。

次に同図Ｄに示すようにリンを熱拡散によつて多結晶シ
リコン３の露出部に拡散させ、このＮ型部分３／をエツ
チング除去して、同図Ｅに示すように所定形状の多結晶
シリコン膜１３を得る。絶縁膜２の厚い部分上の多結晶
シリコン１３は配線に、薄い部分上のもの１３はたとえ
ば絶縁ゲート電極に用いることができる。次に第２図を
参照すると、多結晶シリコン３はモノシランの熱分解に
よる気相成長により、シリコン基板１および二酸化ケイ
素膜２からなる半導体装置表面に０．５μｍの厚さに形
成し、多結晶シリコンの表面上にＮ一型不純物拡散のマ
スク物質としてフオトレジスト４を選択的に付着する（
第２図Ａ）。次にＮ一型化のための拡散法としてリンの
イオン注入を用いてＮ一型部分３′を形成する。この際
フオト・レジストの膜厚とイオン注入の打込みエネルギ
ーの関係により、第２図ＢおよびＢ′の二種類のものが
得られる。同図Ｂはイオン注入の際フオト・レジスト４
が充分マスクの役割をはたす場合であり、同図Ｂ′は意
識的に不充分となる膜厚を選んだ場合である。まず急し
ゆんな多結晶シリコン配線断面を得る方法を示す。

これは、フオト・レジストのパターン・精度により配線
巾が制御される。同図Ｂで得たものを弗酸：硝酸：醋酸
−１：１０：１０の組成の多結晶シリコンエツチング液
でエツチングし同図Ｃを得る。このとき、Ｎ一型多結晶
シリコン３／は２〜３秒でエツチングされるが、多結晶
シリコンのエツチング時間は、３５〜４０秒程度必要と
なり、このエツチング時間の大差が多結晶シリコン配線
の巾を決定するのに重要な役割をはたす。残存する多結
晶シリコン１３上に存在するフオト・レジスト４を除去
することにより、同図Ｄに示すように多結晶シリコン配
線１３が形成される。次に配線の側面と上面の角がなめ
らかになる方法を二つ示す。まず第２図Ｂから出発する
方法として、フオト・レジスト４を初めに除去し（同図
Ｅ）、しかる後前記の弗酸：硝酸：醋酸二１：１０：１
０のエツチング液でオーバー・エツチぎみにエツチング
し、角がまるまつた配線断面の配線１３を得る（同図Ｆ
）。

オーバー・エツチングの時間としては５秒程度が望まし
い。他の一つの方法として、第２図ｗから出発する方法
を説明する。この図に示すようにフオト・レジスト４で
覆われていない部分は表面から、二酸化ケイ素膜２に達
するまでＮ一型多結晶シリコン３′が形成されているが
、フオト・レジスト４で覆われた部分は表面近隙のみＮ
一型多結晶シリコン３′が形成され、その下の大部分は
多結晶シリコン１３のま＼である。まずフオト４レジス
ト４を除去する（同図Ｃ′）。この際、Ｎ型不純物を多
少おしこむ熱処理例えば１０００′Ｃ程度の熱雰囲気中
に短時間放置することもよい。次に弗酸：硝酸：醋酸＋
１：１０：１０のエツチング液でオーバー・エツチング
ぎみにエツチングすることにより配線１３を得る（同図
Ｆ′）。次に第３図を参照して、第２図Ｂ′−Ｃ−ｙの
構造を別の方法で形成する例を示す。まず、二酸化ケイ
素膜２の表面上に形成された多結晶シリコン膜３の表面
からリンの拡散を行ない多結晶シリコン表面から浅く、
Ｎ一型多結晶シリコン３′を形成し、（第３図Ａ）、次
にこの半導体装置２０の表面に選択的にフオト・レジス
ト４を形成（同図Ｂ）、リンのイオン注入によりＮ一型
部分３′を得（同図Ｃ）、フオトレジスト４を除去する
（同図Ｄ）。次いで弗酸：硝酸：醋酸＝１：１０：１０
のエツチング液でエツチングし多結晶シリコン配線１３
を得る（第３図Ｅ）。次に第４図を参照して多結晶シリ
コン配線の側面がテーパーを有するように形成する方法
を示す。

この場合、拡散法としては気相拡散法を用い、それ故、
マスク物質４としては耐熱性を有することが必要となる
。例として４が窒化ケイ素膜の場合を示すが、二酸化ケ
イ素などでももちろんよい。また窒化ケイ素と二酸化ケ
イ素の二層からなる場合でもよい。まず第４図Ａに示す
ように、シリワン半導体基板１上の二酸化ケイ素膜２の
表面に多結晶シリコン膜３を形成し、その表面に選択的
に窒化ケイ素膜４を形成し、これにリンの気相拡散を行
ない多結晶シリコンの露出面下および、窒化シリコン膜
の端部下にＮ一型多結晶シリコン３′を形成する。

（第４図Ｂ）。図示のように非ドープ・シリコン部１３
と３′の境界がテーパーをもつ。また、多結晶シリコン
露出面並びに窒化ケイ素膜表面にリン・ガラス層５が形
成される。このリン・ガラス層５を取去り（同図Ｃ）、
Ｎ一型多結晶シリコン３′をエツチングしてから窒化ケ
イ素膜４をとりさるかもしくは、窒化ケイ素膜４を除去
してからＮ一型多結晶シリコン３′をエツチングするこ
とにより多結晶シリコン１３側面が傾斜を有する構造が
得られる（同図Ｄ）。第２図を参照して多結晶シリコン
配線のより微小な巾の制御方法を示す。

第２図Ａにおいてマスク４としてフオト・レジストの代
りに窒化ケイ素もしくは二酸化ケイ素を，用い、同図Ｂ
又は仔においてイオン注入法によりゝＮ一型多結晶シリ
コン膜３／を選択的に形成し、さらに高温の窒素ガス雰
囲気中で熱処理を行なうことにより、Ｎ一型多結晶シリ
コン３′の領域が増加し、多結晶シリコン１３の巾が熱
処理と伴に減少する。例えば１０００′Ｃで７分間行な
うと１０００人変動する。以下の形成工程は第２図Ｃ−
Ｄ，．Ｅ−Ｆ１またはＣ′−Ｆ′とほマ同じであるので
省略する。

【図面の簡単な説明】

第１図Ａ−Ｅは本発明の一実施例の各工程における断面
図、第２図Ａ−Ｄ，Ｅ，Ｆ，Ｗ，Ｃ′，ｙは本発明の他
の実施例を説明する断面図、第３図Ａ−Ｅおよび第４図
Ａ−Ｄはそれぞれ本発明の他の実施例の各工程断面図で
ある。 １・・・・・・半導体基板、２・・・・・・絶縁膜、３
・・・・・・多結晶シリコン膜、３ｔ・・・・・Ｎ一型
多結晶シリコン膜、４・・・・・・３を選択的に３′と
するときのマスク物質からなる膜。

Claims (1)

1. 【特許請求の範囲】 １ 半導体装置表面に多結晶シリコン膜を形成し、該多
   結晶シリコン膜表面に不純物の導入に対してマスクとな
   りうる材質および膜厚を有する膜を選択的に形成し、該
   多結晶シリコン膜の露出部分に前記不純物を導入し、前
   記不純物を導入した多結晶シリコン膜を除去することに
   よつて所定形状の多結晶シリコン膜を形成することを特
   徴とする半導体装置の製造方法。 ２ 前記不純物の多結晶シリコン膜への導入の際に多結
   晶シリコン膜のマスク部の表面にも不純物を導入するこ
   とを特徴とする特許請求の範囲第１項記載の製造方法。 ３ 前記不純物を導入した多結晶シリコン膜の除去を前
   記マスク膜の除去前に行なうことを特徴とする特許請求
   の範囲第１項記載の製造方法。 ４ 前記不純物を導入した多結晶シリコン膜の除去を前
   記マスク膜の除去後に行なうことを特徴とする特許請求
   の範囲第１項または第２項記載の製造方法。