JPS61271839A - パタ−ン形成方法 - Google Patents
パタ−ン形成方法Info
- Publication number
- JPS61271839A JPS61271839A JP11316085A JP11316085A JPS61271839A JP S61271839 A JPS61271839 A JP S61271839A JP 11316085 A JP11316085 A JP 11316085A JP 11316085 A JP11316085 A JP 11316085A JP S61271839 A JPS61271839 A JP S61271839A
- Authority
- JP
- Japan
- Prior art keywords
- material layer
- silicon dioxide
- film
- silicon nitride
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R21/00—Arrangements for measuring electric power or power factor
- G01R21/133—Arrangements for measuring electric power or power factor by using digital technique
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measurement Of Current Or Voltage (AREA)
- Bipolar Transistors (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明はパターン形成方法、特に、高精度の所望パタ
ーンを得るため半導体装置の製造過程で使用されるパタ
ーン形成方法に関する。
ーンを得るため半導体装置の製造過程で使用されるパタ
ーン形成方法に関する。
（従来の技術）
第２図は、半導体装置の製造過程で使用されている従来
のパターン形成方法を示す工程図であり、まず、同図に
基き、従来のパターン形成方法を説明する。
のパターン形成方法を示す工程図であり、まず、同図に
基き、従来のパターン形成方法を説明する。
シリコン単結晶の半導体基板１は熱酸化され、その表面
に二酸化シリコン膜２が形成される（第２図（ａ））。
に二酸化シリコン膜２が形成される（第２図（ａ））。
この二酸化シリコン膜２上に例えばポジ型のホトレジス
ト３が塗布された後（第２図ｆｂｌ） 、所望パターン
のマスク４がホトレジスト３上に重ね合わされ、該マス
ク４上方から紫外線が照射される（第２図（Ｃ））。
ト３が塗布された後（第２図ｆｂｌ） 、所望パターン
のマスク４がホトレジスト３上に重ね合わされ、該マス
ク４上方から紫外線が照射される（第２図（Ｃ））。
その結果、ホトレジスト３にはマスク４のパターンが焼
き付けられ（第２図＋ｄ＋）、ベーキング工程を経て現
像液に晒されると、露光部分５が現像液に溶解し、ホト
レジスト３はパターン形成される（第２図（ｅ））。次
いで、ホトレジスト３をマスクにして二酸化シリコン膜
２がエツチングされ（第２図げ））、半導体基板１の表
面が露出される。最後に、ホトレジスト３が除去され、
所望パターンで表面が露出した半導体基板１が得られる
。
き付けられ（第２図＋ｄ＋）、ベーキング工程を経て現
像液に晒されると、露光部分５が現像液に溶解し、ホト
レジスト３はパターン形成される（第２図（ｅ））。次
いで、ホトレジスト３をマスクにして二酸化シリコン膜
２がエツチングされ（第２図げ））、半導体基板１の表
面が露出される。最後に、ホトレジスト３が除去され、
所望パターンで表面が露出した半導体基板１が得られる
。
前述のエツチング工程（第２図げ））では、通常フッ酸
をベースにした水溶液が使用されるが、マスク４のパタ
ーン寸法Ｗｌとエツチング後の二酸化シリコン膜２に形
成されるパターン寸法ｗ２との差を可及的に小さくしな
ければならない場合には、反応性イオンエツチング等に
よる異方性エツチングが用いられる。
をベースにした水溶液が使用されるが、マスク４のパタ
ーン寸法Ｗｌとエツチング後の二酸化シリコン膜２に形
成されるパターン寸法ｗ２との差を可及的に小さくしな
ければならない場合には、反応性イオンエツチング等に
よる異方性エツチングが用いられる。
（発明が解決しようとする問題点）
上記従来技術に係わるパターン形成方法にあっては、半
導体基板１上に残すべき部分と半導体基板１上から除去
すべき部分とが同一物質であり、半導体基板１上に残す
べき部分の表面のみホトレジスト３で保護されているに
すぎなかったので、仮に、異方性エツチングを使用した
としても、ホトレジスト３で保護されていない二酸化シ
リコン膜２の端面のエツチングが本質的に避けられず、
オーバーエツチングの制御は、エツチング時間等を経験
的に最適化する以外に方法がないという問題点があった
。
導体基板１上に残すべき部分と半導体基板１上から除去
すべき部分とが同一物質であり、半導体基板１上に残す
べき部分の表面のみホトレジスト３で保護されているに
すぎなかったので、仮に、異方性エツチングを使用した
としても、ホトレジスト３で保護されていない二酸化シ
リコン膜２の端面のエツチングが本質的に避けられず、
オーバーエツチングの制御は、エツチング時間等を経験
的に最適化する以外に方法がないという問題点があった
。
（問題点を解決するための手段）
本発明は、上記従来技術に係わるオーバーエツチング制
御の困難性に鑑み、第１図に示されているように、所定
パターンの第一物質層１１と該第一物質層１１の側面を
被い第一物質層１１とは異なる物質で構成される第二・
物質層１２とを単一基板１３上に形成する工程と（第１
図Ｔａ１）、前記第一物質層１１および第二物質層１２
のいずれか一方を選択的にエツチングして前記単一基板
１３上から除去する工程（第１図（ｂｌまたは（Ｃ））
とで構成されている。
御の困難性に鑑み、第１図に示されているように、所定
パターンの第一物質層１１と該第一物質層１１の側面を
被い第一物質層１１とは異なる物質で構成される第二・
物質層１２とを単一基板１３上に形成する工程と（第１
図Ｔａ１）、前記第一物質層１１および第二物質層１２
のいずれか一方を選択的にエツチングして前記単一基板
１３上から除去する工程（第１図（ｂｌまたは（Ｃ））
とで構成されている。
（作用）
上記本発明に係わるパターン形成方法にあっては、基板
上に互に異なる物質で、所定パターンの第一物質層と該
第一物質層の側面を被う第二物質層とを形成した後に、
単一基板上から除去すべき物質層を構成する物質に対し
てのみ反応し、単一基板上に残すべき物質層を構成する
物質に対しては反応しないエッチャントを選定し、該エ
ッチャントを用いて選択的にエツチングを行なうもので
ある。
上に互に異なる物質で、所定パターンの第一物質層と該
第一物質層の側面を被う第二物質層とを形成した後に、
単一基板上から除去すべき物質層を構成する物質に対し
てのみ反応し、単一基板上に残すべき物質層を構成する
物質に対しては反応しないエッチャントを選定し、該エ
ッチャントを用いて選択的にエツチングを行なうもので
ある。
（実施例）
第３図は、本発明を高周波用バイポーラトランジスタの
製造過程におけるエミッタ領域開口部形成に適用した場
合の工程図であり、同図中２１は、すでにベース領域の
形成されたシリコン半導体基板を示している。
製造過程におけるエミッタ領域開口部形成に適用した場
合の工程図であり、同図中２１は、すでにベース領域の
形成されたシリコン半導体基板を示している。
高周波用バイポーラトランジスタのエミッタ領域開口部
形成工程においては、まず、半導体基板２１を熱酸化し
て、基板２１上に二酸化シリコン膜２２を約４．０００
〜ｓ、ｏｏｏ、に成長させる〔第３図（ａ）〕。続いて
、リングラフィ技術により二酸化シリコン膜２２に約２
ミクロン幅の孔２３を穿設しく第３図（ｂ）） 、再び
、熱酸化により半導体基板２′１の表面に極（薄いパッ
ドオキサイド膜２４を成長させた後に、減圧（、’ＶＤ
法で約２．０００〜３．００ＯＡの窒化シリコン膜２５
を、二酸化シリコン膜２２、およびパッドオキサイド膜
２４上に被着させる（第３図（Ｃ））。なお、基板２１
に対し垂直な端面を得たい場合は、孔２３の穿設に際し
て、異方性エツチング、例えば、反応性イオンエツチン
グ等を用いるのが望ましい。
形成工程においては、まず、半導体基板２１を熱酸化し
て、基板２１上に二酸化シリコン膜２２を約４．０００
〜ｓ、ｏｏｏ、に成長させる〔第３図（ａ）〕。続いて
、リングラフィ技術により二酸化シリコン膜２２に約２
ミクロン幅の孔２３を穿設しく第３図（ｂ）） 、再び
、熱酸化により半導体基板２′１の表面に極（薄いパッ
ドオキサイド膜２４を成長させた後に、減圧（、’ＶＤ
法で約２．０００〜３．００ＯＡの窒化シリコン膜２５
を、二酸化シリコン膜２２、およびパッドオキサイド膜
２４上に被着させる（第３図（Ｃ））。なお、基板２１
に対し垂直な端面を得たい場合は、孔２３の穿設に際し
て、異方性エツチング、例えば、反応性イオンエツチン
グ等を用いるのが望ましい。
次に、路上力からイオン打込により、窒化シリコン膜２
５中に不純物を導入する（第３図（ｄ））。
５中に不純物を導入する（第３図（ｄ））。
この不純物導入工程では、イオンの飛程距離が窒化シリ
コン膜２５の膜厚と略等しくなるように制御し、導入さ
れる不純物の導電型は、ベース領域と同−導電型が望ま
しい。また、本実施例では、窒化シリコン膜２５と半導
体基板２１表面との間にパッドオキサイド膜２４を介在
させているので、このパッドオキサイド膜２４の膜厚を
選択することにより、不純物が半導体基板２１の表面に
到達できないようにすることができ、イオン打込工程が
後のエミッタ領域の拡散工程に対し不都合となることは
ない。
コン膜２５の膜厚と略等しくなるように制御し、導入さ
れる不純物の導電型は、ベース領域と同−導電型が望ま
しい。また、本実施例では、窒化シリコン膜２５と半導
体基板２１表面との間にパッドオキサイド膜２４を介在
させているので、このパッドオキサイド膜２４の膜厚を
選択することにより、不純物が半導体基板２１の表面に
到達できないようにすることができ、イオン打込工程が
後のエミッタ領域の拡散工程に対し不都合となることは
ない。
イオン打込工程後、窒化シリコン膜２５をエツチングに
より除去する（第３図（ｅ））。一般に、不純物の導入
された窒化シリコン膜２５のエツチング速度は、不純物
の導入されていない窒化シリコン膜２５のエツチング速
度より太き（、不純物濃度差による選択エツチングが可
能である。
より除去する（第３図（ｅ））。一般に、不純物の導入
された窒化シリコン膜２５のエツチング速度は、不純物
の導入されていない窒化シリコン膜２５のエツチング速
度より太き（、不純物濃度差による選択エツチングが可
能である。
窒化シリコン膜２５は、イオン打込工程で路上方から膜
厚全体にわたり不純物が導入されているものの、二酸化
シリコン膜２２の段差部では、窒化シリコン膜２５の膜
厚が著しく増加しているので、この段差部の窒化シリコ
ン膜２５には不純物の導入されていない、あるいは濃度
の極めて低い部分が形成されている。したがって、二酸
化シリコン膜２２およびパッドオキサイド膜２４上の窒
化シリコン膜２５は急速にエツチングされるが、段差部
の窒化シリコン膜２５はエツチングされにくく、エツチ
ング工程の終了時には、段差部の垂直面に沿って窒化シ
リコンの残金２６が存在する（第３図（ｅ））。この残
金２６の幅は窒化シリコン膜２５の膜厚が２．０００〜
３．００ＯＡであったことから、約１．５００〜２．５
０ＯＡになる。
厚全体にわたり不純物が導入されているものの、二酸化
シリコン膜２２の段差部では、窒化シリコン膜２５の膜
厚が著しく増加しているので、この段差部の窒化シリコ
ン膜２５には不純物の導入されていない、あるいは濃度
の極めて低い部分が形成されている。したがって、二酸
化シリコン膜２２およびパッドオキサイド膜２４上の窒
化シリコン膜２５は急速にエツチングされるが、段差部
の窒化シリコン膜２５はエツチングされにくく、エツチ
ング工程の終了時には、段差部の垂直面に沿って窒化シ
リコンの残金２６が存在する（第３図（ｅ））。この残
金２６の幅は窒化シリコン膜２５の膜厚が２．０００〜
３．００ＯＡであったことから、約１．５００〜２．５
０ＯＡになる。
続いて、ＬＯＣＣ）Ｓ技術により二酸化シリコン膜２２
を成長させて、残金２６の側面を二酸化シリコン膜２２
で被い（第３図ｆｆ１） 、この後、窒化シリコンの残
金２６を選択エツチングで除去し、その後に、二酸化シ
リコンに対する選択エツチングを行ない残金２６直下の
パッドオキサイド膜２４を除去する（第３図（ｇ））。
を成長させて、残金２６の側面を二酸化シリコン膜２２
で被い（第３図ｆｆ１） 、この後、窒化シリコンの残
金２６を選択エツチングで除去し、その後に、二酸化シ
リコンに対する選択エツチングを行ない残金２６直下の
パッドオキサイド膜２４を除去する（第３図（ｇ））。
このようにして半導体基板２１の表面を極めて狭小な間
隔（１，５００〜２．５０ＯＡ ）で露出させるの（こ
、二酸化シリコン膜２２で側面の被われた窒化シリコン
の残金２６を除去すればよいので、窒化シリコンに対す
る選択性の極めて大きなエッチャントを使用することに
より、残金２６の幅と正確に等しい間隔の孔２７を形成
することができる。
隔（１，５００〜２．５０ＯＡ ）で露出させるの（こ
、二酸化シリコン膜２２で側面の被われた窒化シリコン
の残金２６を除去すればよいので、窒化シリコンに対す
る選択性の極めて大きなエッチャントを使用することに
より、残金２６の幅と正確に等しい間隔の孔２７を形成
することができる。
しかも、孔２７の間隔は残金２６の幅でのみ正確に制御
されることから、この後、二酸化シリコン膜２２をマス
クとしてエミッタ領域を形成すると、エミッタ領域の幅
を設計値通りに形成できる。
されることから、この後、二酸化シリコン膜２２をマス
クとしてエミッタ領域を形成すると、エミッタ領域の幅
を設計値通りに形成できる。
さらに、残金２６の幅は窒化シリコン膜２５の膜厚以下
になるので、通常のりソグラフィ技術では形成不能なサ
ブミクロン間隔の孔２７を穿設でき、このような孔２７
を利用した不純物導入で狭幅なエミッタ領域を有する高
性能な高周波用バイポーラトランジスタを製造すること
ができる。
になるので、通常のりソグラフィ技術では形成不能なサ
ブミクロン間隔の孔２７を穿設でき、このような孔２７
を利用した不純物導入で狭幅なエミッタ領域を有する高
性能な高周波用バイポーラトランジスタを製造すること
ができる。
なお、上記一実施例では、残金２６を不純物濃度差に基
くエツチング速度差を利用して形成したが、残金２６の
形成はこの方法に限定されず、第３図（Ｃ）の工程後、
異方性エツチングで残金２６を形成してもよい。
くエツチング速度差を利用して形成したが、残金２６の
形成はこの方法に限定されず、第３図（Ｃ）の工程後、
異方性エツチングで残金２６を形成してもよい。
（効果）
以上説明してきたように、本発明によれば、基板上に形
成された互に異なる物質で構成された物質層の一方を選
択エツチングにより除去するようにしたので、基板上に
残す物質層のサイドエツチングが防止でき、所望パター
ン寸法の物質層を正確に形成できるという効果を得られ
る。
成された互に異なる物質で構成された物質層の一方を選
択エツチングにより除去するようにしたので、基板上に
残す物質層のサイドエツチングが防止でき、所望パター
ン寸法の物質層を正確に形成できるという効果を得られ
る。
また、一実施例では、残金２６の形成後、二酸化シリコ
ン膜２２を成長させて残金２６の側面を被ったので、半
導体基板２１上に所定パターンの窒化シリコン残金２６
と該残金２６の側面を被う二酸化シリコン膜２２とを容
易に形成できるという利点を有する。
ン膜２２を成長させて残金２６の側面を被ったので、半
導体基板２１上に所定パターンの窒化シリコン残金２６
と該残金２６の側面を被う二酸化シリコン膜２２とを容
易に形成できるという利点を有する。
加えて、一実施例では、二酸化シリコン２２の段査部に
被着させた窒化シリコン膜２５の直交する二方向のエツ
チング速度差を利用して残金２６を形成したので、孔２
７の幅をサブミクロンの値にすることができ、極めて狭
小な幅の孔２７を形成で°きるという利点も有する。
被着させた窒化シリコン膜２５の直交する二方向のエツ
チング速度差を利用して残金２６を形成したので、孔２
７の幅をサブミクロンの値にすることができ、極めて狭
小な幅の孔２７を形成で°きるという利点も有する。
第１図ｔａ＋乃至（Ｃ）は本発明の工程図、第２図ｔａ
）乃至（ｇｌは従来のパターン形成方法を示す工程図。 第３図（ａｌ乃至（ｇｌは本発明の一実施例を示す工程
図である。 ２１・・・・・・基板（半導体基板）、２２・・・・・
・第二物質層（二酸化シリコン膜）、２６・・・・・・
第一物質層（窒化シリコン残金）。
）乃至（ｇｌは従来のパターン形成方法を示す工程図。 第３図（ａｌ乃至（ｇｌは本発明の一実施例を示す工程
図である。 ２１・・・・・・基板（半導体基板）、２２・・・・・
・第二物質層（二酸化シリコン膜）、２６・・・・・・
第一物質層（窒化シリコン残金）。
Claims (2)
- （１）所定パターンの第一物質層と該第一物質層の側面
を被い第一物質層とは異なる物質で構成される第二物質
層とを単一基板上に形成する工程と、前記第一物質層お
よび第二物質層のいずれか一方を選択的にエッチングし
て前記単一基板上から除去する工程とから成るパターン
形成方法。 - （２）前記所定パターンの第一物質層と該第一物質層の
側面を被い第一物質層とは異なる物質にて構成される第
二物質層とを単一基板上に形成する工程が、単一基板上
に所定パターンの第一物質層を形成する工程と、該第一
物質層の側面を第一物質層とは異なる物質で被い第二物
質層を完成させる工程とで成り、第一物質層および第二
物質層のいずれか一方を選択的にエッチングして単一基
板上から除去する工程では、第一物質層を除去する特許
請求の範囲第１項記載のパターン形成方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19853514371 DE3514371A1 (de) | 1985-05-28 | 1985-04-20 | Elektronischer energiezaehler fuer elektrische energie |
| CH176185A CH668840A5 (de) | 1985-05-28 | 1985-04-25 | Elektronischer energiezaehler fuer elektrische energie. |
| JP11316085A JPS61271839A (ja) | 1985-05-28 | 1985-05-28 | パタ−ン形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11316085A JPS61271839A (ja) | 1985-05-28 | 1985-05-28 | パタ−ン形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61271839A true JPS61271839A (ja) | 1986-12-02 |
Family
ID=14605070
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11316085A Pending JPS61271839A (ja) | 1985-05-28 | 1985-05-28 | パタ−ン形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPS61271839A (ja) |
| CH (1) | CH668840A5 (ja) |
| DE (1) | DE3514371A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0547775A (ja) * | 1991-08-08 | 1993-02-26 | Fujitsu Ltd | 半導体装置の製造方法 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3707707A1 (de) * | 1987-03-11 | 1988-09-29 | Pfisterer Elektrotech Karl | Messwandler |
| FI90595C (fi) * | 1989-12-22 | 1994-02-25 | Valtion Teknillinen | Menetelmä ja mittausjärjestely sähkötehon ja/tai -energian mittaamiseksi |
| EP0456868A1 (de) * | 1990-05-17 | 1991-11-21 | Siemens Aktiengesellschaft | Fehlerkompensationsanordnung für einen Elektrizitätszähler nach dem Induktionsprinzip |
| GB9015199D0 (en) * | 1990-07-10 | 1990-08-29 | Polymeters Response Internatio | Improvements in and relating to electricity meters using current transformers |
| DE10361664B4 (de) | 2003-12-30 | 2009-08-13 | Austriamicrosystems Ag | Energiezähleranordnung |
| DE102004010707B4 (de) * | 2004-03-04 | 2013-08-22 | Austriamicrosystems Ag | Energiezähleranordnung und Verfahren zum Kalibrieren |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5857902A (ja) * | 1981-10-03 | 1983-04-06 | 新鋼工業株式会社 | 走行丸鋸盤 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2630959C2 (de) * | 1976-07-07 | 1986-04-30 | Heliowatt Werke Elektrizitäts- Gesellschaft mbH, 1000 Berlin | Kilowattstundenzähler mit statischem Meßwerk |
| US4096436A (en) * | 1977-05-23 | 1978-06-20 | The Valeron Corporation | Power monitor |
| DE3126485A1 (de) * | 1981-07-04 | 1983-01-20 | Metrawatt GmbH, 8500 Nürnberg | Messanordnung |
-
1985
- 1985-04-20 DE DE19853514371 patent/DE3514371A1/de not_active Ceased
- 1985-04-25 CH CH176185A patent/CH668840A5/de not_active IP Right Cessation
- 1985-05-28 JP JP11316085A patent/JPS61271839A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5857902A (ja) * | 1981-10-03 | 1983-04-06 | 新鋼工業株式会社 | 走行丸鋸盤 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0547775A (ja) * | 1991-08-08 | 1993-02-26 | Fujitsu Ltd | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3514371A1 (de) | 1986-10-23 |
| CH668840A5 (de) | 1989-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0461326A (ja) | 半導体装置の製造方法 | |
| JPS61271839A (ja) | パタ−ン形成方法 | |
| KR100392362B1 (ko) | 습식방법에 의한 실리콘의 선택적 식각 방법 | |
| US6265286B1 (en) | Planarization of LOCOS through recessed reoxidation techniques | |
| JP2786259B2 (ja) | 半導体素子の製造方法 | |
| JPH03278543A (ja) | 電界効果トランジスタの製造方法 | |
| JPH04370929A (ja) | ドライエッチング方法 | |
| JPS6387741A (ja) | 半導体装置の製造方法 | |
| JP2973439B2 (ja) | 基体のエッチング方法 | |
| JPS63258020A (ja) | 素子分離パタ−ンの形成方法 | |
| JP2570729B2 (ja) | 半導体装置の製造方法 | |
| KR100188129B1 (ko) | 쌍극성 반도체 소자의 제조 공정 | |
| JP2705187B2 (ja) | 半導体素子製造方法 | |
| JPS58213444A (ja) | 半導体装置の製造方法 | |
| JPS62234333A (ja) | 微細溝加工用マスクの形成方法 | |
| JPS597222B2 (ja) | 半導体装置の製造方法 | |
| JP3279283B2 (ja) | 基体のエッチング方法 | |
| JPH07245402A (ja) | 半導体装置の製造方法 | |
| JPS60128635A (ja) | 素子分離領域の形成方法 | |
| JPS5965448A (ja) | 半導体装置の製造方法 | |
| JPS62247530A (ja) | マスクパタ−ンの形成方法 | |
| JPS6421940A (en) | Manufacture of semiconductor device | |
| JPH06275576A (ja) | 半導体装置の製造方法 | |
| JPH03166749A (ja) | 半導体装置の製造方法 | |
| JPH0478168A (ja) | Ｍｏｓ型半導体装置及びその製造方法 |