JP3279283B2 - 基体のエッチング方法 - Google Patents

基体のエッチング方法

Info

Publication number
JP3279283B2
JP3279283B2 JP14463399A JP14463399A JP3279283B2 JP 3279283 B2 JP3279283 B2 JP 3279283B2 JP 14463399 A JP14463399 A JP 14463399A JP 14463399 A JP14463399 A JP 14463399A JP 3279283 B2 JP3279283 B2 JP 3279283B2
Authority
JP
Japan
Prior art keywords
mask
etching
forming layer
layer
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP14463399A
Other languages
English (en)
Other versions
JPH11354498A (ja
Inventor
通孝 窪田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP14463399A priority Critical patent/JP3279283B2/ja
Publication of JPH11354498A publication Critical patent/JPH11354498A/ja
Application granted granted Critical
Publication of JP3279283B2 publication Critical patent/JP3279283B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、基体のエッチング
方法に関する。本発明のエッチング方法は、基体をエッ
チングして厚みの小さい壁状ないしは柱状の部分を形成
することに好適に利用でき、例えば、電子材料の分野で
は量子井戸細線素子の如き微細素子の形成や、または半
導体基板に上記のような形状の微細な部分を形成するこ
と等に利用でき、あるいは機械の分野では上記のような
形状の微小な機械要素を形成すること等に利用すること
ができる。
【0002】
【従来の技術】従来より、半導体装置の製造の分野その
他の微細加工分野において、様々な技術が行われている
(例えば、特開昭59−110168号公報)。このような技術
の中で、マスク形成用層の側面にマスクとなる層を形成
してこのマスクを用いてエッチングを行うことにより、
基体を微細加工できることが知られている。
【0003】例えば、半導体の加工技術の分野におい
て、ポリシリコン層を酸化した時にできる側面の酸化膜
をマスクとして利用すれば、100 Å以下の微細加工が可
能である。このような従来技術を、図7を用いて説明す
ると、次のとおりである。
【0004】従来技術にあっては、図7(a)に示すよ
うにシリコン基板等の基体1上の耐エッチング膜(SiO2
膜等) 2上に側壁31を有するように形成したポリシリコ
ン層3を熱酸化等の手段では酸化し、SiO2膜であるマス
クとなる酸化膜8を形成する。次にRIE 等の異方性はエ
ッチングにより、ポリシリコン層3の上面においてのみ
酸化膜8を除去し、ポリシリコン層3の側壁部にマスク
81を残す。これにより図7(b)の構造にする。次にRI
E 等の手段でポリシリコン層3を除去し、図7(c)に
示すようにマスク81を残す。これにより、当初形成した
酸化膜8(図7(a)と同じ厚みの幅(基体に平行な方
向、即ち図の左右方向の幅))の微細なマスクが形成で
きる。
【0005】上記従来の技術にあっては、形成されたSi
O2によるマスク81は幅が狭いため、エッチング中に削ら
れて、倒れてしまう可能性がある。特にポリシリコン層
3をRIE 等でエッチングしている間、図7(b)に符号
81aで示す図における右側はポリエチレン層3に接して
いるので、マスク81は図の右側に倒れる心配はない。こ
れに対し図における左側の面(図7(b)に81bで示
す)はむき出しであり、左側に倒れたり、左側からエッ
チングされてしまう可能性がある。
【0006】また耐エッチング層2は、酸化膜8の上面
をエッチングする際、及びポリシリコン層3をエッチン
グする際に基体1をこれらエッチングから保護するため
に必須のものであるが、基体1をマスク81を用いてエッ
チングするに先立ち除去しなければならない。このとき
図示従来例の如く耐エッチング膜2をSiO2から形成し、
またマスク81もSiO2から形成すると、上記耐エッチング
膜2を除去するエッチング時に該マスク81もエッチング
されてしまう。即ち、図7(d)に略示する如く、図の
符号82の部分がエッチングされる。
【0007】
【発明が解決しようとする課題】上記の如く、マスク形
成用の層の側壁部を利用してマスクを形成する技術は、
幅の小さな微細マスクを形成できるので、微細な加工に
際して有効であるが、上述したようにマスクが倒れた
り、マスクがエッチングされて極端な場合消失してしま
うことがある。
【0008】本発明はこのような問題点を解決して、マ
スク形成用層の側壁部にマスクを形成してこれによりエ
ッチング加工を行う場合も、マスクが倒れたり、エッチ
ングされることを防いで、確実に所望のエッチングを達
成し得るエッチング方法を提供せんとするものである。
【0009】
【課題を解決するための手段】請求項1の発明は、基体
上に耐エッチング膜を形成する工程と、該耐エッチング
膜上に垂直な側壁をもつマスク形成用層を選択的に形成
する工程と、該マスク形成用層を表面酸化することによ
り該マスク形成用層の上面及び側壁に前記耐エッチング
膜よりエッチングレートの小さな保護膜を所望厚さで形
成する工程と、前記保護膜のうちマスク形成用層の上面
に位置する部分を除去してマスク形成用層の側壁部に位
置する部分のみを残す工程と、マスク形成用層を除去す
る工程と、保護膜のうち前記残された部分をマスクとし
て耐エッチング膜及び基体の異方性エッチングを連続的
行う工程とを有することを特徴とする基体のエッチン
グ方法である。請求項2の発明は、基体上に耐エッチン
グ膜を形成する工程と、該耐エッチング膜上に垂直な側
壁をもつマスク形成用層を選択的に形成する工程と、該
マスク形成用層を表面酸化することにより該マスク形成
用層の上面及び側壁に前記耐エッチング膜よりエッチン
グレートの小さな保護膜を所望厚さで形成する工程と、
前記マスク形成用層の側壁部のみにサイドウォールを形
成する工程と、前記保護膜のうちマスク形成用層の上面
に位置する部分を除去してマスク形成用層の側壁部に位
置する部分のみを残すことにより該残された膜はサイド
ウォールとマスク形成用層との間に挟まれている構造を
得る工程と、マスク形成用層及びサイドウォールを除去
する工程と、保護膜のうち前記残された部分をマスクと
して耐エッチング膜及び基体の異方 性エッチングを行う
工程とを有することを特徴とする基体のエッチング方法
である。請求項3の発明は、前記マスク形成用層の表面
酸化の手段及び度合いによって、マスクとする保護膜の
幅を設定することを特徴とする請求書1または2に記載
の基体のエッチング方法である。請求項4の発明は、前
記マスク形成用層はポリシリコンからなり、前記保護膜
は該ポリシリコンを表面酸化した酸化膜であることを特
徴とする請求書1ないし3のいずれかに記載の基体のエ
ッチング方法である。
【0010】この発明は、垂直な側壁を有するマスク形
成用層の表面に耐エッチング層とはエッチングレートの
小さな材料により所望厚さで保護膜を形成し、この保護
膜のうちのマスク形成用層の側壁部に位置する部分をマ
スクとするので、耐エッチング層をエッチング除去する
ときも、エッチングレートが異なる結果、このエッチン
グにより除去されることが確実に防止される。
【0011】
【発明の実施の形態】以下実施例について、図面を参照
して説明する。当然のことではあるが、本出願の各発明
は以下に説明する実施例によって限定されるものではな
い。
【0012】実施例−1 この実施例は、本出願の請求項1の発明を具体化したも
のであり、該発明を半導体装置の微細加工技術に適用し
たものである。図1(A)〜(D)、図2(E)〜
(G)を参照する。
【0013】本実施例においては、基体1はシリコン基
板、耐エッチング膜2はLP−SiN膜(すなわち低圧
CVDで形成したシリコンナイトライド膜)、マスク形
成用層3はポリシリコンとして具体化した。
【0014】図1、特に図1(A)〜(C)を参照す
る。基体1であるシリコン基板上に耐エッチング膜2と
してLP−SiN膜を形成する(図1(A))。
【0015】次に、耐エッチング膜2上に、第1のポリ
シリコン層を選択的に形成して、該ポリシリコン層をマ
スク形成用層3とする(図1(B)(C))。
【0016】上記耐エッチング膜2とした窒化膜である
シリコンナイトライド(SiN )膜は、CVDや窒素雰囲
気下での加熱により形成できる。耐エッチング膜はその
他、エッチングに対する保護膜となり得るものであれば
任意である。
【0017】マスク形成用層3は次のように形成する。
すなわち、耐エッチング膜2上に、垂直な側壁を有する
第1のポリシリコン層を選択的に形成して、該ポリシリ
コン層をマスク形成用層3とする。具体的には、耐エッ
チングマスク1上にポリシリコン層を形成して図1
(B)の構造にし、これをホトレジスト(図1(C)中
PRで示す)4を用いてパターニングすることにより図
1(C)の構造にして、これにより側壁(図1(C)に
符号31で示す)を有するマスク形成用層3を選択的に得
るのである。本実施例において、マスク形成用層3を構
成するポリシリコンには、必要に応じて不純物をドーピ
ングする。これによりエッチング速度を制御できる。
【0018】図1(C)のフォトレジストパターニング
工程で、側壁31を有するマスク形成用層3が設けられる
が、その後、ポリシリコン層であるマスク形成用層3の
表面、即ち上面及び側壁に、耐エッチング膜2(図1
(A))よりエッチングレートの小さな保護膜7を形成す
る。本例では、この保護膜7として、酸化膜であるSi
2 膜を形成した。SiO2 はLP−SiNよりもエッ
チングレートが小さく、LP−SiNに対して選択比が
とれるので、後の工程の耐エッチング膜(LP−SiN
膜) 2をエッチングする時も、このSiO2 から成るマ
スク71のエッチング量を小さくできるのである。
【0019】即ち、図1(D)に示す如くマスク形成用
層3の表面に保護膜7を形成した後、ポリシリコンから
成る該マスク形成用層3の上面の保護膜7を除去し、マ
スク形成用層3の側壁のみに、保護膜7を残す。この状
態を図2(E)に示す。保護膜の残された部分は符号71
で示す。
【0020】次いで、マスク形成用層3をエッチングし
除去する。これにより図2(F)の構造が得られる。
【0021】次に、上記残された保護膜71をマスクにし
て、耐エッチング膜2及び基体1のエッチングを行う。
ここで、保護膜と耐エッチングマスクとはエッチングレ
ートが異なるものであり、本実施例では残された保護膜
であるマスク71はSiO2 から成り、耐エッチング膜2
はLP−SiNから成るので、耐エッチング膜2のエッ
チング除去においても、これよりエッチングレートの小
さいマスク71のエッチング量は小さくできる。
【0022】この耐エッチング膜2のエッチングと、残
された側壁部分の保護膜71をマスクとする基体1のエ
ッチング加工は、連続的に行う。エッチングガスとして
は、例えばCFとOとの混合ガスを用いればよい。
【0023】本実施例によって、図3に示された如き良
好なエッチング形状が得られる。すなわち、上記のよう
にして実際に得られた加工形状11を図3に示すが、本実
施例では、その幅lが約 480Åの、微細で、しかも図の
如く極めて良好なエッチング形状の加工形状11が得られ
た。
【0024】マスクとする残された保護膜71の幅は、図
1(D)に示す保護膜7の形成時に決まる。本実施例で
はポリシリコンから成るマスク形成用層3の酸化により
この層5を得ることができ、この場合該酸化の手段及び
度合いによって定まる。すなわち、酸化法(dry O2を用
いるか、水蒸気を含むO2を用いるか、等)、酸化温度、
酸化時間、それに図1(B)のマスク形成用層3を構成
するポリシリコンに必要に応じて行うドーピング濃度等
のパラメータによって定まるので、所望の厚さを得られ
るように設定する。これにより、マスクとする残された
保護膜71の幅は高い精度で再現性良く制御できる。
【0025】なお、本実施例において、各工程で用いる
ポリシリコンのRIE には、異方性が高く、対SiO2の選択
比の高い装置を用いるのが好ましい。
【0026】上記例では保護膜としてSiOを用いた
が、その他エッチングレートが耐エッチング膜2より小
さいものであれば用いることができる。
【0027】上記の如く本実施例では、マスクとなる物
質とエッチング対象である基体を保護する耐エッチング
膜の材料とを異ならせ、耐エッチング膜を除去するRIE
等によってもマスクがエッチングされないように、また
はされづらくなるようにしたので、従来の如きマスクが
エッチングにより消失したり、マスクとしての機能を失
ってしまうようなことが防止できる。
【0028】実施例−2 この実施例は、請求項2の発明を具体化したものであ
り、該発明を半導体装置の微細加工技術に適用したもの
である。図4ないし図6を参照する。
【0029】本実施例における被処理基体1は、シリコ
ン基板である。本実施例においては、まず基体1である
シリコン基板上にLP−SiN膜を形成し、これを耐エ
ッチング膜2とする。この工程後の構造を図4(a)に
示す。窒化膜であるシリコンナイトライド(SiN )膜
は、CDV や窒素雰囲気下での加熱により形成できる。
【0030】次に、耐エッチング膜2上に、垂直な側壁
を有する第1のポリシリコン層を選択的に形成して、該
ポリシリコン層をマスク形成用層3とする。具体的に
は、耐エッチングマスク1上にポリシリコン層を形成し
て図4(b)の構造にし、これをホトレジスト(図4
(c)中PRで示す)4を用いてパターニングすることに
より図4(c)の構造にして、これにより側壁(図4
(c)に符号31で示す)を有するマスク形成用層3を選
択的に得るのである。本実施例において、マスク形成用
層3を構成するポリシリコンには、必要に応じて不純物
をドーピングする。これによりエッチング速度を制御で
きる。
【0031】次に上記側壁31を有するマスク形成用層
3の表面に、マスクとなる層5を形成するが、ここで
は、マスクとなる層5の材料として耐エッチング膜2と
エッチングレートの異なるものであるSiO 使用し
た。本例ではマスク形成用層3がポリシリコンからなる
のでこれを表面酸化して所望厚さのSiOを形成し、
マスクとなる層5とした。表面酸化は、例えば熱酸化に
より達成できる。マスクとなる層5は、図5(d)に示
すように、マスク形成用層3の上面及び側壁をおおって
形成される。
【0032】次に、サイドウォール形成用層6を全面に
形成する。本例では第2のポリシリコン層を全面に形成
して、図5(e)の如きサイドウォール形成用層6を得
る。サイドウォール形成用層6は、エッチバックにより
サイドウォールが形成されるに適した厚みで形成する。
このポリシリコン層にも、必要に応じてドーピングを行
う。これによりエッチング速度を制御でき、特に本例で
ポリシリコンから成るマスク形成用層3とのエッチング
速度を合わせるようにすることができる。
【0033】次いでサイドウォール形成用層6である第
2のポリシリコン層をエッチバックしてマスク形成用層
3の側壁部にのみこの第2のポリシリコン層を残す。こ
れによって、ポリシリコンから成るサイドウォール61が
マスク形成用層3の側壁部に形成された図5(f)の構
造が得られる。
【0034】次に、マスク形成用層3の表面に形成され
たマスクとなる層5(ここではSiO2 膜)のうち、マスク
形成用層3の上面のSiO2膜を除去して、該層5のうちマ
スク形成用層3の側壁部に位置する部分のみを残す。こ
のとき、マスク形成用層3であるポリシリコン層の上面
は露出することになる。側壁部に存在するマスクとなる
層も、若干エッチングされる。これにより、図6(g)
の構造となる。
【0035】次に、第1のポリシリコン層から成るマス
ク形成用層3及び第2のポリシリコン層から成るサイド
ウォール61を除去する。ここでは両者を同時にエッチン
グ除去してよい。本例は両者3、61がともにポリシリコ
ンから成るので同時除去が便利である。このとき、マス
クとなる層5のうち、残された膜51(これが基体1のエ
ッチング時のマスクとなる)は、サイドウォール61とマ
スク形成用層3との間に挟まれているので、倒れたり、
あるいは側方からエッチングされたりすることが防止さ
れる。この工程後の構造は、図6(h)に示すとおりで
ある。サイドウォール61とマスク形成用層3とは、両者
の材料が異なる場合など、別々にエッチングしてもよ
い。この場合のエッチングの順序はいずれが先でもよい
が、残された膜51の倒れ等の防止のためには、両者を同
時に除去するのが好ましい。
【0036】次に、基体1である基板上の耐エッチング
膜2を除去する工程と、垂直なSiO2 膜である上記残され
た膜51をマスクとして、基体1の異方性エッチングする
工程を行う。耐エッチング膜2の除去と基体1の異方性
エッチングとは、連続的に行っても、2ステップで行っ
てもよい。
【0037】本実施例は上記の各工程を経るが、本実施
例では特に、次のように具体的に実施した。
【0038】すなわち、マスク形成用層3を設けるに
は、ポリシリコンを、例えば3000Åの厚さでCVD するこ
とによった(図4(b))。
【0039】上記マスク形成用層3である第1のポリシ
リコン層をパターニングするには、フォトレジスト4を
マスクにして、ポリシリコンをRIE することによった
(図4(c))。
【0040】更にマスクとなる層5の形成は、該レジス
トを除去し、ポリシリコンを酸化することにより形成し
た(図5(d))。
【0041】サイドウォール形成用層6は、ポリシリコ
ンを例えば3000Å厚で CVDして形成した(図5(e))。
【0042】サイドウォール61の形成は、RIE により上
記層6を全面エッチングすることによった(図5
(f))。
【0043】マスク形成用層3の上面のマスクとなる層
5(SiO2膜)はRIE によりエッチングした。このときマ
スク形成用層3の上のSiO2、及びサイドウォール61とマ
スク形成用層3とに挟まれた部分のSiO2の上部若干がエ
ッチングされた。
【0044】サイドウォール61及びマスク形成用層3で
あるポリシリコンはRIE によりエッチングした。これに
より、SiO2のマスク51が形成された(図6(h))。
【0045】次いで、まず、SiO2のRIE により、基体1
上の耐エッチングマスク2を除去し、残ったSiO2のマス
ク51により、基体1であるシリコン基板をRIE 加工し、
所望の加工形状11を得た。
【0046】このようにして、図3に示す加工形状が実
際に得られた。本実施例では、その幅lが約 480Åの、
微細で、しかも図の如く極めて良好なエッチング形状の
加工形状11が得られた。
【0047】マスク51の幅は、図5(d)に示すマスク
となる層5の形成時に決まり、本実施例ではポリシリコ
ンから成るマスク形成用層3の酸化によりこの層5を得
るので、該酸化の手段及び度合いによって定まる。即
ち、酸化法(dry O2を用いるか、水蒸気を含むO2を用い
るか、等)、酸化温度、酸化時間、それに図4(b)の
マスク形成用層3を構成するポリシリコンに必要に応じ
て行うドーピング濃度等のパラメータによって定まるの
で、所望の厚さを得られるように設定する。これによ
り、マスク51の幅は高い精度で再現性良く制御できる。
【0048】なお、本実施例において、各工程で用いる
ポリシリコンのRIE には、異方性が高く、対SiO2の選択
比の高い装置を用いるのが好ましい。
【0049】本実施例では、耐エッチング膜2としてL
P−SiNを用いるが、マスクとなる層5の材料として
耐エッチング膜2とエッチングレートの異なるものであ
るSiO2 (金属を用いてもよい)を使用したことによ
り、サイドウォール61によりマスク51が保護されるとい
う効果と、エッチングレートが異なることによる耐エッ
チング膜2の除去の際もマスク51がエッチングされない
という効果とが、ともに発揮される。
【0050】なお上記各実施例は、半導体装置の微細加
工に本出願の各発明を適用したが、これに限られず、量
子井戸細線素子の形成や、シリコンマイクロ機械(シリ
コンモータなどのシリコンアクチュエータ。これらにつ
いてはNIKKEI ELECTRONICS1989年8月21日号(日経マグ
ロウビル社)参照)の製作に利用することができる。
【0051】
【発明の効果】上述の如く、本発明のエッチング方法
は、マスク形成用層の側壁部にマスクを形成してこれに
よりエッチング加工を行う場合も、マスクが倒れたり、
エッチングされることを防いで、確実に所望のエッチン
グを達成し得るという効果を有する。
【図面の簡単な説明】
【図1】 本発明の実施例−1を工程順に断面図で示す
ものである(1)。
【図2】 本発明の実施例−1を工程順に断面図で示す
ものである(2)。
【図3】 本発明の実施例で得られた加工形状を示す斜
視図である。
【図4】 本発明の実施例−2を工程順に断面図で示す
ものである(1)。
【図5】 本発明の実施例−2を工程順に断面図で示す
ものである(2)。
【図6】 本発明の実施例−2を工程順に断面図で示す
ものである(3)。
【図7】 従来技術を示すものである。
【符号の説明】
1・・・ 基体(基板)、2・・・ 耐エッチング膜、3・・・ マ
スク形成用層、4・・・フォトレジスト、5・・・ マスクと
なる層、51・・・ 残された膜(マスク)、6・・サイドウォ
ール形成用層、61・・・ サイドウォール、7・・・ 保護膜、
71・・・ 残された保護膜(マスク)。

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】基体上に耐エッチング膜を形成する工程
    と、 該耐エッチング膜上に垂直な側壁をもつマスク形成用層
    を選択的に形成する工程と、 該マスク形成用層を表面酸化することにより該マスク形
    成用層の上面及び側壁に前記耐エッチング膜よりエッチ
    ングレートの小さな保護膜を所望厚さで形成する工程
    と、前記 保護膜のうちマスク形成用層の上面に位置する部分
    を除去してマスク形成用層の側壁部に位置する部分のみ
    を残す工程と、 マスク形成用層を除去する工程と、 保護膜のうち前記残された部分をマスクとして耐エッチ
    ング膜及び基体の異方性エッチングを連続的に行う工程
    とを有することを特徴とする基体のエッチング方法。
  2. 【請求項2】基体上に耐エッチング膜を形成する工程
    と、 該耐エッチング膜上に垂直な側壁をもつマスク形成用層
    を選択的に形成する工程と、 該マスク形成用層を表面酸化することにより該マスク形
    成用層の上面及び側壁に前記耐エッチング膜よりエッチ
    ングレートの小さな保護膜を所望厚さで形成する工程
    と、前記マスク形成用層の側壁部のみにサイドウォールを形
    成する工程と、 前記 保護膜のうちマスク形成用層の上面に位置する部分
    を除去してマスク形成用層の側壁部に位置する部分のみ
    を残すことにより該残された膜はサイドウォールとマス
    ク形成用層との間に挟まれている構造を得る工程と、 マスク形成用層及びサイドウォールを除去する工程と、 保護膜のうち前記残された部分をマスクとして耐エッチ
    ング膜及び基体の異方性エッチングを行う工程とを有す
    ることを特徴とする基体のエッチング方法。
  3. 【請求項3】前記マスク形成用層の表面酸化の手段及び
    度合いによって、マスクとする保護膜の幅を設定する
    とを特徴とする請求書1または2に記載の基体のエッチ
    ング方法。
  4. 【請求項4】前記マスク形成用層はポリシリコンからな
    り、前記保護膜は該ポリシリコンを表面酸化した酸化膜
    である ことを特徴とする請求書1ないし3のいずれかに
    記載の基体のエッチング方法。
JP14463399A 1999-05-25 1999-05-25 基体のエッチング方法 Expired - Fee Related JP3279283B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14463399A JP3279283B2 (ja) 1999-05-25 1999-05-25 基体のエッチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14463399A JP3279283B2 (ja) 1999-05-25 1999-05-25 基体のエッチング方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP1280250A Division JP2973439B2 (ja) 1989-10-27 1989-10-27 基体のエッチング方法

Publications (2)

Publication Number Publication Date
JPH11354498A JPH11354498A (ja) 1999-12-24
JP3279283B2 true JP3279283B2 (ja) 2002-04-30

Family

ID=15366601

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14463399A Expired - Fee Related JP3279283B2 (ja) 1999-05-25 1999-05-25 基体のエッチング方法

Country Status (1)

Country Link
JP (1) JP3279283B2 (ja)

Also Published As

Publication number Publication date
JPH11354498A (ja) 1999-12-24

Similar Documents

Publication Publication Date Title
JP4260396B2 (ja) 半導体装置およびその製造方法
KR101130988B1 (ko) 기판상의 층을 에칭하는 방법
KR101001346B1 (ko) 반도체 소자 제조에서 패턴 변형 및 포토리지스트 오염저감 방법
US5420063A (en) Method of producing a resistor in an integrated circuit
JP3024317B2 (ja) 半導体装置の製造方法
US6172411B1 (en) Self-aligned contact structures using high selectivity etching
JPH0661193A (ja) 半導体ウエーハを処理する方法
JPH09129622A (ja) 炭化ケイ素のエッチング方法
EP1221176B1 (en) Method of etching a layer using sacrificial elements
EP0076215B1 (en) Lift-off shadow mask
JP3279283B2 (ja) 基体のエッチング方法
TW200917336A (en) Method for selectively forming symmetrical or assymetrical features using a symmetrical photomask during fabrication of a semiconductor device and electronic systems including the semiconductor device
JP2973439B2 (ja) 基体のエッチング方法
JP2741175B2 (ja) 半導体素子の微細パターン形成方法
JP2896072B2 (ja) 半導体素子のフィールド酸化膜の形成方法
JPS61271839A (ja) パタ−ン形成方法
KR100548542B1 (ko) 반도체 소자의 게이트 형성방법
WO2004075231A1 (en) Method of forming a small gap and its application to the fabrication of a lateral fed
KR950009933B1 (ko) 반도체소자의 매립형 콘택영역 형성방법
KR100380282B1 (ko) 반도체장치의 게이트 및 그의 형성방법
JP2604350B2 (ja) エッチング方法
JPH03108330A (ja) 半導体装置の製造方法
KR100935251B1 (ko) 반도체 소자의 나노 스페이스 제조 방법
JPH0497523A (ja) 半導体装置の製造方法
JPS6312381B2 (ja)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees