JPH0191433A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は半導体装置、特に半導体素子間の分離を良好に
行うようにした半導体装置に関するものである。

（従来の技術） 半導体技術の急速な開発に伴い、集積回路（ＩＣ）も大
規模集積回路（ＬＳＩ）から超大規模集積回路（ＶＬＳ
Ｉ）、超大規模集積回路（ｔｌＬｓＩ）へと発展してい
った。従って半導体装置は高集積化、高密度化が要望さ
れ、これに伴って各種の半導体素子の分離技術が提案さ
れている。

従来、かかる素子分離技術としては、ｐｎ接合アイソレ
ーション、エアアイソレーション、絶縁物アイソレーシ
ョン、完全絶縁体支持アイソレーション等があり、特に
絶縁物アイソレーションには酸化物型、ポリシリコン型
、及び７字状溝型、Ｕ字状溝型等のトレンチ型アイソレ
ーヨンがある。

７字状のトレンチアイソレーションでは溝の幅を充分に
狭くすることができず、又Ｕ字状のトレンチアイソレー
ションでは溝の上部を平坦化する工程で溝の端部に急峻
な段差が形成される欠点があった。これらの欠点を解消
するために、７字状の溝とＵ字状の溝とを組合せたいわ
ゆる７字状の溝によるアイソレーションが提案されてい
る（特開昭５７−６０８５１号公報及び特開昭５８−９
３３３号公報参照）。

（発明が解決しようとする問題点） こレラ従来のＹ字状トレンチアイソレーションでは溝の
上部の傾斜を３０°〜６５°とし、下部の傾斜を７０°
〜９０°としている。従って上述した７字状及びＵ字状
トレンチアイソレーションの問題点は解決しているが、
この場合には溝の上部の傾斜が直線状であるため、この
溝の上部から下部に遷移する個所における反応物、例え
ば酸化シリコン膜の戊膜厚さがその他の個所とは相違し
て厚くなり、従って溝の底部におけるイオン打込み、又
は多結晶シリコンの堆積が一回の工程で行われなくなり
、数回の工程を必要とする欠点があった。

更に従来のＹ字状トレンチアイソレーションでは基板材
料のエツチング処理をウェットエツチング及びドライエ
ツチングで行っている。ＶＬＳＩ及び［ｌＬＳＩの技術
では微細化のめにドライエツチングのみで材料除去処理
を行うのが望ましい。又、ウェットエツチングを行うた
めには窒化シリコンのパターンニングを行う工程が必要
となる。

本発明は、上述した欠点を除去し分離用溝の底部へのイ
オン打込み及び溝内への多結晶シリコンの堆積を一回の
工程で行い得るような溝の形状を有する半導体装置を提
供することを目的とする。

又、本発明は、材料除去処理をドライエツチングのみで
行うようにした半導体装置の製造方法を提供することを
目的とする。

（問題点を解決するための手段） 本発明半導体装置は、ほぼＹ字状時面の溝の上部の傾斜
をアーク状曲面としたアイソレーション用の溝を備える
ことを特徴とする。

本発明方法は半導体装置を製造するに当たり、上部に能
動領域を有する半導体基板の表面に酸化膜を被着し、こ
の酸化膜を所望形状にパターンニングし、このパターン
をマスクとして用いて基板に等方性ドライエツチングを
行ってアーク状断面の溝を形成し、上記パターンをマス
クとして用いて異方性ドライエツチングを行いＵ字状の
断面の溝を形成し、更に上記パターンをマスクとして用
いた不純物を注入して拡散を行いチャネルストッパを　
形成し、上記溝の表面に酸化シリコン膜を被覆し、更に
上記溝の表面に窒化シリコン膜を被覆し、上記溝内に多
結晶シリコンを充填し、この多結晶シリコンの露出部分
を酸化し、溝により分離された基板部分に能動領域を形
成するようにしたことを特徴とする。

く作　用） 本発明半導体装置によれば、分離用溝の上部の傾斜を曲
面形状とすることによりイオン打込み又は材料堆積を１
回の工程で行うことができる。

又、本発明半導体装置の製造方法によれば、ドライエツ
チングのみで材料除去を行うため、マスク用の窒化シリ
コン膜の形成及び除去の２工程を減少させることができ
る。

（実施例） 第１図に示すように本発明半導体装置においては、Ｓｉ
基板１上に夫々設けられたコレクタ埋込層２及びＳ１工
ピタキシヤル層３を有する半導体本体の表面に形成され
た酸化シリコン膜４にパターニングを施し、これをマス
クとして用いて等方性ドライエツチング及び異方性ドラ
イエツチングを行って分離用の溝を形成する。この溝の
上部は等方性エツチングにより形成するため、その傾斜
が第６ａ及び６ｂ図に示すような曲面形状となる。この
溝の底部に硼素のイオン打込みを行い、次いで熱処理に
より拡散してチャネルストッパ５を形成すると共に溝の
表面全体に酸化シリコン膜６を形成し、更に窒化シリコ
ン膜７を堆積し、その上から溝内に多結晶シリコン８を
堆積し、最後に露出表面を酸化して酸化シリコン膜９を
形成して良好なアイソレーションヲ行い、このアイソレ
ーション間の半導体ウェル部分に能動領域を形成して半
導体装置を構成する。

次に本発明半導体装置の製造工程を第２〜５図を参照し
て説明する。

第２図に示すように面方位（１００）のＰ型Ｓ１基板１
の表面に、既知の材料堆積方法を用いてコレクタ埋込層
２を設け、このコレクタ埋込層２の上にトランジスタの
能動部分となるＳｉエピタキシャル層３を設け、これに
既知の露光法を用いて酸化膜パターン４を形成する。こ
の酸化膜パターン４は厚さを０．５μｍとし、１５０℃
の温度でノ＼−ドベークを行い、その後紫外線でキュア
処理を施す。次いで反応ガスとしてＣＦ４及び０２を用
い等方性プラズマエツチングにより第３図に示すように
Ｓｉエピタキシャル層３をエツチングする。このエツチ
ングは等方性エツチングであるため、酸化膜４のレジス
ト裏面まで約１μｍのアンダーエツチングが進行し、且
つエツチングの深さも約１μｍとなる。

その後、反応ガスとしてＣＢｒＦ３を用いて反応性イオ
ンエツチング（ＲＩＥ）による異方性エツチングを行っ
て第４図に示すように深さ約２μｍの溝を形成する。次
いで等方性プラズマエツチングを行ってエッチ面の損傷
を軽減させる。エッチ面の損傷修復を行った後上記酸化
膜４をマスクとして用いて硼素（Ｂ）不純物を注入し、
且つＮ２雰囲気中でアニーリング処理を施し、第５図に
示すようにチャネルストッパ層５を形成する。

次いで通常の手段により第１図に示すように酸化シリコ
ン（Ｓ１０□）膜６を厚さ０．３〜１．０　μｍに亘っ
て形成する。この処理により円弧状の角部が除去され曲
面形状の溝内面を得ることができた。

更にこの酸化シリコン膜６０表面には窒化シリコン（Ｓ
１３Ｎ４）膜７を堆積し、次いでかくして形成された溝
内に多結晶シリコン８を充填する。最後に露出部分に酸
化処理を施して酸化シリコン膜９を形成する。

かようにして構成した分離用溝により囲まれた半導体ウ
ェル部分に所望の能動領域を形成して半導体装置を完成
する。

（発明の効果） かように構成した本発明半導体装置によれば、分離用溝
の上部の傾斜を曲面形状とするため、この溝内へのイオ
ン打込み又は材料堆積を１回の工程で行うことができる
利点を有する。

又、本発明方法によれば材料除去をドライエツチングの
みで行うため、従来のウェットエツチングによる材料除
去の工程数を減少させにとができる。

【図面の簡単な説明】

第１図は本発明方法により製造した半導体装置のトレン
チアイソレーション部分を示す断面図、第２図〜第５図
は本発明半導体装置の製造工程を示す断面図、 第６ａ及び６ｂ図は分離用溝の上部の曲面の状態を示す
説明図である。 ｌ・・・Ｓｉ基板　　　　　２・・・コレクタ埋込層３
・・・Ｓ１工ピタキシヤル層 ４・・・酸化膜パターン ５・・・チャネルストツバ層 ６・・・酸化シリコン膜 ７・・・窒化シリコン膜 訃・・多結晶シリコン ９・・・酸化シリコン膜

Claims (1)

1. 【特許請求の範囲】 １、ほぼＹ字状断面の溝の上部の傾斜をアーク状曲面と
   したアイソレーション用の溝を備えることを特徴とする
   半導体装置。 ２、半導体装置を製造するに当たり、上部に能動領域を
   有する半導体基板の表面に酸化膜を被着し、この酸化膜
   を所望形状にパターンニングし、このパターンをマスク
   として用いて基板に等方性ドライエッチングを行ってア
   ーク状断面の溝を形成し、上記パターンをマスクとして
   用いて異方性ドライエッチングを行いＵ字状の断面の溝
   を形成し、更に上記パターンをマスクとして用いて不純
   物を注入して拡散を行いチャネルストッパを形成し、上
   記溝の表面に酸化シリコン膜を被覆し、更に上記溝の表
   面に窒化シリコン膜を被覆し、上記溝内に多結晶シリコ
   ンを充填し、この多結晶シリコンの露出部分を酸化し、
   溝により分離された基板部分に能動領域を形成するよう
   にしたことを特徴とする半導体装置の製造方法。