JPH021916A - 分離酸化膜の形成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は分離酸化膜を形成する方法に関するものであ
り、特に、半導体基板に損傷を与えないで、分離幅の小
さい分離酸化膜を形成する方法に関するものである。

［従来の技術］ 半導体集積回路が微細化され、かつ高密度化する：ごつ
れて、分離酸化膜の縮小化が非常に重要な課題となって
いる。たとえば、ＭＯＳ型集積回路の代表であるダイナ
ミックＲＡＭにおいては、蓄積電荷量はその面積に比例
するので、その面積を大きくするために、分離酸化膜の
幅を小さくすることが必要となる。

第２Ａ図〜第２Ｈ図に、従来からよく知られている、分
離酸化膜の形成方法を図示する。これはＬＯＧＯＳ（Ｌ
ｏｃａｌ　　ｏｘｉｄａ、ｔｉｏｎｏｆ　　５ｉｌｉｃ
ｏｎｅ）法と言われる方法である。これらの図面を参照
しながら、ＬＯＧＯＳ法について説明する。

第２Ａ図を参照して、半導体基板たとえばシリコン基板
１の上に、シリコン酸化膜２を形成する。

シリコン酸化膜２の上にシリコン窒化膜３を形成する。

次に、第２Ｂ図を参照して、シリコン窒化膜３の上に、
フォトレジスト４を塗布する。

次いで、第２Ｃ図を参照して、フォトマスク５をフォト
レジスト４上に密着または接近させて紫外線８を照射す
る。フォトマスク５はガラス６からなり、ガラス６上に
は遮光膜７が形成されている。この遮光膜７のパターン
は、分離酸化膜を形成するところを遮光するように形成
されている。

なお、第２Ｃ図はネガタイプのフォトレジスト４を用い
た場合の例であって、ポジタイプのフォトレジストを用
いる場合は、フォトマスク５の遮光膜７のパターニング
は上述の場合の逆となる。

次に、第２Ｄ図を参照して、現像操作により、フォトレ
ジスト４の未露光部分を除去し、パターニングされたレ
ジスト９を形成する。

次に、第２Ｅ図を参照して、レジスト９をマスクにして
、たとえばＣＦ４ガスを用いるプラズマエツチング法に
より、シリコン窒化膜３をエツチングする。シリコン窒
化膜３のエツチングの終了後、分離を一層確実にするた
めに、シリコン基板１とは反対の導電型の不純物をイオ
ン注入する場合もある。

次に、第２Ｆ図を参照して、レジスト９を剥離剤等で除
去する。

次に、第２Ｇ図を参照して、加熱処理を施して、熱的に
分離酸化膜１０を成長させる。

その後、ＣＦ４ガスを用いるプラズマエツチング法によ
り、シリコン窒化膜３を除去すると、第２Ｈ図に示した
、分離酸化膜１０が形成されたシリコン基板１が得られ
る。

［発明が解決しようとする課題］ 以上が、ＬＯＧＯＳ法の概要である。この方法では、第
２Ｇ図を参照して、分離酸化膜１０の終端が不明確で、
シリコン窒化膜３の下に分離酸化膜１０が長く延びる。

これは、ちょうど鳥の嘴に似ているので、バーズビーク
と呼ばれている。このバーズビークのために、分離幅が
長くなる。

半導体集結回路が微細化、高密度化している現状におい
て、分離幅を短くすることが要求されており、この分離
幅を短くする方法が数多く考案されている。たとえば、
上述のＬＯＧＯＳ法において、シリコン酸化膜の膜厚を
厚くすることにより、またシリコン窒化膜の膜厚を厚く
することにより、さらに分離酸化膜の形成条件を調節す
ることにより、第３図に示すような、分離幅の小さい分
離酸化膜を形成することができる。

しかしながら、上述した条件は、シリコン基板に歪応力
をかけることになり、分離酸化膜のカーブのきついとこ
ろで、シリコン基板に損傷を生じさせる結果となる。そ
のため、分離が不完全になったり、Ｐ−Ｎ接合リークを
生じさせたりする、という問題を招来していた。

この発明は上記のような問題点を解決するためになされ
たもので、シリコン基板に損傷を与えずに、分離幅の小
さい分離酸化膜を形成することのできる、分離酸化膜の
形成方法を提供することを目的とする。

［課題を解決するための手段］ この発明は、半導体基板に分離幅の小さい分離酸化膜を
形成する方法に係るものであり、以下の工程を備えてい
る。

（１）　半導体基板を準備する工程。

（２）　上記半導体基板上に酸化膜を形成する工程。

（３）　上記酸化膜の上に窒化膜を形成する工程。

（４）　上記窒化膜の上にレジストを塗布し、上記分離
酸化膜を形成する領域に相当する部分に開口部が形成さ
れるように、上記レジストをバタニングする工程。

（５）　上記バターニングされたレジストをマスクにし
、上記窒化膜をエツチングする工程。

（６）　上記窒化膜のエツチングを季冬えた後、上記レ
ジストをマスクにして、上記酸化膜をエツチングし、上
記分離酸化膜を形成すべき領域の部分の半導体基板表面
を露出させる工程。

（７）　上記露出面を上記レジストをマスクにしてエツ
チングし、上記半導体基板に断面形状Ｕ字形またはＶ字
形の溝を形成する工程。

（８）　上記溝を形成した後、上記レジストを除去し、
その後、熱酸化処理を施すことにより、上記溝内に上記
分離酸化膜を熱的に成長させ、該溝内に上記分離酸化膜
を埋込む工程。

ここに、上記断面形状Ｕ字形またはＶ字形溝の上端開口
部の径は、０．２μｍ〜０．６μｍにするのが好ましい
。

［作用］ ＬＯＧＯＳ酸化膜の形成領域に深い溝を設け、これを充
填する技術は公知である（たとえば、水田ら編、超高速
バイポーラ・デバイス、８９頁。

培風館、１９８５年発行）。この方法では、分離酸化膜
を、ＣＶＤ法により、上記溝内に充填している。しかし
ながら、この方法で、分離酸化膜を形成し、次いで、た
とえばトランジスタを形成すると、チャージが溜まり、
分離特性が悪くなり、十分な性能を有する半導体装置が
得られない。

一方、本発明においては、上述のとおり、Ｕ字形または
Ｖ字形の溝に、熱的に分離酸化膜を成長させて、該溝内
に分離酸化膜を充填することを特徴とする。それゆえに
、分離酸化膜が密に充填され、分離特性の良い分離酸化
膜が得られる。

［実施例］ 以下、この発明の一実施例を図について説明する。

第１Ａ図〜第１Ｊ図は、この発明の一実施例の工程を断
面図で示したものである。

第１Ａ図を参照して、半導体基板たとえばシリコン基板
１上に、熱的にシリコン酸化膜２を形成する。このシリ
コン酸化膜２の形成は、９５０℃で、ウェット雰囲気（
Ｈ２、０２）下に、シリコン基板１を置くことによって
得られる。次いで、その上に、ＳｉＨ４およびＮＨ，ガ
スを用いるＣＶＤ法により、シリコン窒化膜３を堆積さ
せる。

次に、第１Ｂ図を参照して、フォトレジスト４を塗布す
る。

次に、第１Ｃ図を参照して、フォトマスク５をフォトレ
ジスト４上に密着または接近させて紫外線８を照射する
。フォトマスク５はガラス６からなり、ガラス６上には
遮光膜７が形成されている。

この遮光膜７のパターンは、分離酸化膜を形成するとこ
ろを遮光するように形成されている。この遮光膜７の幅
は、０．２μｍから０．６μｍ程度に形成されている。

なお、第１Ｃ図はネガタイプのフォトレジスト４を用い
た場合の例であって、ポジタイプのフォトレジスト４を
用いる場合は、フォトマスクの遮光膜７のバターニング
は上述の場合の逆となる。

次に、第１Ｄ図を参照して、現像操作により、フォトレ
ジスト４の未露光部分を除去し、バターニングされたレ
ジスト９を形成する。

次に、第１Ｅ図を参照して、レジスト９をマスクにして
、たとえばＣＦ、ガスを用いるプラズマエツチング法に
より、シリコン窒化膜３をエツチングする。

次に、第１Ｆ図を参照して、レジスト９をマスクにして
、フッ酸等を用いるウェットエツチングにより、シリコ
ン酸化膜２をエツチングする。

次に、第１Ｇ図を参照して、レジスト９をマスクにして
、たとえばＣＦ４ガスのプラズマエツチング法により、
シリコン基板１に、断面形状がＵ字形またはＶ字形の溝
１１を形成する。溝の深さは、０．５μｍ〜１μｍが好
ましい。

次に、第１Ｈ図を参照して、レジスト９を剥離剤等で除
去する。

次に、第１Ｌ図を参照して、基板に、ウェット雰囲気（
Ｈ２，Ｏ□ガス）で熱酸化処理を施す。

この熱酸化処理により、上記Ｕ字形または７字形溝１１
内に分離酸化膜１０を熱的に成長させる。

このとき、Ｕ字形溝または１字形溝１１のシリコン表面
は溝の底部からも、溝の側壁からも酸化され、溝が分離
酸化膜で埋められるので、分離酸化膜の形成（第２Ｇ図
参照）にあたっての時間は、従来に比べて、約半分程度
で達成でき、る。

次に、第１Ｊ図を参照して、ＣＦ４ガスを用いるプラズ
マエツチングにより、シリコン窒化膜３を除去すると、
バーズビークの小さい、厚い分離酸化膜１０が形成され
る。

以上のように、実施例によれば、Ｕ字形またはＶ字形溝
の開口上端部の径を０．２μｍ〜０．６μｍにし、この
溝を短時間の熱酸化で、埋める。

それゆえ、空洞を生じることなく、溝が分離酸化膜で埋
め尽くされ、バーズビークの小さい、厚い分層酸化膜が
形成される。

また、シリコン窒化膜３の厚さ、シリコン酸化膜２の厚
さは、通常のＬＯＣＯＳ法と同じであるので、シリコン
基板に歪応力がかからず、分離酸化膜の形成にあたり、
シリコン基板は何ら損傷を受けない。

さらに、Ｕ次形またはＶ字形溝を形成し、該溝にポリシ
リコンをＣＶＤ法により堆積し、その後、このポリシリ
コンを酸化するという前述の公知技術では、シリコン基
板に大きな損傷を与えるという問題点があった。また、
前述の公知技術で、ポリシリコンの代わりにＣＶＤ酸化
膜を埋める方法においても、熱酸化膜とＣＶＤ酸化膜は
異質の膜であるため、電荷トラップが生じるという問題
点があった。これに対して、本発明に係る方法では、こ
のような問題点はすべて解決される。

以上、具体的な実施例を挙げて、この発明の分離酸化膜
の形成方法について説明したが、本発明は、その精神ま
たは主要な特徴から逸脱することなく、他の色々な形で
実施することができる。それゆえ、前述の実施例はあら
ゆる点で単なる例示にすぎず、°限定的に解釈してはな
らない。本発明の範囲は、特許請求の範囲によって示す
ものであって、明細書本文には何ら拘束されない。さら
に、特許請求の範囲の均等範囲に属する変型や変更は、
すべて本発明の範囲内のものである。

［発明の効果］ 以上説明したとおり、この発明によれば、半導体基板に
Ｕ字形またはＶ字形の溝を形成し、該溝内に熱的に分離
酸化膜を埋込んでいくように構成したので、半導体基板
に損傷を与えることなく、バーズビークの小さい厚い分
離酸化膜が形成される。それゆえ、半導体集積回路の微
細化、高密度化に有効に対処できるという効果を奏する
。

【図面の簡単な説明】

第１Ａ図、第１Ｂ図、第１Ｃ図、第１Ｄ図、第１Ｅ図、
第１Ｆ図、第１Ｇ図、第１Ｈ図、第１Ｉ図および第１Ｊ
図はこの発明の＝実施例の工程を断面図で示したもので
ある。第２Ａ図、第２Ｂ図、第２Ｃ図、第２Ｄ図、第２
Ｅ図、第２Ｆ図、第２Ｇ図、第２Ｈ図は従来のＬＯＣＯ
３法の工程を断面図で示したものである。第３図は改良
ＬＯＣＯ８法で形成した分離酸化膜の断面図である。 図において、１はシリコン基板、２はシリコン酸化膜、
３はシリコン窒化膜、４はフォトレジスト、９はレジス
ト、１０は分離酸化膜、１１はＵ字形またはＶ字形溝で
ある。 なお、各図中、同一符号は同一または相当部分を示す。

Claims (1)

1. 【特許請求の範囲】 半導体基板に分離幅の小さい分離酸化膜を形成する方法
   であって、 前記半導体基板を準備する工程と、 前記半導体基板上に酸化膜を形成する工程と、前記酸化
   膜の上に窒化膜を形成する工程と、前記窒化膜の上にレ
   ジストを塗布し、前記分離酸化膜を形成する領域に相当
   する部分に開口部が形成されるように、前記レジストを
   パターニングする工程と、 前記パターニングされたレジストをマスクにし、前記窒
   化膜をエッチングする工程と、 前記窒化膜のエッチングを終えた後、前記レジストをマ
   スクにして、前記酸化膜をエッチングし、前記分離酸化
   膜を形成すべき領域の部分の半導体基板表面を露出させ
   る工程と、 前記露出面を前記レジストをマスクにしてエッチングし
   、前記半導体基板に断面形状Ｕ字形またはＶ字形の溝を
   形成する工程と、 前記溝を形成した後、前記レジストを除去し、その後、
   熱酸化処理を施すことにより、前記溝内に前記分離酸化
   膜を熱的に成長させ、該溝内に前記分離酸化膜を埋込む
   工程と、 を備えた、分離酸化膜の形成方法。