JPS59200440A - 配線構造の製造方法 - Google Patents
配線構造の製造方法Info
- Publication number
- JPS59200440A JPS59200440A JP7400183A JP7400183A JPS59200440A JP S59200440 A JPS59200440 A JP S59200440A JP 7400183 A JP7400183 A JP 7400183A JP 7400183 A JP7400183 A JP 7400183A JP S59200440 A JPS59200440 A JP S59200440A
- Authority
- JP
- Japan
- Prior art keywords
- silicon oxide
- oxide film
- wiring
- bias voltage
- wiring pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はＩＣ，ＬＳＩ等の→配線構造の製造力トに関す
るもので、特に蛙配線パターンの側面など急峻な段差を
持つ表面を覆う絶縁膜の平坦化法に関するものである。
るもので、特に蛙配線パターンの側面など急峻な段差を
持つ表面を覆う絶縁膜の平坦化法に関するものである。
従来の多層配線構造は例えば第１図に示す如きもので、
シリコン基板１０１表面に被着されたシリコン酸化膜１
０２上に第１のアルミ配線１０３が設けられ、次いで第
１の層間絶縁膜となるシリコン酸化膜１０４が、更に第
２のアルミ配線１０５が胆、次重ねられた構造であった
。通常、層間絶縁膜と′なるシリコン酸化膜１０４は化
学気相成長法（ＣＶＤ、法）などで被着されておシ、下
地の第１のアルミ配線１０３の段差が反映し急峻な表面
段Ｍを持ってらた。したがって、第２のアルミ配線１０
５は上記第１の層間絶縁膜となるシリコン酸化膜１０４
の急峻な表面段差を横切る際断線を起こし易く、ＬＳＩ
の製造歩留シや信頼性を損なう原因の１つとして大きな
問題となっていた。また表面段差は第２のアルミ配線１
０５をパターニングする際のホトレジスト工程の寸法精
度をも低下させる原因となシＬＳＩの集積度の向上を阻
むものであった。この様に、金嫡配線バターニングと単
なるＣＶＤ法性法文１眉間絶縁膜の被着の組み合わせの
繰９返し１目は、たかだか２層の蝉配線構造を得るのも
か九シ困難であり、３層それ以上の多層配線を歩留シ良
くかつ高集積度に製造するのは殆んど不可能であった。
シリコン基板１０１表面に被着されたシリコン酸化膜１
０２上に第１のアルミ配線１０３が設けられ、次いで第
１の層間絶縁膜となるシリコン酸化膜１０４が、更に第
２のアルミ配線１０５が胆、次重ねられた構造であった
。通常、層間絶縁膜と′なるシリコン酸化膜１０４は化
学気相成長法（ＣＶＤ、法）などで被着されておシ、下
地の第１のアルミ配線１０３の段差が反映し急峻な表面
段Ｍを持ってらた。したがって、第２のアルミ配線１０
５は上記第１の層間絶縁膜となるシリコン酸化膜１０４
の急峻な表面段差を横切る際断線を起こし易く、ＬＳＩ
の製造歩留シや信頼性を損なう原因の１つとして大きな
問題となっていた。また表面段差は第２のアルミ配線１
０５をパターニングする際のホトレジスト工程の寸法精
度をも低下させる原因となシＬＳＩの集積度の向上を阻
むものであった。この様に、金嫡配線バターニングと単
なるＣＶＤ法性法文１眉間絶縁膜の被着の組み合わせの
繰９返し１目は、たかだか２層の蝉配線構造を得るのも
か九シ困難であり、３層それ以上の多層配線を歩留シ良
くかつ高集積度に製造するのは殆んど不可能であった。
第２図は第１図の従来構造の問題点である急峻な表面段
差を解消した多層配線構造を示すものである。例えば第
１のアルミ配線２０３０間隙を埋め込む形のシリコン酸
化膜２０４ａと、第２のアルミ配線２０５と第１のアル
ミ配線２０３との層間絶縁膜となるシリコン酸化膜２０
４ｂとが別途設けられ眉間絶縁膜となるシリコン酸化膜
２０４ｂ表面は千這面である構造である。この様な平坦
表面を持つシリコン酸化膜２０４ｂ上に設けられる第２
のアルミ配線２０５は段差での断線の懸念はなく、また
第１のアルミ配線と基本的には同一の良好な寸法精度で
バターニング可能であり、歩留シ、信頼性、。
差を解消した多層配線構造を示すものである。例えば第
１のアルミ配線２０３０間隙を埋め込む形のシリコン酸
化膜２０４ａと、第２のアルミ配線２０５と第１のアル
ミ配線２０３との層間絶縁膜となるシリコン酸化膜２０
４ｂとが別途設けられ眉間絶縁膜となるシリコン酸化膜
２０４ｂ表面は千這面である構造である。この様な平坦
表面を持つシリコン酸化膜２０４ｂ上に設けられる第２
のアルミ配線２０５は段差での断線の懸念はなく、また
第１のアルミ配線と基本的には同一の良好な寸法精度で
バターニング可能であり、歩留シ、信頼性、。
、集積度の観点からも全く問題がなく３層以上の多層配
線への発展も容易である。
線への発展も容易である。
しかしながら第２図に示す理想的な多層配線構造を実現
しようとすると、第１のアルミ配線２０３の間隙を埋め
るシリコン酸化膜２０４ａの被着と、第１と第２のアル
ミ配線間の層間絶縁のだめのシリコン酸化膜２０４ｂの
被着を同時に行なうのは困難で、埋込みの工程と眉間膜
形成工程とを分離した工程数の多い、また多くの装置を
要する複雑なものにならざるを得なかった。特に前者の
工程、すなわち同一層の配線相互間の間隙だけに絶に膜
を選択的に埋込むことが困難であシ、リントオフ法を基
本にした方法や有機膜の積上げによる平坦化と反応性イ
オンエッチによるバックエッチを組み合わせた方法など
が提案されてはいるが工程の複雑さ、制御性の点で十分
なものとは言えなかった。この様な情勢の中で、高周波
バイアススパッタ法による絶縁膜形成は、被着と平坦化
とが同一装置（真空系）内で実行し得るという点で注目
に値する。高周波バイアススパッタの機構はターゲ、ト
材料の基板上への４［と逆スパツタによるエツチングと
が同時進行しておシ、実効的には堆積とエツチングの差
の分の付着（あるいはエツチング）速度が得られる。ま
た堆積速度と逆スパツタの速度は下地膜の傾斜面の角度
に各々独立に依存し、実効的な付着速度も下地膜の傾斜
角度に依って異なシ、バイアス電圧等の条件を適当に選
べば段差のある表面上にある程度平坦な絶縁膜の被着が
可能である。
しようとすると、第１のアルミ配線２０３の間隙を埋め
るシリコン酸化膜２０４ａの被着と、第１と第２のアル
ミ配線間の層間絶縁のだめのシリコン酸化膜２０４ｂの
被着を同時に行なうのは困難で、埋込みの工程と眉間膜
形成工程とを分離した工程数の多い、また多くの装置を
要する複雑なものにならざるを得なかった。特に前者の
工程、すなわち同一層の配線相互間の間隙だけに絶に膜
を選択的に埋込むことが困難であシ、リントオフ法を基
本にした方法や有機膜の積上げによる平坦化と反応性イ
オンエッチによるバックエッチを組み合わせた方法など
が提案されてはいるが工程の複雑さ、制御性の点で十分
なものとは言えなかった。この様な情勢の中で、高周波
バイアススパッタ法による絶縁膜形成は、被着と平坦化
とが同一装置（真空系）内で実行し得るという点で注目
に値する。高周波バイアススパッタの機構はターゲ、ト
材料の基板上への４［と逆スパツタによるエツチングと
が同時進行しておシ、実効的には堆積とエツチングの差
の分の付着（あるいはエツチング）速度が得られる。ま
た堆積速度と逆スパツタの速度は下地膜の傾斜面の角度
に各々独立に依存し、実効的な付着速度も下地膜の傾斜
角度に依って異なシ、バイアス電圧等の条件を適当に選
べば段差のある表面上にある程度平坦な絶縁膜の被着が
可能である。
第３図はＣ，Ｙ、Ｔｉｎｇ氏らがジャーナル、オブ。
バキューム、サイエンス、アンド、テクノロジー（Ｊｏ
ｕｒｎａｌ ｏｆ Ｖａｃｕｕｍ ５ｃｉｅｎｃｅ ａ
ｎｄ Ｔｅｃｈｎｏｌｏｇｙ；誌第１５巻、第３号、１
１０５頁〜１１１２頁において説明しているモデルに基
づく高周波バイアススザック法による絶縁膜の被着過程
を順を追って示したものである。第３図（ａｌはシリコ
ン酸化膜３０２上に真空蒸着法で被着したアルミ等の金
属膜を配線３０３としてバターニングした状態を示す。
ｕｒｎａｌ ｏｆ Ｖａｃｕｕｍ ５ｃｉｅｎｃｅ ａ
ｎｄ Ｔｅｃｈｎｏｌｏｇｙ；誌第１５巻、第３号、１
１０５頁〜１１１２頁において説明しているモデルに基
づく高周波バイアススザック法による絶縁膜の被着過程
を順を追って示したものである。第３図（ａｌはシリコ
ン酸化膜３０２上に真空蒸着法で被着したアルミ等の金
属膜を配線３０３としてバターニングした状態を示す。
第３図（ｂ）は適度なバイアス電圧の条件でシリコン酸
化膜３０４を金属配線パターン３０３の厚さとほぼ同程
度の厚さになる迄被着した状態を示す。この時点で金属
配線パターン上に被着されるシリコン酸化膜の断面は金
属配線パターンとの界面を下底とし、バイアス電圧によ
って決まるテーパ角θを持つ台彪となる。第３図（Ｃ）
は同じ条件で更にシリコン酸Ｖヒ膜の被着を続けた状態
を示す。シリコン酸化膜ρ断面の斜辺は、前記テーパ角
θの角度を維持し赤つ金属配線断面の屑から延びる破線
の延長上に形成される。したがって同じ条件でシリコン
酸化゛籐の被着を続ければ台形の上底の長さは次第に減
少し、最終的には第３図（ｄ）に示す如く全く無くなシ
平坦化が達成される。この時金属配線パターン上のシリ
コン酸化膜の厚さは、当該パターンの幅をＷとしだ時に
） ＠ Ｗ ” ｔａｎθで与えられることになる。平
坦化の観点から考えるとθ＝０６が最も望ましいが、第
３図（−）〜（ｄ）の様に単一のスバ、り条件でシリコ
ン酸化膜の被着と平坦化を行なおうとするとθの値は５
０°あるいはそれ以上になるのが普通で第３図（ｄ）の
平坦な表面が得られる頃にはシリコン酸化膜が不必要に
厚過ぎる状態になるのが普通であった。
化膜３０４を金属配線パターン３０３の厚さとほぼ同程
度の厚さになる迄被着した状態を示す。この時点で金属
配線パターン上に被着されるシリコン酸化膜の断面は金
属配線パターンとの界面を下底とし、バイアス電圧によ
って決まるテーパ角θを持つ台彪となる。第３図（Ｃ）
は同じ条件で更にシリコン酸Ｖヒ膜の被着を続けた状態
を示す。シリコン酸化膜ρ断面の斜辺は、前記テーパ角
θの角度を維持し赤つ金属配線断面の屑から延びる破線
の延長上に形成される。したがって同じ条件でシリコン
酸化゛籐の被着を続ければ台形の上底の長さは次第に減
少し、最終的には第３図（ｄ）に示す如く全く無くなシ
平坦化が達成される。この時金属配線パターン上のシリ
コン酸化膜の厚さは、当該パターンの幅をＷとしだ時に
） ＠ Ｗ ” ｔａｎθで与えられることになる。平
坦化の観点から考えるとθ＝０６が最も望ましいが、第
３図（−）〜（ｄ）の様に単一のスバ、り条件でシリコ
ン酸化膜の被着と平坦化を行なおうとするとθの値は５
０°あるいはそれ以上になるのが普通で第３図（ｄ）の
平坦な表面が得られる頃にはシリコン酸化膜が不必要に
厚過ぎる状態になるのが普通であった。
とのため、第３図（ｃ）の如き状態まで高周波バイアス
スバッタ法でシリコン酸化膜を被着したのち、逆スパツ
タによりシリコン酸化膜をエツチングする方法が提案さ
れた。しかしながら逆スパツタによるエツチングは平坦
面と斜面とのエツチング速度の差が余９大きくなく、第
４図に示す如く金属パターン４０３上のシリコン酸化膜
４０４が台形状に場合によってはそれに加うるに逆スパ
ツタによるエツチング工程を含んだ絶縁膜の被着と平坦
化法の問題点を解決する方法を提供することにある。
スバッタ法でシリコン酸化膜を被着したのち、逆スパツ
タによりシリコン酸化膜をエツチングする方法が提案さ
れた。しかしながら逆スパツタによるエツチングは平坦
面と斜面とのエツチング速度の差が余９大きくなく、第
４図に示す如く金属パターン４０３上のシリコン酸化膜
４０４が台形状に場合によってはそれに加うるに逆スパ
ツタによるエツチング工程を含んだ絶縁膜の被着と平坦
化法の問題点を解決する方法を提供することにある。
本発明によれば半導体基板上あるいは半導体基板表面に
被着された絶縁膜上に導体膜を被着し配線パターンとし
て成形する工程と、該配線パターンに形状崩れが生じな
い低いバイアス電圧条件での高周波バイアススパッタ法
により、少くとも前記配線の膜厚以上の厚さの絶縁膜を
被着する工程と、表面平坦部における堆積速度とエツチ
ング速度が相拮抗し、かつ表面傾斜部におけるエツチン
グ速度が堆積速度を上回る高いバイアス電圧条件につい
て行った詳細な実験とその検討結果に基う゛ぐ□もので
ある。発明者らは配線材料としてアルば弓 モウムやモリブデンを用い、絶縁膜としてシリコン酸化
膜を用いて高周波バイアススパッタ法の実験を続けて来
たが以下の事実を知るに到った。例えばターゲットのシ
リコン酸化膜側に印加する順方向電力を一定とした場合
、基板側に印加するバイアス電圧をパラメータとして変
化すると、平坦面上でのシリコン酸化膜の実効被着速度
はバイアス電圧増加と共に減少し、あるバイアス電圧以
上では全く被着されない状況になる。（第５図）またテ
ーパ角θもバイアス電圧増加に伴って減少し、平坦面上
での実効被着速度が０になるバイアス電圧付近で殆んど
θ二〇°になる。このことは、できるだけ被着速度を大
きくしたい被着工程とテーパ角θを０°にしたい平坦化
工程とは両立しないことを意味する。単一スパッタ条件
で被着平坦化を行なう場合、最初から平坦化のためθ＝
０°を狙うと殆んどシリコン酸化膜は被着されないか、
非常に長い被着時間を要する。また、シリコン酸化膜の
実効被着速度がＯに近いバイアス電圧付近では下地の金
属、例えばモリブデンの方がエツチングが勝る状況に々
シ配線パターンの形状崩れが生じた。
被着された絶縁膜上に導体膜を被着し配線パターンとし
て成形する工程と、該配線パターンに形状崩れが生じな
い低いバイアス電圧条件での高周波バイアススパッタ法
により、少くとも前記配線の膜厚以上の厚さの絶縁膜を
被着する工程と、表面平坦部における堆積速度とエツチ
ング速度が相拮抗し、かつ表面傾斜部におけるエツチン
グ速度が堆積速度を上回る高いバイアス電圧条件につい
て行った詳細な実験とその検討結果に基う゛ぐ□もので
ある。発明者らは配線材料としてアルば弓 モウムやモリブデンを用い、絶縁膜としてシリコン酸化
膜を用いて高周波バイアススパッタ法の実験を続けて来
たが以下の事実を知るに到った。例えばターゲットのシ
リコン酸化膜側に印加する順方向電力を一定とした場合
、基板側に印加するバイアス電圧をパラメータとして変
化すると、平坦面上でのシリコン酸化膜の実効被着速度
はバイアス電圧増加と共に減少し、あるバイアス電圧以
上では全く被着されない状況になる。（第５図）またテ
ーパ角θもバイアス電圧増加に伴って減少し、平坦面上
での実効被着速度が０になるバイアス電圧付近で殆んど
θ二〇°になる。このことは、できるだけ被着速度を大
きくしたい被着工程とテーパ角θを０°にしたい平坦化
工程とは両立しないことを意味する。単一スパッタ条件
で被着平坦化を行なう場合、最初から平坦化のためθ＝
０°を狙うと殆んどシリコン酸化膜は被着されないか、
非常に長い被着時間を要する。また、シリコン酸化膜の
実効被着速度がＯに近いバイアス電圧付近では下地の金
属、例えばモリブデンの方がエツチングが勝る状況に々
シ配線パターンの形状崩れが生じた。
第６図はこの形状崩れの１例を示す断面略図であしたが
って、下地金属パターンの形状崩れが生じない範囲で、
できる限シ短時間で平坦なシリコ／酸化膜を得るだめの
条件が必要である。以下、この条件を満たすために考案
された本発明について実施例を示す図面を参照して説明
する。
って、下地金属パターンの形状崩れが生じない範囲で、
できる限シ短時間で平坦なシリコ／酸化膜を得るだめの
条件が必要である。以下、この条件を満たすために考案
された本発明について実施例を示す図面を参照して説明
する。
第７図は一実施例を工程を追って順次示しだ断、面図で
ある。第７図（ＩＬ）は平坦な表面を持つシリコン基板
７０１上にシリコン酸化膜７０２を熱酸化法等で被着し
たのち、モリブデン膜を５０００’；、程度の厚さにス
パッタ法等で真壁蒸着し、通常のホトレジスト工程とド
ライエツチング工程ｔｉｔて金属配線７０３としてバタ
ーニングした状態を示す。次いで、第７図（ｂ） Ｋ示
す如く比較的小さなバイアス電圧条件での高周波バイア
ススパッタでシリコン酸化膜７０４を少くともモリブデ
ン配線パターンの厚さ以上被着する。この時、モリブデ
ン配線パターンの断面形状はパターニング直後の形状を
そのまま形崩れなしに維持し、かつモリブデンパターン
上に被着されるシリコン酸化膜７０４ｂのテーパ角はか
なシ大きくなる。しかしながら平坦面上でのシリコン酸
化−の被着速度は数百〜１００ＯＡ／分と大きく数分で
この状態は実現できる。次いで、件では平坦面以外の斜
面ではすべてエツチングが進行し、最終的には第７図（
ｄ）に示す如くテーパ角は殆んど０１即ち配線パターン
上のシリコン酸化膜は殆んど平坦にできる。
ある。第７図（ＩＬ）は平坦な表面を持つシリコン基板
７０１上にシリコン酸化膜７０２を熱酸化法等で被着し
たのち、モリブデン膜を５０００’；、程度の厚さにス
パッタ法等で真壁蒸着し、通常のホトレジスト工程とド
ライエツチング工程ｔｉｔて金属配線７０３としてバタ
ーニングした状態を示す。次いで、第７図（ｂ） Ｋ示
す如く比較的小さなバイアス電圧条件での高周波バイア
ススパッタでシリコン酸化膜７０４を少くともモリブデ
ン配線パターンの厚さ以上被着する。この時、モリブデ
ン配線パターンの断面形状はパターニング直後の形状を
そのまま形崩れなしに維持し、かつモリブデンパターン
上に被着されるシリコン酸化膜７０４ｂのテーパ角はか
なシ大きくなる。しかしながら平坦面上でのシリコン酸
化−の被着速度は数百〜１００ＯＡ／分と大きく数分で
この状態は実現できる。次いで、件では平坦面以外の斜
面ではすべてエツチングが進行し、最終的には第７図（
ｄ）に示す如くテーパ角は殆んど０１即ち配線パターン
上のシリコン酸化膜は殆んど平坦にできる。
以上説明した如く本発明の特徴は、絶縁膜の被着工程と
平坦化工程とをバイアス電圧を２段階に切換えた高周波
バイアススパッタ法により行なうれや、非常に長いスパ
ッタ時間、また膜厚制御精度が良くないことなどの諸問
題は回避できる。
平坦化工程とをバイアス電圧を２段階に切換えた高周波
バイアススパッタ法により行なうれや、非常に長いスパ
ッタ時間、また膜厚制御精度が良くないことなどの諸問
題は回避できる。
とができる。その結果、後に形成される高次の配線の断
線２寸法精度の悪化が回避できそれをＬＳＩ純物ドープ
したシリコン等の半導体を用いることもできる。
線２寸法精度の悪化が回避できそれをＬＳＩ純物ドープ
したシリコン等の半導体を用いることもできる。
第１図は従来の多層配線構造の模式的断面図、アメスパ
ッタ法による絶縁膜の被着、平坦化過程；１を説明する
模式断面図、第４図は第３図の方法の欠点の改善のため
逆スノくツタ法を用いた場合の結果を説明するための模
式断面図である。第５図は高周波バイアススパッタ法を
特徴づけるシリコン酸化膜の実効被着速度のノ々イアス
電圧依存性を説明するだめの図、第６図は単一スノくツ
タ条件でシリコン酸化膜の被着平坦化を行なう場合に問
題となる下地金属膜の形状部れの例を示す模式断面図で
ある。第７図は本発明の方法の一実施例を示す模式断面
図である。図中の番号はそれぞれ以下のものを示してい
る。 １０１．２０１，３０１，４０１，７０１・・・シリコ
ン基板１０２．２０２，３０２，４０２，７０２・・・
シリコン酸化膜１０３．２０３，３０３，４０３，７０
３・・・アルミニウムあるいはモリブデンなどの第１金
属配線 １０４．２０４，３０４，４０４，７０４・・・シリコ
ン酸化膜１０５ 、２０５ 、・・アルミニウムなどの
第２金属配線１０６．２０６ ・・・シリコン酸化膜６
０１・・・モリブデン配線 ６０２・・・シリコン酸化膜。 工業技術院長 第２−図 ０１ 第３図 （ｄ） ＄４−図 第５図 ＄６０ 第７図 （Ｃ） （ｄ） 手続補正書（自発） 昭和４２年Ｚ月２夕日 特許庁長官殿 １、事件の表示 昭和５８年特許願第０７４００１
号２、発明の名称 配線構造の製造方法３、補正をす
る者 事件との関係 出 願 人 東京都千代田区霞が関１丁目３番１号 ・４．補正の対象 明細書の「発明の詳細な説明」の欄 明細書の「図面の簡単な説明」の欄 図面 ５１ 補正の内容 （１）明細書第３頁第８行目に「解消した多層配線−造
」とあるのを「解消した理想的な多層配線構を 造」と補正する。 （２）明細書第８頁第５行目に［相拮抗し−１とあるの
を「はぼ平衡し」と補正する。 （３）明細書第８頁第１３行目Ｋ［モリブデンを用いＪ
とあるのを「モリブデン更には多結晶シリコン等を用い
」と補正する。 （４）明細書第８頁第１３行目に「絶縁膜として」とあ
るのを「絶縁膜としては」と補正する。 （５） ８Ａ細誓書第８第１４行目に「酸化膜を用℃
・て」とあるのを「酸化膜やシリコン窄化膜等を用いて
」と補正する。 （６）明細書第８頁第２０行目に［ある）（イ７ス電圧
以上」とあるのを［あるバイアス電、圧（例支ば順方向
電力ＩＫＷの場合、およそ５５０Ｖ）以上」と補正する
。 （７） 明細書第９頁第１２行目に「金属、例えば」
とあるのを「配線材料、例えば」と補正する。 （８）明細Ｎ第９頁第１９行目ｋ「下地金属バター“ン
Ｊとあるのを「下地配線パターン」と補正する。 （９）明細書第８頁第２０行目から第１０頁第１行目Ｋ
かげて「シリコン酸化膜」とあるのを１絶縁腫」と補正
する。 ００）明＃ｌ臀第１０頁第９行目に「金属Ｊとあるのを
Ｃ「モリブデン」と補正する。 （１１）明細書第１０頁第１２行目に「圧条件での」と
あるのを「圧条件（ＩＶ３方向電力ＩＫＷでバイアス電
圧１５０Ｖ）での」と補正する。 （（２）明細書第１０頁第１８行目に［かなり大きくな
る。」とあるのを「かなり太き（，４５”’程度となる
。」と補正する。 （至）明細書第１０頁第１９行目から第２０行目にかけ
て［被着速度は数百〜ｔｏｏｏＸ／ｅと大きく数分でこ
の状態は実現できる。」とあるのを［被着速度は約５ｏ
ｏｎ／分と大きく１０分程度でこの状態は実現できる。 」と補正する。 （１◇ 明細書第１１頁第２行目から第３行目にｈ−ゆ
て「大きなバイアス電圧で」とあるのを「大きなバイア
ス電圧（前記の順方向電力ＩＫＷの場合、５５０Ｖ）で
」と補正する。 （匂 明細書第１１頁第７行目の後に次の文を挿入する
。「例えばこの実施例においてモリブデン配とエツチン
グをスパッタ時間を通して完全に平衡宝の困難があるが
堆積速度と＝・チング速度の差が非常に小さくなる状態
を維持するのは容易であり、スパッタ時間を平均すると
概ね干物と考えて良（・状態を実現できる。」 ００ 明細書第１１頁第１３行目に１下地金輛配線」
とあるのを「下地配線」と補正する。 （１７） 明細書第１２頁１＠７行目から第８行目に
かけて「除去するため既に提案されている多層配線」と
あるのを「除去した理想的な多層配線」と補正する。 （ロ）明細書第１２頁第１３行目に「欠点の改善のため
逆スパツタ法を用いた場合」とあるのを「欠点を改善し
ようとして提案された、逆スパツタを用いた方法」と補
正する。 （搬 明細書第１２負第１５行目に「を特徴づける」と
あるのを「を用いた場合の」と補正する。 （１）明細書第１２頁第１９行目に「下地金属膜の形状
」とあるのを「下地配線の形状」と補正する。 滲す図 バイアス′電、壬、（Ｖ）
ッタ法による絶縁膜の被着、平坦化過程；１を説明する
模式断面図、第４図は第３図の方法の欠点の改善のため
逆スノくツタ法を用いた場合の結果を説明するための模
式断面図である。第５図は高周波バイアススパッタ法を
特徴づけるシリコン酸化膜の実効被着速度のノ々イアス
電圧依存性を説明するだめの図、第６図は単一スノくツ
タ条件でシリコン酸化膜の被着平坦化を行なう場合に問
題となる下地金属膜の形状部れの例を示す模式断面図で
ある。第７図は本発明の方法の一実施例を示す模式断面
図である。図中の番号はそれぞれ以下のものを示してい
る。 １０１．２０１，３０１，４０１，７０１・・・シリコ
ン基板１０２．２０２，３０２，４０２，７０２・・・
シリコン酸化膜１０３．２０３，３０３，４０３，７０
３・・・アルミニウムあるいはモリブデンなどの第１金
属配線 １０４．２０４，３０４，４０４，７０４・・・シリコ
ン酸化膜１０５ 、２０５ 、・・アルミニウムなどの
第２金属配線１０６．２０６ ・・・シリコン酸化膜６
０１・・・モリブデン配線 ６０２・・・シリコン酸化膜。 工業技術院長 第２−図 ０１ 第３図 （ｄ） ＄４−図 第５図 ＄６０ 第７図 （Ｃ） （ｄ） 手続補正書（自発） 昭和４２年Ｚ月２夕日 特許庁長官殿 １、事件の表示 昭和５８年特許願第０７４００１
号２、発明の名称 配線構造の製造方法３、補正をす
る者 事件との関係 出 願 人 東京都千代田区霞が関１丁目３番１号 ・４．補正の対象 明細書の「発明の詳細な説明」の欄 明細書の「図面の簡単な説明」の欄 図面 ５１ 補正の内容 （１）明細書第３頁第８行目に「解消した多層配線−造
」とあるのを「解消した理想的な多層配線構を 造」と補正する。 （２）明細書第８頁第５行目に［相拮抗し−１とあるの
を「はぼ平衡し」と補正する。 （３）明細書第８頁第１３行目Ｋ［モリブデンを用いＪ
とあるのを「モリブデン更には多結晶シリコン等を用い
」と補正する。 （４）明細書第８頁第１３行目に「絶縁膜として」とあ
るのを「絶縁膜としては」と補正する。 （５） ８Ａ細誓書第８第１４行目に「酸化膜を用℃
・て」とあるのを「酸化膜やシリコン窄化膜等を用いて
」と補正する。 （６）明細書第８頁第２０行目に［ある）（イ７ス電圧
以上」とあるのを［あるバイアス電、圧（例支ば順方向
電力ＩＫＷの場合、およそ５５０Ｖ）以上」と補正する
。 （７） 明細書第９頁第１２行目に「金属、例えば」
とあるのを「配線材料、例えば」と補正する。 （８）明細Ｎ第９頁第１９行目ｋ「下地金属バター“ン
Ｊとあるのを「下地配線パターン」と補正する。 （９）明細書第８頁第２０行目から第１０頁第１行目Ｋ
かげて「シリコン酸化膜」とあるのを１絶縁腫」と補正
する。 ００）明＃ｌ臀第１０頁第９行目に「金属Ｊとあるのを
Ｃ「モリブデン」と補正する。 （１１）明細書第１０頁第１２行目に「圧条件での」と
あるのを「圧条件（ＩＶ３方向電力ＩＫＷでバイアス電
圧１５０Ｖ）での」と補正する。 （（２）明細書第１０頁第１８行目に［かなり大きくな
る。」とあるのを「かなり太き（，４５”’程度となる
。」と補正する。 （至）明細書第１０頁第１９行目から第２０行目にかけ
て［被着速度は数百〜ｔｏｏｏＸ／ｅと大きく数分でこ
の状態は実現できる。」とあるのを［被着速度は約５ｏ
ｏｎ／分と大きく１０分程度でこの状態は実現できる。 」と補正する。 （１◇ 明細書第１１頁第２行目から第３行目にｈ−ゆ
て「大きなバイアス電圧で」とあるのを「大きなバイア
ス電圧（前記の順方向電力ＩＫＷの場合、５５０Ｖ）で
」と補正する。 （匂 明細書第１１頁第７行目の後に次の文を挿入する
。「例えばこの実施例においてモリブデン配とエツチン
グをスパッタ時間を通して完全に平衡宝の困難があるが
堆積速度と＝・チング速度の差が非常に小さくなる状態
を維持するのは容易であり、スパッタ時間を平均すると
概ね干物と考えて良（・状態を実現できる。」 ００ 明細書第１１頁第１３行目に１下地金輛配線」
とあるのを「下地配線」と補正する。 （１７） 明細書第１２頁１＠７行目から第８行目に
かけて「除去するため既に提案されている多層配線」と
あるのを「除去した理想的な多層配線」と補正する。 （ロ）明細書第１２頁第１３行目に「欠点の改善のため
逆スパツタ法を用いた場合」とあるのを「欠点を改善し
ようとして提案された、逆スパツタを用いた方法」と補
正する。 （搬 明細書第１２負第１５行目に「を特徴づける」と
あるのを「を用いた場合の」と補正する。 （１）明細書第１２頁第１９行目に「下地金属膜の形状
」とあるのを「下地配線の形状」と補正する。 滲す図 バイアス′電、壬、（Ｖ）
Claims (1)
- 半導体基板上あるいは半導体基板表面に被着された絶縁
膜上に導体膜を被着し配線パターンとして成形する工程
と、該配線パターンに形成筋れが生じない低いバイアス
電圧条件での高周波バイア
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7400183A JPS59200440A (ja) | 1983-04-28 | 1983-04-28 | 配線構造の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7400183A JPS59200440A (ja) | 1983-04-28 | 1983-04-28 | 配線構造の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59200440A true JPS59200440A (ja) | 1984-11-13 |
Family
ID=13534395
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7400183A Pending JPS59200440A (ja) | 1983-04-28 | 1983-04-28 | 配線構造の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59200440A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5028982A (en) * | 1985-02-20 | 1991-07-02 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| JPH0856024A (ja) * | 1994-08-09 | 1996-02-27 | Nec Corp | 集積回路の製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55130147A (en) * | 1973-06-29 | 1980-10-08 | Ibm | Multilayer wired integrated circuit |
-
1983
- 1983-04-28 JP JP7400183A patent/JPS59200440A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55130147A (en) * | 1973-06-29 | 1980-10-08 | Ibm | Multilayer wired integrated circuit |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5028982A (en) * | 1985-02-20 | 1991-07-02 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| JPH0856024A (ja) * | 1994-08-09 | 1996-02-27 | Nec Corp | 集積回路の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59200440A (ja) | 配線構造の製造方法 | |
| JPH045865A (ja) | 半導体記憶装置及びその製造方法 | |
| JPH0669099B2 (ja) | Ｍｉｓ型半導体装置 | |
| JPS5842227A (ja) | 半導体装置の製造方法 | |
| JPH0228923A (ja) | 半導体装置の製造方法 | |
| JPS6376351A (ja) | 多層配線の形成方法 | |
| JPS5951549A (ja) | 集積回路装置の製造方法 | |
| JPS5928358A (ja) | 半導体装置の製造方法 | |
| JPS5979585A (ja) | ジヨセフソン接合素子とその製造方法 | |
| JPH0416939B2 (ja) | ||
| JPS63293948A (ja) | 層間絶縁膜の形成方法 | |
| JPH06310542A (ja) | 半導体装置の電極の製造方法 | |
| JP2647279B2 (ja) | 積層膜の作製方法 | |
| JPH1187310A (ja) | 緩やかな傾斜を有する酸化膜パターン形成のための半導体素子の製造方法 | |
| JPH0548159A (ja) | 酸化物超伝導体装置及びその製造方法 | |
| JPS6149437A (ja) | 半導体装置 | |
| JPS5895840A (ja) | 半導体装置の製造法 | |
| JPH03157925A (ja) | 半導体装置の製造方法 | |
| JPS63111644A (ja) | 半導体装置の製造方法 | |
| JPS63296277A (ja) | 半導体集積回路装置 | |
| JPS63221637A (ja) | シリコンウエ−ハにおける完全誘電体分離構造およびその構造の製造方法 | |
| JPS5885529A (ja) | 半導体装置の製造方法 | |
| JPS63194376A (ja) | ジヨセフソン接合素子 | |
| JPS6177343A (ja) | 半導体装置の製造方法 | |
| JPS61289681A (ja) | 超伝導トンネル接合素子の製作方法 |