JPH0228923A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0228923A
JPH0228923A JP18000088A JP18000088A JPH0228923A JP H0228923 A JPH0228923 A JP H0228923A JP 18000088 A JP18000088 A JP 18000088A JP 18000088 A JP18000088 A JP 18000088A JP H0228923 A JPH0228923 A JP H0228923A
Authority
JP
Japan
Prior art keywords
insulating film
opening
etching
film
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP18000088A
Other languages
English (en)
Other versions
JPH0797581B2 (ja
Inventor
Masahiko Saito
雅彦 斎藤
Toshiaki Muratani
利明 村谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP63180000A priority Critical patent/JPH0797581B2/ja
Publication of JPH0228923A publication Critical patent/JPH0228923A/ja
Publication of JPH0797581B2 publication Critical patent/JPH0797581B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、半導体装置の製造方法に係や、特に基板に形
成した素子と配線間、又は多層配線では配線間等のコン
タクトをとるため、絶縁膜にドライエツチングにより開
孔を形成する方法に関するものである。
〈従来の技術〉 現在、基板に形成した素子とのコンタクト、或いは多層
配線では配線間のコンタクトをとるために、エツチング
マスク形成後絶縁膜をエツチングにより開孔することが
行われている。
処でこの種の絶縁膜は、プロセス(平担化・微細化)、
又はデバイス特性上から複数種類の絶縁膜を積層した複
合膜として構成することが多い。
上記のように異種の絶縁膜を積層したものを一度にエツ
チングすると、上下層の境界に於いて、下層に対し上層
絶縁膜がオーバーハング構造になりやすい。
第2図にオーバーハング構造の例を示す。
同図において基板又は配線1上に積層された下層絶縁膜
2及び上層絶縁膜3は、フォトレジスト4をマスクとし
て開孔が形成されているが、下層絶縁膜2の開孔面積が
上層絶縁膜3の開孔面積に比べて大きくなっておりオー
バーハング構造を呈している。このような場合、開孔部
に配線材料5を被着すると第3図のように突出した上層
の陰になる部分が生じ、段差被覆性が著しく悪くなって
断線の原因になる。そのため第4図に示すように、複合
絶縁膜の上層の絶縁膜3をエツチング後下層の絶縁膜2
を異方性エツチングするか、第5図に示すように下層の
絶縁膜2にマスク材料4を形成し、エツチングを行った
後マスク材料4を除去し、その上へ上層の絶縁膜3を形
成してそれぞれにマスク材事を形成しエツチングするか
、第5図に示すようにオーバーハング構造を防止するた
め上・下層の絶縁膜3,2のエツチング後、上層の絶縁
膜3のみをエツチングするか、第6図に示すようにマス
ク材料4のテーパー角と、マスク材料4と絶縁膜の選択
比(エツチング速度の比)によって、上層の絶縁膜3の
テーパー角を制御し、更に上層の絶縁膜3のテーパー角
と上層の絶縁膜3及び下層の絶縁膜2の選択比により下
層の絶縁膜2のテーパー角を制御して段差被覆性のすぐ
れた開孔を、RIEにより形成すること等により対処し
てきた。
〈発明が解決しようとする問題点〉 第4図に示すように下層絶縁膜2を異方性エツチングす
る方法は、被エツチング材料によっては異方性が不完全
であったり、異方性を達成しても近年の微細化に伴う開
孔部のアスペクト比(開孔部の幅に対する深さの比)の
上昇により、配線材料の段差被覆性が悪くなる。
又第5図に示すように2度に分けてマスクを形成し、エ
ツチングする方法は、工程が複雑である、マスク形成の
際に合わせ精度が要求される、及び開孔部の寸法が拡大
する等の問題がある。又、マスク形成の際にズレが生じ
ていると実際の開孔部の寸法が小さくなりすぎ、導通が
確保できなくなる場合も生じる。
更に第5図に示すように最後に上層の絶縁膜3のみをエ
ツチングしてオーパーツ・ング構造を防止する方法は、
下層の絶縁膜20オーバーハング状態に左右される。こ
のため上層の絶縁膜3のみの後退量を十分にとる必要が
あり開孔部の寸法が拡大する。
又第6図に示すように、マスク材料4及び上層絶縁膜3
のテーパー角と、マスク材料と絶縁膜、及び絶縁膜同志
の選択比により開孔部のテーパー角を制御する方法は、
エツチング面積比の変化、絶縁膜自身の膜質の変化によ
りテーパー角の制御性が悪くなる。
又、最初からテーパー角を考慮しエツチングしているた
めオーバーエツチングに対して後退量が大きいため開孔
部の寸法が拡大する等の問題がある0 く問題点を解決するための手段〉 本発明は、以上のような点に鑑みてなされたもので、開
孔寸法の微細化と配線材料の段差被覆性を満足させるた
めのものである。上層の絶縁膜のエツチング後、下層の
絶縁膜を異方性エツチング・して開孔を形成した後、上
層の絶縁膜のみをエツチングして後退させ、下層の絶縁
膜の上面を露出させ、続いて、段差被覆性を向上させる
ために、その露出した下層の絶縁膜の上面に異方性エツ
チングをし下層の絶縁膜の開孔上端部にテーパーをつけ
て絶縁膜に開口をもつ半導体装置を形成する。
〈発明の実施例〉 配線間の絶縁膜にコンタクト孔を形成する場合を実施例
に挙げて説明する。
第1図(a)〜(ロ))は、本発明によるマスク材料の
形成工程からエツチング工程及び配線材料の被着工種ま
での一実施例を示す断面図である。第1図(a)におい
て配線材料1上に例えばプラズマCVDによりシリコン
窒化膜からなる下層の絶縁膜2を形成し、その上に例え
ばPIQからなる上層の絶縁膜3を形成し、2層の複合
層間絶縁膜を形成する。
次に上記複合層間絶縁膜2,3の所望位置に開孔を形成
するため、上層絶縁膜、3上に7・オ斗し・2?ト4を
塗布し、これに所定のパターンを形成する。
本実施例では上記フォトレジスト4のテーパー角は、露
光、現像及びベーク条件等を選択することにより、約8
0度に形成した。
第1図(b)に示すようにまずPIQからなる上層の絶
縁膜3を0□を主体とするりアクティブイオンエツチン
グ(以下RIEと略す)により開孔を形成する。続いて
第1図(c)に示すように、シリコン窒化膜からなる下
層の絶縁膜2を、少なくともFを含むガスでRIEによ
り、条件を選択して異方性エツチングする。続いて第1
図(d)に示すように、再び02を主体とするRIEに
より、PIQからなる上層の絶縁膜3の開孔側壁面をフ
ォトレジスト4とともに後退させ、シリコン窒化膜から
なる下層の絶縁膜2の上面を露出させる。続いて第1図
(e)に示すように、再び少なくともFを含むガスで、
RI Eにより条件を選択して異方性エツチングを行う
と、シリコン窒化膜からなる下層の絶縁膜の開口上端部
にテーパーを形成することができる。
第4図(f)はフォトレジストを除去し、第1図(g)
は上記開孔にスパッタリング等により例えば・Al−8
iからなる配線材料5を被着したものであり、上記工程
を経て形成した開孔は各層間でほぼ連続した状態を呈す
るため、配線材料5の段差被覆性も大幅に改善される。
又、上記エツチング法によって形成した素子構造はコン
タクト抵抗、ダメージ等実素子への影響が全くないこと
も確認している。
本実施例によるエツチングでは、微細な開孔であるにも
かかわらず、テーパー角を有することによって段差被覆
性が改善されるばかりか、第1図(b)から(e)’j
で連続的にエツチングできるため、工程の短縮も可能に
なった。
また半導体基板上に形成する絶縁膜は、CVDSiO2
/PIQ等の複合絶縁膜であってもよく、2層以上の絶
縁膜を積層した多層絶縁膜であってもよい。
〈発明の効果〉 以上説明した通り本発明によれば、 1回のマスク形成により開孔部にオーバーハングを生じ
ることなく、段差部に所望のテーパーをつけ、配線材料
の段差被覆性を良くし、かつ複合膜を連続的にエツチン
グすることができる。
また、開口部は異方性エツチングを行っているために底
部形状の垂直性が良好で、そのため多数の半導体装置(
ウェーハ)を同時処理した時の膜厚等の不均一性を避け
るために行なうオーバーエツチングに対しても、開孔部
の横方向シフトが極めて少なく寸法精度の高い開口を加
工し得る。また、エツチング面積、絶縁膜自身の膜質の
変化に強く、再現性の良い開孔が得られる等の効果があ
る。
【図面の簡単な説明】
第1図(a)〜□□□)は、本発明によるマスク形成工
程からエツチング工程及び配線材料の被着工程までの一
実鴫例を示す断面図、 第2図は、オーバーハングをもつ2層絶縁膜の断面図、 第3図は、オーバーハングをもつ2層絶縁膜の開孔部に
配線材料を被着した場合の断面図、第4図乃至第6図は
従来方法における絶縁膜の各種エツチング方法を説明す
るための断面図である。 1:半導体基板、配線材料 2:下層の絶縁膜 3:上層の絶縁膜 4:マスク材料 5:配線材料 代理人 弁理士 杉 山 毅 至(他1名)@1図 第1 図

Claims (1)

  1. 【特許請求の範囲】 半導体基板上に少なくとも2層積層して形成した多層絶
    縁膜エッチングにより開孔を形成する方法において 多層絶縁膜上にエッチングマスクを被覆する工程と、 上記エッチングマスク材に開孔側壁面の傾斜角が鋭角と
    なる開孔を形成する工程と、 上記エッチングマスク材をマスクにして上層絶縁膜をエ
    ッチングして開孔を形成する工程と、上記開孔を利用し
    て下層絶縁膜をドライエッチングにより異方性エッチン
    グする工程と、 上層絶縁膜の開孔側壁面をエッチングして下層絶縁膜の
    開孔上端より後退させ、下層絶縁膜の上面を露出させる
    工程と、 上記露出した下層絶縁膜の開孔上端部をドライエッチン
    グにより異方性エッチングしてテーパーを形成する工程
    とからなることを特徴とする半導体装置の製造方法。
JP63180000A 1988-07-18 1988-07-18 半導体装置の製造方法 Expired - Fee Related JPH0797581B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63180000A JPH0797581B2 (ja) 1988-07-18 1988-07-18 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63180000A JPH0797581B2 (ja) 1988-07-18 1988-07-18 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH0228923A true JPH0228923A (ja) 1990-01-31
JPH0797581B2 JPH0797581B2 (ja) 1995-10-18

Family

ID=16075702

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63180000A Expired - Fee Related JPH0797581B2 (ja) 1988-07-18 1988-07-18 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0797581B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH047858A (ja) * 1990-04-25 1992-01-13 Sanyo Electric Co Ltd 半導体集積回路とその製造方法
JPH0410420A (ja) * 1990-04-26 1992-01-14 Sanyo Electric Co Ltd 半導体集積回路の製造方法
JPH0410424A (ja) * 1990-04-26 1992-01-14 Sanyo Electric Co Ltd 半導体集積回路の製造方法
JPH04155834A (ja) * 1990-10-18 1992-05-28 Sharp Corp 多層層間絶縁膜のエッチング方法
JP2005510064A (ja) * 2001-11-12 2005-04-14 サムスン エレクトロニクス カンパニー リミテッド 半導体素子の接触部及びその製造方法、並びにこれを含む液晶表示装置用薄膜トランジスタアレイ基板及びその製造方法
US7737445B2 (en) 2001-11-12 2010-06-15 Samsung Electronics Co., Ltd. Contact portion of semiconductor device, and thin film transistor array panel for display device including the contact portion

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5984529A (ja) * 1982-11-08 1984-05-16 Nippon Denso Co Ltd パタ−ン形成方法
JPS60111422A (ja) * 1983-11-21 1985-06-17 Fujitsu Ltd 半導体装置の製造方法
JPS61296722A (ja) * 1985-06-25 1986-12-27 Nec Corp 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5984529A (ja) * 1982-11-08 1984-05-16 Nippon Denso Co Ltd パタ−ン形成方法
JPS60111422A (ja) * 1983-11-21 1985-06-17 Fujitsu Ltd 半導体装置の製造方法
JPS61296722A (ja) * 1985-06-25 1986-12-27 Nec Corp 半導体装置の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH047858A (ja) * 1990-04-25 1992-01-13 Sanyo Electric Co Ltd 半導体集積回路とその製造方法
JPH0410420A (ja) * 1990-04-26 1992-01-14 Sanyo Electric Co Ltd 半導体集積回路の製造方法
JPH0410424A (ja) * 1990-04-26 1992-01-14 Sanyo Electric Co Ltd 半導体集積回路の製造方法
JPH04155834A (ja) * 1990-10-18 1992-05-28 Sharp Corp 多層層間絶縁膜のエッチング方法
JP2005510064A (ja) * 2001-11-12 2005-04-14 サムスン エレクトロニクス カンパニー リミテッド 半導体素子の接触部及びその製造方法、並びにこれを含む液晶表示装置用薄膜トランジスタアレイ基板及びその製造方法
US7737445B2 (en) 2001-11-12 2010-06-15 Samsung Electronics Co., Ltd. Contact portion of semiconductor device, and thin film transistor array panel for display device including the contact portion

Also Published As

Publication number Publication date
JPH0797581B2 (ja) 1995-10-18

Similar Documents

Publication Publication Date Title
US5444021A (en) Method for making a contact hole of a semiconductor device
JPH0775235B2 (ja) シリコンウエハ内に貫通導体を形成する為の平担化方法
US6297145B1 (en) Method of forming a wiring layer having an air bridge construction
US7557038B2 (en) Method for fabricating self-aligned contact hole
JPH0228923A (ja) 半導体装置の製造方法
KR19990062438A (ko) 반도체 장치 및 그 제조 방법
JP2695689B2 (ja) 多層層間絶縁膜のエッチング方法
JP3439135B2 (ja) 半導体装置の製造方法及び半導体装置
KR20030009126A (ko) 반도체 장치 및 그 제조 방법
JPH0483336A (ja) 半導体装置の製造方法
JPS63271958A (ja) 多層配線形成方法
US6599825B2 (en) Method for forming wiring in semiconductor device
JPS61239646A (ja) 多層配線の形成方法
JPH01286443A (ja) 半導体装置の製造方法
JPS5935165B2 (ja) 多層薄膜コイルの製法
JPH03268326A (ja) 半導体装置の製造方法
JPH02111052A (ja) 多層配線形成法
JP2699454B2 (ja) メモリ装置の製造方法
JPH05166942A (ja) 半導体装置及びその製造方法
JPH01274453A (ja) 半導体装置及びその製造方法
JPS6149439A (ja) 半導体装置の製造方法
JPS6239823B2 (ja)
JPS63133647A (ja) 半導体装置の製造方法
JPS62290148A (ja) 半導体装置の製造方法
JPS63276227A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees