JPH01286443A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01286443A JPH01286443A JP11655788A JP11655788A JPH01286443A JP H01286443 A JPH01286443 A JP H01286443A JP 11655788 A JP11655788 A JP 11655788A JP 11655788 A JP11655788 A JP 11655788A JP H01286443 A JPH01286443 A JP H01286443A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- insulating film
- wiring
- wiring connection
- connection hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 18
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 238000005530 etching Methods 0.000 claims abstract description 73
- 238000000034 method Methods 0.000 claims abstract description 24
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims description 8
- 238000001312 dry etching Methods 0.000 claims 1
- 239000011229 interlayer Substances 0.000 abstract description 15
- 239000010410 layer Substances 0.000 abstract description 14
- 238000006243 chemical reaction Methods 0.000 abstract description 5
- 239000000463 material Substances 0.000 abstract description 4
- 230000000694 effects Effects 0.000 description 7
- 229920000620 organic polymer Polymers 0.000 description 4
- 239000002861 polymer material Substances 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010574 gas phase reaction Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置とその製造方法に関するものであ
り、具体的には、集積回路の多層配線における配線接続
穴の構造とその形成方法に関する。
り、具体的には、集積回路の多層配線における配線接続
穴の構造とその形成方法に関する。
第７図（Ａ）、（Ｂ）は、従来の配線接続穴の形成方法
を示したものである。層間絶縁膜２の表面３の平坦化は
配線の伝達特性の均質化を向上させ、配線の断線および
線間の漏れ電流防止に有効なことから、配線の微細化に
伴い必須となっている。
を示したものである。層間絶縁膜２の表面３の平坦化は
配線の伝達特性の均質化を向上させ、配線の断線および
線間の漏れ電流防止に有効なことから、配線の微細化に
伴い必須となっている。
一般に多層配線における平坦化は凹凸のある下地上にな
されるため、表面３の平坦度が向上する程、ホトレジス
ト１１の開口部にエツチングによって形成される配線接
続穴４および５の穴の深さの差は下地の凹凸の持ってい
る段差の高さに近づくことになる。このため配線接続穴
４と５を形成する際のエツチングに必要な時間が異なり
、浅い方の配線接続穴４の下地６の露出面８は、配線接
続穴４のエツチングが完了した後も、深い方の配線接続
穴５の形成が完了するまでエツチング雰囲気にさらされ
ることになる。この場合、眉間絶縁膜２のエツチングレ
ートをａ、下地６のエツチングレートをｂとし、配線接
続穴４および５の深さをそれぞれＨ４、Ｈ５とする。エ
ツチング完了時に下地６がエツチングされる深さｈ６（
第７図（Ｂ）参照）は少なくとも ｈ６＝ｂ （Ｈ５−Ｈ４）／’ａとなる。
されるため、表面３の平坦度が向上する程、ホトレジス
ト１１の開口部にエツチングによって形成される配線接
続穴４および５の穴の深さの差は下地の凹凸の持ってい
る段差の高さに近づくことになる。このため配線接続穴
４と５を形成する際のエツチングに必要な時間が異なり
、浅い方の配線接続穴４の下地６の露出面８は、配線接
続穴４のエツチングが完了した後も、深い方の配線接続
穴５の形成が完了するまでエツチング雰囲気にさらされ
ることになる。この場合、眉間絶縁膜２のエツチングレ
ートをａ、下地６のエツチングレートをｂとし、配線接
続穴４および５の深さをそれぞれＨ４、Ｈ５とする。エ
ツチング完了時に下地６がエツチングされる深さｈ６（
第７図（Ｂ）参照）は少なくとも ｈ６＝ｂ （Ｈ５−Ｈ４）／’ａとなる。
こうした下地のエツチングは不必要なばかりでなく、配
線不良の原因にもなる。また、エツチングによるバタン
変換差はエツチング完了後にエツチング雰囲気にさらさ
れることにより増加しやすいので、パタンの微細化の観
点からもエツチング時間の均一化が必要である。
線不良の原因にもなる。また、エツチングによるバタン
変換差はエツチング完了後にエツチング雰囲気にさらさ
れることにより増加しやすいので、パタンの微細化の観
点からもエツチング時間の均一化が必要である。
本発明の目的は、配線接続穴の形成において、異なる深
さの配線接続穴のエツチング時間を均一化し、配線接続
穴の接続歩留りの向上とバタン変換差のばらつきを防止
した配線接続穴形成方法を提供することにある。
さの配線接続穴のエツチング時間を均一化し、配線接続
穴の接続歩留りの向上とバタン変換差のばらつきを防止
した配線接続穴形成方法を提供することにある。
第６図（ａ）〜（ｆｌは、本発明による半導体装置の構
造とその形成方法を工程順に説明するための原理図であ
る。基板１の主面１０は高さＨＩ Ｏの段差を有する（
ａ）。主面１０上に配線６および配線７を形成する（ｂ
）。その後、眉間絶縁膜２を形成するｆｃ）。
造とその形成方法を工程順に説明するための原理図であ
る。基板１の主面１０は高さＨＩ Ｏの段差を有する（
ａ）。主面１０上に配線６および配線７を形成する（ｂ
）。その後、眉間絶縁膜２を形成するｆｃ）。
続いて眉間絶縁膜２と材料の異なる層間絶縁膜２０を形
成する。層間絶縁膜２０の表面は例えばエツチング法に
より平坦化し表面３を得る（ｄ）。ホトレジスト１１に
より配線接続穴形成用の穴１２および１３を形成する（
ｅ）。次に、例えばりアクティブ イオン エツチング
法（ＲＩ Ｅ）によりホトレジスト１１をマスクにして
眉間絶縁膜２０をエツチングレートａ２０でエツチング
する。この時、層間絶縁膜２のエツチングレートはａ２
とする。
成する。層間絶縁膜２０の表面は例えばエツチング法に
より平坦化し表面３を得る（ｄ）。ホトレジスト１１に
より配線接続穴形成用の穴１２および１３を形成する（
ｅ）。次に、例えばりアクティブ イオン エツチング
法（ＲＩ Ｅ）によりホトレジスト１１をマスクにして
眉間絶縁膜２０をエツチングレートａ２０でエツチング
する。この時、層間絶縁膜２のエツチングレートはａ２
とする。
接続穴５のエツチング完了までに配線６がエツチング雰
囲気にさらされる時間Ｔ６はＨ１０／ａ ２０となる。
囲気にさらされる時間Ｔ６はＨ１０／ａ ２０となる。
ＨＩＯは第６図（ａ）を参照されたい。ａ２０が大きい
程、Ｔ６も小さくなる。また、ａ２に対してａ２０が大
きい程、接続穴５のエツチング完了時間に対するＴ６の
割合は減少し配線接続穴形成時間の均一化がはかれる（
ｆ）。このように、本発明による半導体装置では眉間絶
縁膜は２層構造になっており、深い配線接続穴になる程
その配線接続穴の位置におけるエツチングレートの大き
い層間接続膜２０のエツチングレートの小さい層間絶縁
膜２に対する膜厚比率が大きくなるという構造上の特徴
を有している。
程、Ｔ６も小さくなる。また、ａ２に対してａ２０が大
きい程、接続穴５のエツチング完了時間に対するＴ６の
割合は減少し配線接続穴形成時間の均一化がはかれる（
ｆ）。このように、本発明による半導体装置では眉間絶
縁膜は２層構造になっており、深い配線接続穴になる程
その配線接続穴の位置におけるエツチングレートの大き
い層間接続膜２０のエツチングレートの小さい層間絶縁
膜２に対する膜厚比率が大きくなるという構造上の特徴
を有している。
第１図は、本発明による配線接続穴形成方法の第１の実
施例を示す断面図である。図において１は半導体デバイ
スを集積してなる基板、２は絶縁膜、２０は２と材質の
異なる絶縁膜、３は最上部絶縁膜の表面、４および５は
配線接続穴、６および７は配線、８および９はそれぞれ
配線６および７の露出部分、１０は基板１の主面、１１
はホトレジストである。
施例を示す断面図である。図において１は半導体デバイ
スを集積してなる基板、２は絶縁膜、２０は２と材質の
異なる絶縁膜、３は最上部絶縁膜の表面、４および５は
配線接続穴、６および７は配線、８および９はそれぞれ
配線６および７の露出部分、１０は基板１の主面、１１
はホトレジストである。
以下、第１図に示した配線接続穴の製造方法を第４図を
用いて説明する。
用いて説明する。
半導体装置デバイス、たとえばＭＯ３電界効果トランジ
スタやバイポーラトランジスタおよび素子間分離領域等
を集積してなる基板１の主面１０には高さＨＩＯの段差
が存在する。主面１０上に例えばアルミニウムを材料と
した配線をアルミニウム堆積工程とホトリソグラフィ工
程とエツチング工程により形成する。配線６は主面１０
の段差の高い法に形成された配線を代表し、配線７は主
面１０の段差の低い方に形成された配線を代表する。次
に、たとえばＳｉｎ、を材料とした絶縁膜２を被着する
。５ｉＯＺの被着は気相反応によって、スパッタリング
によっても可能である。ＳｔＯ□の膜厚は上記配線を被
着できる膜厚であればよく、配線の高さ１μｍにたいし
て１１００ｎ程度でよい。絶縁膜２としてはＳ ｉ ｚ
Ｎ４でもよい。
スタやバイポーラトランジスタおよび素子間分離領域等
を集積してなる基板１の主面１０には高さＨＩＯの段差
が存在する。主面１０上に例えばアルミニウムを材料と
した配線をアルミニウム堆積工程とホトリソグラフィ工
程とエツチング工程により形成する。配線６は主面１０
の段差の高い法に形成された配線を代表し、配線７は主
面１０の段差の低い方に形成された配線を代表する。次
に、たとえばＳｉｎ、を材料とした絶縁膜２を被着する
。５ｉＯＺの被着は気相反応によって、スパッタリング
によっても可能である。ＳｔＯ□の膜厚は上記配線を被
着できる膜厚であればよく、配線の高さ１μｍにたいし
て１１００ｎ程度でよい。絶縁膜２としてはＳ ｉ ｚ
Ｎ４でもよい。
続いて、ＰＳＧを材料とした絶縁膜２０を１μｍ程度の
膜厚で被着する。続いて、エッチバック法等の表面平坦
化法により平坦化された絶縁膜２０の表面３を得る。そ
のため、たとえばこの上に有機高分子材層１２を塗布し
、これを熱処理して平坦な表面を有する配線構造体を形
成する。次に、このようｆｃ構成された配線構造体の表
面をｔＥによって絶縁膜２０と有機高分子材層１２のエ
ツチングレートが同一となる条件でエツチングし、絶縁
膜２０の凸部を有機高分子材Ｊ’Ｗ１２のエツチングと
同時に除去して平坦面３を得る。
膜厚で被着する。続いて、エッチバック法等の表面平坦
化法により平坦化された絶縁膜２０の表面３を得る。そ
のため、たとえばこの上に有機高分子材層１２を塗布し
、これを熱処理して平坦な表面を有する配線構造体を形
成する。次に、このようｆｃ構成された配線構造体の表
面をｔＥによって絶縁膜２０と有機高分子材層１２のエ
ツチングレートが同一となる条件でエツチングし、絶縁
膜２０の凸部を有機高分子材Ｊ’Ｗ１２のエツチングと
同時に除去して平坦面３を得る。
次に、ホトリソグラフィ工程によりホトレジスト１１を
膜厚１．６μｍにて塗布後、パタ玄ングして配線接続穴
の開口位置１３および１４を露出して表面３上をホトレ
ジストで被覆する。
膜厚１．６μｍにて塗布後、パタ玄ングして配線接続穴
の開口位置１３および１４を露出して表面３上をホトレ
ジストで被覆する。
配線接続穴のエツチングは、通常のＲＩＢ装置を用い、
エツチングガスにＣＨＦ２１０□混合ガスを流量比９１
５０ＳＣＣＭ、圧力５０ｍＴｏｒｒ ＳＲＦ電力１００
０Ｗ印加した場合には、ＰＳＧのエツチングレートは１
３０ｎｍ／分、ＳｉＯ□のエッチレートは３６ｎｍ／分
である。今、例として段差ＨＩＯを０．５μｍ１配線接
続穴４の深さを０．５μｍ、配線接続穴５の深さを１μ
ｍ、絶縁膜２の膜厚を０．５μｍとする。この場合、配
線接続穴５のエツチングを終了するまでに配線接続穴４
は約３．８分のオーバーエツチングをうける。これは全
エツチング時間の２２％である。
エツチングガスにＣＨＦ２１０□混合ガスを流量比９１
５０ＳＣＣＭ、圧力５０ｍＴｏｒｒ ＳＲＦ電力１００
０Ｗ印加した場合には、ＰＳＧのエツチングレートは１
３０ｎｍ／分、ＳｉＯ□のエッチレートは３６ｎｍ／分
である。今、例として段差ＨＩＯを０．５μｍ１配線接
続穴４の深さを０．５μｍ、配線接続穴５の深さを１μ
ｍ、絶縁膜２の膜厚を０．５μｍとする。この場合、配
線接続穴５のエツチングを終了するまでに配線接続穴４
は約３．８分のオーバーエツチングをうける。これは全
エツチング時間の２２％である。
一方、層間絶縁膜としてすべてＳｉｎ、とした場合、配
線接続穴４は同様のオーバーエツチングを約１３．９分
受けることになり、これは全エツチング時間の５０％で
ある。また、眉間絶縁膜としてすべてＰＳＧとした場合
、配線接続穴のオーバーエツチング時間は本実施例と同
じであるが、これは全エツチング時間の５０％である。
線接続穴４は同様のオーバーエツチングを約１３．９分
受けることになり、これは全エツチング時間の５０％で
ある。また、眉間絶縁膜としてすべてＰＳＧとした場合
、配線接続穴のオーバーエツチング時間は本実施例と同
じであるが、これは全エツチング時間の５０％である。
この様に、層間絶縁膜を２層構造とし、上層のエツチン
グレートを下層のエツチングレートより大きくすること
により、下地主面１０に段差を持ち表面３の平坦な配線
構造体では、深さの異なる配線接続穴のエツチング完了
時間を近付けることができる。その結果、不必要なオー
バーエツチング時間の短縮ができるので、オーバーエツ
チングに伴うアルミニウム配線のエツチングによる配線
の接続不良やバタン変換差の増加を防止できる。
グレートを下層のエツチングレートより大きくすること
により、下地主面１０に段差を持ち表面３の平坦な配線
構造体では、深さの異なる配線接続穴のエツチング完了
時間を近付けることができる。その結果、不必要なオー
バーエツチング時間の短縮ができるので、オーバーエツ
チングに伴うアルミニウム配線のエツチングによる配線
の接続不良やバタン変換差の増加を防止できる。
なお、層間絶縁膜２０は第６図のごとくエッチバック後
に全面的に表面に残ってもよいことは言うまでもない。
に全面的に表面に残ってもよいことは言うまでもない。
第２図は、本発明による配線接続穴形成方法の第２の実
施例を示す断面図である。配線接続穴が不純物拡散層１
６および１７上に形成されてなる場合であり、第１の実
施例の場合と同様に、配線接続穴４の不必要なオーバー
エツチング時間が短縮できる。
施例を示す断面図である。配線接続穴が不純物拡散層１
６および１７上に形成されてなる場合であり、第１の実
施例の場合と同様に、配線接続穴４の不必要なオーバー
エツチング時間が短縮できる。
第３図は、本発明による配線接続穴形成方法の第３の実
施例を示す断面図である。
施例を示す断面図である。
以下、第３図に示した配線接続穴の製造方法を第５図を
用いて説明する。
用いて説明する。
配線接続穴のエツチングは、第１段階としてエツチング
ガスにＣＨＦ ３ ／ Ｏｚ混合ガスを流量比９１５０
ＳＣＣＭ、圧力５ ＱｍＴｏ ｒ ｒ、ＲＦ電力１００
０Ｗ印加し、ＰＳＧのエツチングレートは１３０ ｎｍ
７分、Ｓｉｎ、のエツチングレートは３６ｎｍ／分であ
る。第１段階ではＰＳＧを０゜５μｍエツチングし、Ｓ
ｉＯ□を０．１４μｍエツチングする時間に選ぶ。続い
て、第２段階としてエツチングガスにＣＨＦ ３ ／
Ｏを混合ガスを流量比７５１５０ＳＣＣＭ、圧力５ Ｑ
ｍＴｏ ｒ ｒ。
ガスにＣＨＦ ３ ／ Ｏｚ混合ガスを流量比９１５０
ＳＣＣＭ、圧力５ ＱｍＴｏ ｒ ｒ、ＲＦ電力１００
０Ｗ印加し、ＰＳＧのエツチングレートは１３０ ｎｍ
７分、Ｓｉｎ、のエツチングレートは３６ｎｍ／分であ
る。第１段階ではＰＳＧを０゜５μｍエツチングし、Ｓ
ｉＯ□を０．１４μｍエツチングする時間に選ぶ。続い
て、第２段階としてエツチングガスにＣＨＦ ３ ／
Ｏを混合ガスを流量比７５１５０ＳＣＣＭ、圧力５ Ｑ
ｍＴｏ ｒ ｒ。
ＲＦ電力１０００Ｗ印加し、ＰＳＧのエツチングレート
は５０ｎｍ／分、Ｓｉｎ、のエツチングレートは２０ｎ
ｍ／ 分、ホトレジスト１１のエツチングレートはＩ
ＱＯｎｍ／分である。第２段階としてＳｉｎ、を３６０
ｎｍエツチングし、ホトレジストを０．９μｍエツチン
グする時間を選ぶ。
は５０ｎｍ／分、Ｓｉｎ、のエツチングレートは２０ｎ
ｍ／ 分、ホトレジスト１１のエツチングレートはＩ
ＱＯｎｍ／分である。第２段階としてＳｉｎ、を３６０
ｎｍエツチングし、ホトレジストを０．９μｍエツチン
グする時間を選ぶ。
この時、ホトレジストは上記エツチングレートの約５０
％のサイドエツチングを受けて、エツチング開始時より
片側約０．５μｍ拡大する。第２段階のエツチング終了
時に配線接続穴４はエツチングを完了して下地配線６の
露出面８があられれる。
％のサイドエツチングを受けて、エツチング開始時より
片側約０．５μｍ拡大する。第２段階のエツチング終了
時に配線接続穴４はエツチングを完了して下地配線６の
露出面８があられれる。
一方、配線接続穴５には層間絶縁膜２に０．１４μｍの
未エツチング部分がある。引続き、第３段階として第１
段階と同じエツチング条件に選び５ｉ０２を０．１４μ
ｍエツチングし下地配線７の露出面９をあられして配線
接続穴５のエツチングを完了する。第２段階ではホトレ
ジスト１１の露出部分１３および１４の拡大にともなっ
て配線接続穴の側壁が傾きを持ち、穴径は開口部の上部
程大きく下地配線の露出部８．９では初期の穴径を保つ
テーパ形状となる。その効果としては、配線接続穴に配
線が入り込み易くなり配線の付回りが改善されるので、
配線接続穴での接続歩留りが改善される。また一つの効
果としては、下地配線の露出径は拡大しないので配線接
続穴と下地配線との位置合わせマージンを大きくする必
要がないので配線ピッチの微細化に有利である。
未エツチング部分がある。引続き、第３段階として第１
段階と同じエツチング条件に選び５ｉ０２を０．１４μ
ｍエツチングし下地配線７の露出面９をあられして配線
接続穴５のエツチングを完了する。第２段階ではホトレ
ジスト１１の露出部分１３および１４の拡大にともなっ
て配線接続穴の側壁が傾きを持ち、穴径は開口部の上部
程大きく下地配線の露出部８．９では初期の穴径を保つ
テーパ形状となる。その効果としては、配線接続穴に配
線が入り込み易くなり配線の付回りが改善されるので、
配線接続穴での接続歩留りが改善される。また一つの効
果としては、下地配線の露出径は拡大しないので配線接
続穴と下地配線との位置合わせマージンを大きくする必
要がないので配線ピッチの微細化に有利である。
層間絶縁膜としてすべてＳｉＯ□として、配線接続穴の
テーパ形状を上記実施例３の第２段階と同様の方法で得
る場合、深さの浅い方の配線接続穴４の下地配線の露出
部８で初期の穴径を保とうとすると、配線接続穴のエツ
チングプロセスにおいて第２段階の適用できる時間割が
限られるので配線接続穴の形状としては配線接続穴５の
上部０゜５μｍより下に側壁の傾斜は得られない。その
ため、配線の付回りの改善は穴径が微細化し、下地段差
が大きくなる程、効果がなくなる。また、配線接続穴の
オーバーエツチング時間が本実施例２より多くなること
も明らかである。
テーパ形状を上記実施例３の第２段階と同様の方法で得
る場合、深さの浅い方の配線接続穴４の下地配線の露出
部８で初期の穴径を保とうとすると、配線接続穴のエツ
チングプロセスにおいて第２段階の適用できる時間割が
限られるので配線接続穴の形状としては配線接続穴５の
上部０゜５μｍより下に側壁の傾斜は得られない。その
ため、配線の付回りの改善は穴径が微細化し、下地段差
が大きくなる程、効果がなくなる。また、配線接続穴の
オーバーエツチング時間が本実施例２より多くなること
も明らかである。
眉間絶縁膜としてすべてＰＳＧとして、配線接続穴のテ
ーパ形状を上記実施例３の第２段階と同様の方法で得る
場合、露出部８での穴径を拡大防止のためには、配線接
続穴の形状として配線接続穴５の下部０．５μｍにはテ
ーバが形成できないばかりでなく、ホトレジストとＰＳ
Ｇとのエツチングレート比を大きくする安定したエツチ
ング条件が見いだし難いという実際上の問題がある。実
施例３の第２段階における程度の場合、ホトレジストの
拡大は片側０．２μｍになるので配線の付回りの改善は
ほとんど期待できない。
ーパ形状を上記実施例３の第２段階と同様の方法で得る
場合、露出部８での穴径を拡大防止のためには、配線接
続穴の形状として配線接続穴５の下部０．５μｍにはテ
ーバが形成できないばかりでなく、ホトレジストとＰＳ
Ｇとのエツチングレート比を大きくする安定したエツチ
ング条件が見いだし難いという実際上の問題がある。実
施例３の第２段階における程度の場合、ホトレジストの
拡大は片側０．２μｍになるので配線の付回りの改善は
ほとんど期待できない。
このように、本発明では、異なる深さの配線接続穴のエ
ツチング時間を均一化できる。また、配線接続穴の側壁
のテーパの位置を配線ピッチの変更なしで自由に設定で
きる。
ツチング時間を均一化できる。また、配線接続穴の側壁
のテーパの位置を配線ピッチの変更なしで自由に設定で
きる。
以上説明したように、本発明では配線接続穴のオーバー
エツチング時間の短縮がはかれる。その効果としてはオ
ーバーエツチングに伴う配線接続穴下地のエツチング量
が減少するので配線接続歩留りが向上する。さらに効果
としてオーバーエツチングに伴うサイドエツチングによ
る配線接続穴の拡大が減少するので配線接続穴エツチン
グ時のバタン変換差の制御性が向上する。これは配線ピ
ッチの微細化に有利である。本発明では配線接続穴の側
壁の傾きを制御できる。さらに本発明では、配線接続穴
の最下部の穴径を初期の穴径に保ちながら配線接続穴の
拡大する位置を自由に設定できる。その効果としては配
線接続穴の合わせマージンの減少を招くことなく、配線
接続穴における段差の急峻さが緩和されることになり、
微細な配線接続穴にいたるまで配線のつきまわりが改善
される結果、配線接続歩留りの向上が実現できる。
エツチング時間の短縮がはかれる。その効果としてはオ
ーバーエツチングに伴う配線接続穴下地のエツチング量
が減少するので配線接続歩留りが向上する。さらに効果
としてオーバーエツチングに伴うサイドエツチングによ
る配線接続穴の拡大が減少するので配線接続穴エツチン
グ時のバタン変換差の制御性が向上する。これは配線ピ
ッチの微細化に有利である。本発明では配線接続穴の側
壁の傾きを制御できる。さらに本発明では、配線接続穴
の最下部の穴径を初期の穴径に保ちながら配線接続穴の
拡大する位置を自由に設定できる。その効果としては配
線接続穴の合わせマージンの減少を招くことなく、配線
接続穴における段差の急峻さが緩和されることになり、
微細な配線接続穴にいたるまで配線のつきまわりが改善
される結果、配線接続歩留りの向上が実現できる。
第１図、第２図、および第３図は、本発明の半導体装置
の一実施例をしめず断面図、第４図（ａｌ〜（ｈ）は、
第１図に示した半導体装置の製造方法の一実施例を工程
順に示す断面図、第５図（ａ）〜ｆｄ）は、第３図に示
した半導体装置の製造方法の一実施例を工程順に示す断
面図、第６図ｆａ）〜（ｆ）は本発明の半導体装置の構
成原理を工程順に示す断面図、第７図（Ａ）〜（Ｂ）は
従来の半導体装置の製造方法の一例を工程順に示す断面
図である。 １・・・半導体デバイスを集積してなる基板２・・・絶
縁膜 ３・・・最上部絶縁膜の表面 ４．５・・・配線接続穴 ６．７・・・配線 ８．９・・・配線６．７の露出部分 １０・・・基板１の主面 １１・・・ホトレジスト １２・・・有機高分子材層 １３．１４・・・ホトレジスト１１の配線接続穴４゜５
の開口部 １６．１７・・・不純物拡散層 ２０・・・絶縁ｙ２とは異なる材質の絶縁膜特許出願人
日本電信電話株式会社 代理人 弁理士 玉 蟲 久五部 （外２名） 第 １ 図 第 ２ 図 第３図 第４図 第４図 第 ５ 図 第 ５ 図 第 ６ 図
の一実施例をしめず断面図、第４図（ａｌ〜（ｈ）は、
第１図に示した半導体装置の製造方法の一実施例を工程
順に示す断面図、第５図（ａ）〜ｆｄ）は、第３図に示
した半導体装置の製造方法の一実施例を工程順に示す断
面図、第６図ｆａ）〜（ｆ）は本発明の半導体装置の構
成原理を工程順に示す断面図、第７図（Ａ）〜（Ｂ）は
従来の半導体装置の製造方法の一例を工程順に示す断面
図である。 １・・・半導体デバイスを集積してなる基板２・・・絶
縁膜 ３・・・最上部絶縁膜の表面 ４．５・・・配線接続穴 ６．７・・・配線 ８．９・・・配線６．７の露出部分 １０・・・基板１の主面 １１・・・ホトレジスト １２・・・有機高分子材層 １３．１４・・・ホトレジスト１１の配線接続穴４゜５
の開口部 １６．１７・・・不純物拡散層 ２０・・・絶縁ｙ２とは異なる材質の絶縁膜特許出願人
日本電信電話株式会社 代理人 弁理士 玉 蟲 久五部 （外２名） 第 １ 図 第 ２ 図 第３図 第４図 第４図 第 ５ 図 第 ５ 図 第 ６ 図
Claims (3)
- （１）電極配線を形成すべき半導体基板の一表面に表面
段差を含む導電層を有し、上記導電層上には所定部分が
開孔されてなる絶縁層を有する半導体装置において、上
記絶縁層はエッチングレートの異なる第１および第２の
絶縁層が積層されてなり、表面の高さが高い導電層上の
第２の絶縁層の厚さが表面の高さが低い導電層上の第２
の絶縁膜の厚さよりも薄いことを特徴とする半導体装置
。 - （２）特許請求の範囲（１）に記載の半導体装置の製造
において、ホトレジストをマスクにして上記第２の絶縁
層のエッチングレートが第１の絶縁層のエッチングレー
トより大きいエッチング方法を用いて配線接続穴を形成
することを特徴とする半導体装置の製造方法。 - （３）特許請求の範囲（１）に記載の半導体装置の製造
において、ホトレジストをマスクにして絶縁膜層をドラ
イエッチングする第１の工程と、該ホトレジストのエッ
チングレートが上記絶縁膜層のエッチングレートより大
きいドライエッチング方法により前記ホトレジストと上
記絶縁膜層とを同時にエッチングする第２の工程とを含
むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63116557A JP2628339B2 (ja) | 1988-05-13 | 1988-05-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63116557A JP2628339B2 (ja) | 1988-05-13 | 1988-05-13 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01286443A true JPH01286443A (ja) | 1989-11-17 |
| JP2628339B2 JP2628339B2 (ja) | 1997-07-09 |
Family
ID=14690063
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63116557A Expired - Lifetime JP2628339B2 (ja) | 1988-05-13 | 1988-05-13 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2628339B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05190512A (ja) * | 1991-05-30 | 1993-07-30 | American Teleph & Telegr Co <Att> | 集積回路窓エッチング及び平坦化 |
| JP2007123341A (ja) * | 2005-10-25 | 2007-05-17 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| US7727898B2 (en) | 1995-11-27 | 2010-06-01 | Semiconductor Energy Laboratory Co., Ltd | Semiconductor device and method of fabricating same |
| US7786553B1 (en) | 1995-11-27 | 2010-08-31 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating semiconductor device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5918454A (ja) * | 1982-07-22 | 1984-01-30 | Yuji Takayama | オンカラムキヤピラリクロマトグラフ用キヤリヤ−ガス制御装置 |
| JPS63104338A (ja) * | 1986-10-08 | 1988-05-09 | インタ−ナショナル・ビジネス・マシ−ンズ・コ−ポレ−ション | 複合絶縁層に傾斜のついた開口を形成する方法 |
-
1988
- 1988-05-13 JP JP63116557A patent/JP2628339B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5918454A (ja) * | 1982-07-22 | 1984-01-30 | Yuji Takayama | オンカラムキヤピラリクロマトグラフ用キヤリヤ−ガス制御装置 |
| JPS63104338A (ja) * | 1986-10-08 | 1988-05-09 | インタ−ナショナル・ビジネス・マシ−ンズ・コ−ポレ−ション | 複合絶縁層に傾斜のついた開口を形成する方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05190512A (ja) * | 1991-05-30 | 1993-07-30 | American Teleph & Telegr Co <Att> | 集積回路窓エッチング及び平坦化 |
| US7727898B2 (en) | 1995-11-27 | 2010-06-01 | Semiconductor Energy Laboratory Co., Ltd | Semiconductor device and method of fabricating same |
| US7786553B1 (en) | 1995-11-27 | 2010-08-31 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating semiconductor device |
| US7800235B2 (en) | 1995-11-27 | 2010-09-21 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating semiconductor device |
| JP2014179661A (ja) * | 1995-11-27 | 2014-09-25 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2007123341A (ja) * | 2005-10-25 | 2007-05-17 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP4668764B2 (ja) * | 2005-10-25 | 2011-04-13 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2628339B2 (ja) | 1997-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6800550B2 (en) | Method for forming t-shaped conductive wires of semiconductor device utilizing notching phenomenon | |
| JPH08330305A (ja) | 半導体装置の絶縁膜形成方法 | |
| TWI335615B (en) | Method for fabricating semiconductor device using arf photolithography capable of protecting tapered profile of hard mask | |
| JP2008042219A (ja) | 半導体装置の多層金属配線の形成方法 | |
| JP2785768B2 (ja) | 半導体装置の製造方法 | |
| JPH01286443A (ja) | 半導体装置の製造方法 | |
| JP2695689B2 (ja) | 多層層間絶縁膜のエッチング方法 | |
| JPH0669351A (ja) | 多層金属配線構造のコンタクトの製造方法 | |
| JPH0228923A (ja) | 半導体装置の製造方法 | |
| JP3317279B2 (ja) | 半導体装置の製造方法 | |
| JP3452344B2 (ja) | 半導体装置の製造方法 | |
| JPH09306992A (ja) | 半導体装置およびその製造方法 | |
| JP2555958B2 (ja) | 半導体装置の製造方法 | |
| JPS63258020A (ja) | 素子分離パタ−ンの形成方法 | |
| US6599825B2 (en) | Method for forming wiring in semiconductor device | |
| JP3196847B2 (ja) | 配線構造及びその製造方法 | |
| JPH01272121A (ja) | スルーホール構造とその製造方法 | |
| KR100439477B1 (ko) | 반도체 소자의 텅스텐 플러그 형성방법 | |
| JP2732838B2 (ja) | 配線形成方法 | |
| JPH07263571A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPS61187251A (ja) | 半導体装置の製造方法 | |
| JPH04303943A (ja) | 半導体装置の製造方法 | |
| TW530384B (en) | Damascene method for forming spacer | |
| JPH06124944A (ja) | 半導体装置 | |
| JP3295172B2 (ja) | ドライエッチング方法及び半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090418 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090418 Year of fee payment: 12 |