JP3452344B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP3452344B2
JP3452344B2 JP15301597A JP15301597A JP3452344B2 JP 3452344 B2 JP3452344 B2 JP 3452344B2 JP 15301597 A JP15301597 A JP 15301597A JP 15301597 A JP15301597 A JP 15301597A JP 3452344 B2 JP3452344 B2 JP 3452344B2
Authority
JP
Japan
Prior art keywords
mask
etching
contact hole
film
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP15301597A
Other languages
English (en)
Other versions
JPH10326831A (ja
Inventor
順 金森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP15301597A priority Critical patent/JP3452344B2/ja
Publication of JPH10326831A publication Critical patent/JPH10326831A/ja
Application granted granted Critical
Publication of JP3452344B2 publication Critical patent/JP3452344B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は,半導体装置の製造
方法に係り,特に半導体装置のコンタクトホールの形成
および配線形成に関する。
【0002】
【従来の技術】近年,半導体装置においては微細加工の
進展が著しく,特に配線工程では,非常に微細な開口径
のコンタクトホールを形成する技術が要求されている。
例えば第1世代256MbDRAMクラスでは,ダイレ
クトコンタクト方式で0.1μm前後の開口径が要求さ
れている。また,最近採用され始めているセルフアライ
ンコンタクトでも0.3μm前後の開口径が要求されて
いる。さらに,将来のギガビット世代では,超微細な開
口径のコンタクトホールを形成する技術が要求される。
このような状況下で,従来のホトリソグラフィ技術で
は,微細な開口径のコンタクトホールを形成するための
エッチングマスクとなるレジストパターン自体の形成が
困難になってきているため,ポリシリコンなどの無機材
料をエッチングマスクとして利用して,より微細なコン
タクトホールを形成する方法が開発されている。
【0003】次に,上記のようにポリシリコンなどの無
機材料を絶縁膜エッチング用のマスク材料として使用し
て,コンタクトホールを形成する従来の方法について,
図15及び図16を参照しながら,以下に説明する。ま
ず,図15(a)に示すように,Si基板100上に
は,たとえば厚み5〜6nmのゲート誘電体膜102が
形成されており,このゲート誘電体膜102上には,ゲ
ート厚みが,たとえば150〜300nmで,ゲート長
が,たとえば0.2μmの複数のゲート104が形成さ
れている。また,各ゲート104の側壁には,LDD
(ライトリー・ドープト・ドレイン)構造のための絶縁
膜サイドウォール106が,たとえば0.07μmの幅
で形成されている。さらに,このゲート104を覆うよ
うに,厚みが,たとえば500〜800nmの層間絶縁
膜108が形成されており,この層間絶縁膜108の上
部には,マスクとなるべき第1のマスク用ポリシリコン
110が,たとえば100〜300nmの厚みで形成さ
れている。そして,この第1のマスク用ポリシリコン1
10をエッチング加工するために必要なホトレジストマ
スク112が,通常のホトリソグラフィプロセスを用い
て形成される。
【0004】その後,図15(b)に示すように,ホト
レジストマスク112をマスクとして,第1のマスク用
ポリシリコン110をエッチング加工し,開口部110
aを形成した後,不要となるホトレジストマスク112
を通常のレジスト除去プロセス,たとえばアッシング後
に硫酸過酸化水素で洗浄除去するプロセスで除去する。
【0005】次いで,図15(c)に示すように層間絶
縁膜108および第1のマスク用ポリシリコン110の
上に厚みが,たとえば約100nmの第2のマスク用ポ
リシリコン113を形成する。この処理によって,第1
のマスク用ポリシリコン110に形成される開口部11
0aの開口径は,第2のマスク用ポリシリコン113の
膜厚分だけ縮小する。
【0006】次いで,図16(d)に示すように,第2
のマスク用ポリシリコン113の全面エッチングを行
い,第1のマスク用ポリシリコン110の開口部110
aの側壁にのみ,第2のマスク用ポリシリコン113が
残るようにする。なお,かかる処理後に残る第1のマス
ク用ポリシリコン110と第2のマスク用ポリシリコン
113とを複合させた部分を,以下,ポリシリコンマス
ク114と称する。このようにして,コンタクトホール
形成用開口部110aの開口径を,第2のマスク用ポリ
シリコン113膜厚分だけ縮小し,たとえば0.06μ
mにすることが可能となる。
【0007】次いで,かかる方法により形成されたポリ
シリコンマスク114をマスクとして,図16(e)に
示すように,層間絶縁膜108をエッチング加工して,
所望の縮小された開口径,たとえば0.06μmのコン
タクトホール116を形成する。
【0008】次いで,上記のように構成されたコンタク
トホール116に配線用ポリシリコン118を充填する
のであるが,その際には,図16(f)に示すように,
配線用ポリシリコン118を,ポリシリコンマスク11
4の周囲全体にわたり,たとえば約200nmの厚みで
塗布することにより,ホール内にも配線用ポリシリコン
118を充填させる。なお,このようにして形成された
コンタクトホール116の開口径は十分に小さいので,
ポリシリコンマスク114の上面は,ほぼ平面な状態と
なる。
【0009】そして,このようにして形成された配線用
ポリシリコン118上に通常のホトリソグラフィプロセ
スによりレジストマスク(図示せず)を形成し,図16
(g)に示すように,不要なる配線用ポリシリコン11
8及びポリシリコンマスク114をエッチング除去する
ことにより,一連の配線工程が終了する。
【0010】
【発明が解決しようとする課題】ここで,上記のように
絶縁膜エッチング用のマスク材料とその後の配線用材料
として,同一材料,たとえばポリシリコンを使用する場
合には,エッチング加工は比較的容易に可能であり,上
記のような製造工程により所望の配線構造を得ることも
可能であった。
【0011】しかし,絶縁膜エッチング用のマスク材料
とその後の配線用材料とで,異なる材料を用いたい場合
がある。たとえばエッチング特性上,絶縁膜エッチング
用マスクにはポリシリコンを使用し,配線用材料にはポ
リシリコンとは異なる材料,たとえばタングステンを使
用したい場合などである。このような場合には,配線エ
ッチングをする際に,2種類の異なる材料から構成され
る膜を同時にエッチング加工する必要があり,同一の材
料で構成される膜を同時にエッチングする場合よりも高
度な技術力が要求される。
【0012】さらに,2種類の異なる材料から構成され
る膜を同時にエッチング加工する場合には,絶縁膜エッ
チング用のマスク材料とコンタクトホールに充填する配
線用材料とが互いに重なりあい,膜厚が厚くなることは
避けられない。しかし,今後の高集積/微細パターンを
考えた場合,膜厚があまり厚くなるのは好ましくないこ
とは明らかである。
【0013】したがって,本発明は,上記のような従来
の半導体装置の製造方法が有する問題点に鑑みてなされ
たものであり,超微細加工に利用されるような狭いコン
タクトホール形成にかかる配線エッチング処理を容易に
実施可能にすると共に,均一なエッチング処理を可能と
する新規かつ改良された半導体装置の製造方法を提供す
ることを目的とするものである。
【0014】さらに,本発明の別の目的は,超微細な配
線構造を形成する際に,絶縁膜エッチング用マスク材料
と異なる配線用材料を使用した場合であっても,その加
工を容易に行うことが可能な新規かつ改良された半導体
の製造方法を提供することである。
【0015】さらに本発明の別の目的は,上記のよう
に,絶縁膜エッチング用マスク材料と異なる配線用材料
を使用した場合であっても,その膜厚を薄くすることが
可能な新規かつ改良された半導体装置の製造方法を提供
することである。
【0016】さらに本発明の別の目的は,様々な大きさ
の開口径のコンタクトホールにも対応可能であり,また
深さの異なるコンタクトホールが共存する場合にも柔軟
に対応することが可能であり,さらにまた,配線厚みが
異なる場合であっても,その継ぎ目部分の加工性能を向
上させ,製品の信頼性を高めることが可能な,新規かつ
改良された半導体装置の製造方法を提供することであ
る。
【0017】
【課題を解決するための手段】上記課題を解決するため
に,本発明によれば,層間絶縁膜上に最終的に配線とな
無機材料マスクを形成し,前記無機材料マスクにより
前記層間絶縁膜にコンタクトホールを形成し,前記コン
タクトホールに配線材料を充填する工程を含む半導体装
置の製造方法が提供される。
【0018】そして,この方法は,本発明によれば,
求項1に記載のように,前記層間絶縁膜に形成された前
記コンタクトホールに充填材を充填するとともに,前記
無機材料マスクを覆うように前記充填材膜を塗布する工
程と,少なくとも前記無機材料マスクが露出するまで前
記充填材膜を選択的にエッチングする工程と,前記充填
材膜を選択的にエッチングすることにより露出した前記
無機材料マスク上の配線の高さを高くしたい部分に高さ
調整膜を形成する工程と,前記配線を高さを高くしたい
部分以外の部分に残存する無機材料マスクを選択的にエ
ッチング除去する工程と,前記高さ調整膜と前記コンタ
クトホール内に残存する前記充填材とを同時にエッチン
グする工程と,前記充填材が除去された前記コンタクト
ホール内に前記配線材料を充填する工程とから成ること
を特徴としている。
【0019】かかる構成によれば,充填材膜をコンタク
トホールのエッチングマスクとして無機材料マスクをエ
ッチング除去できるので,配線材料と無機材料マスクを
それぞれ異なる材料から構成することが可能となるとと
もに,その場合であっても配線構造が厚くならない。
らに,高さ調整膜の分だけ配線厚みを確保できるので,
同一の半導体装置内に異なる配線厚み構造を簡単に構築
することができる。
【0020】また,請求項2に記載のように,前記充填
材膜を選択的にエッチングするに際して,その後工程に
おける前記無機材料マスクの選択的エッチング時に,エ
ッチングマスクとして機能する程度の充填材を前記コン
タクトホール内に残存させれば,無機材料マスクのエッ
チングバック時にコンタクトホール内を効果的に保護す
ることが可能である。
【0021】
【0022】さらに,請求項に記載のように,無機材
料マスクのエッチングとして,エッチング側面にテーパ
を形成するテーパエッチングを実施すれば,同一の半導
体装置内に異なる配線高さが共存する場合であっても,
高い部分と低い部分との境界部分をテーパ状に加工でき
るので,その境界部分に断線を生じにくくし,製品の信
頼性を向上させることができる。
【0023】
【0024】
【0025】また,上記本発明にかかる半導体装置の製
造工程において,請求項に記載のように,前記充填材
膜の膜厚を,前記コンタクトホールの開口径に応じて選
択すれば,SACコンタクトホールなどのように,比較
的開口径が大きいコンタクトホールに対しても本発明を
適用することができる。
【0026】さらに,上記本発明にかかる半導体装置の
製造工程において,請求項に記載のように,前記充填
材の膜厚を,前記無機材料マスク表面の凹凸に応じて選
択すば,下層のゲート配列の密度などの関係で無機材
料マスクの表面に凹凸が生じた場合であっても,本発明
を適用することができる。
【0027】さらに,上記本発明にかかる半導体装置の
製造工程において,請求項に記載のように,前記無機
材料マスクを,ホトリソグラフィ/エッチング工程によ
り形成された下層マスク部分と,その下層マスク部分を
所定の膜厚で覆うように形成される上層マスク部分から
構成すれば,通常のホトリソグラフィ/エッチング工程
によって形成できない程度の微細なコンタクトホールに
配線を行う場合であっても,本発明を適用することがで
きる。
【0028】
【発明の実施の形態】以下に,添付図面を参照しなが
ら,本発明にかかる半導体装置およびその製造方法を,
コンタクトホールと配線との形成に適用した,いくつか
の実施の形態について詳細に説明する。
【0029】(第1の実施形態)まず図1〜図3を参照
しながら,第1の実施形態にかかる半導体装置の製造方
法について説明する。なお,図1(a)〜図2(e)ま
での工程,すなわちポリシリコンマスク114(第1及
び第2のマスク用シリコン110,113)を利用し
て,微細なコンタクトホール116を形成する工程につ
いては,従来技術において,図15(a)〜図16
(e)に関連して説明した工程と実質的に同一である。
従って,以下の説明においては,実質的に同一の構成要
素について同一の符号を付することにより理解の便宜を
図っている。
【0030】図1(a)に示すように,シリコン基板1
00上には,たとえば厚み5〜6nmのゲート誘電体膜
102が形成されており,このゲート誘電体膜102上
には,ゲート厚みが,たとえば150〜300nmで,
ゲート長が,たとえば0.2μmの複数のゲート104
が形成されている。また,各ゲート104の側壁には,
LDD(ライトリー・ドープト・ドレイン)構造のため
の絶縁膜サイドウォール106が,たとえば0.07μ
mの幅で形成されている。さらに,このゲート104を
覆うように,厚みが,たとえば500〜800nmの層
間絶縁膜108が形成されており,この層間絶縁膜10
8の上部には,マスクとなるべき第1のマスク用ポリシ
リコン110が,たとえば100〜300nmの厚みで
形成されている。そして,この第1のマスク用ポリシリ
コン110をエッチング加工するために必要なホトレジ
ストマスク112が,通常のホトリソグラフィプロセス
を用いて形成される。
【0031】その後,図1(b)に示すように,ホトレ
ジストマスク112をマスクとして,第1のマスク用ポ
リシリコン110をエッチング加工し,開口部110a
を形成した後,不要となるホトレジストマスク112を
通常のレジスト除去プロセス,たとえばアッシング後に
硫酸過酸化水素で洗浄除去するプロセスで除去する。
【0032】次いで,図1(c)に示すように層間絶縁
膜108および第1のマスク用ポリシリコン110の上
に厚みが,たとえば約100nmの第2のマスク用ポリ
シリコン113を形成する。この処理によって,第1の
マスク用ポリシリコン110に形成される開口部110
aの開口径は,第2のマスク用ポリシリコン113の膜
厚分だけ縮小する。
【0033】次いで,図1(d)に示すように,第2の
マスク用ポリシリコン113の全面エッチングを行い,
第1のマスク用ポリシリコン110の開口部110aの
側壁にのみ,第2のマスク用ポリシリコン113が残る
ようにする。なお,かかる処理後に残る第1のマスク用
ポリシリコン110と第2のマスク用ポリシリコン11
3とを複合させた部分を,以下,ポリシリコンマスク1
14と称する。このようにして,コンタクトホール形成
用開口部110aの開口径を,第2のマスク用ポリシリ
コン113膜厚分だけ縮小し,たとえば0.06μmに
することが可能となる。
【0034】次いで,かかる方法により形成されたポリ
シリコンマスク114をマスクとして,図2(e)に示
すように,層間絶縁膜108をエッチング加工して,所
望の縮小された開口径,たとえば0.06μmのコンタ
クトホール116を形成する。このように,コンタクト
ホール116を形成するまでは,従来の方法と同様であ
る。しかし,以下の工程においては,本実施の形態に特
徴的な処理が行われる。すなわち,本実施の形態では,
従来の方法では,配線材料と同じであるという理由で除
去されずに放置されていたポリシリコンマスク114を
除去する工程が実施される。以下,かかる工程について
詳細に説明する。
【0035】まず,図2(f)に示すように,コンタク
トホール116が開口されたポリシリコンマスク114
の全面にわたり,有機塗布膜(たとえばホトレジストや
ポリイミド膜など)210が,たとえば約200nmの
厚みで塗布される。ここで,塗布される有機塗布膜の膜
厚は,材料の粘度などにより異なるが,少なくとも,コ
ンタクトホール116内に有機塗布膜がほぼ完全に充填
される程度の膜厚にする必要がある。
【0036】次いで,図2(g)に示すように,有機塗
布膜210を全面エッチバックする。このエッチバック
処理時には,酸素または酸素を主ガスとした混合ガス,
たとえば酸素と窒素,酸素とアルゴン,あるいは酸素と
ヘリウムなどをエッチングガスとして使用することがで
きる。この全面エッチング処理には,たとえばRIE
(リアクテイブ・イオン・エッチング)やECR(エレ
クトロン・サイクロトロン・リゾナンス)あるいはPC
E(プラズマ・ケミカル・エッチング)などを使用する
ことができるが,基本的にはどのような方式のものを用
いても良く,等方性エッチングでも異方性エッチングで
も良い。ここで,有機塗布膜210のエッチバッグに際
しては,少なくとも,図2(h)に関連して説明する後
工程でエッチング除去するポリシリコンマスク114の
表面が,その全面が外部に露出する程度にまでまでエッ
チングバックする必要がある。ただし,後工程のポリシ
リコンマスク114のエッチング除去工程においては,
コンタクトホール116内の残存する有機塗布膜210
がエッチングマスクとして機能するので,有機塗布膜2
10のエッチング除去時にも,コンタクトホール116
内にエッチングマスクとして機能するに十分な厚み,た
とえば約200nm程度の有機塗布膜210がコンタク
トホール116内に残存するように処理を制御する必要
がある。
【0037】次いで,図2(h)に示すように,露出し
たポリシリコンマスク114を全面エッチング除去する
のであるが,その際,コンタクトホール116内に残存
した有機塗布膜210がエッチングマスクとして機能
し,コンタクトホール116の下地をエッチングから保
護する。このときのエッチング条件としては,ポリシリ
コンが選択的にエッチングされる条件を用いることが必
要である。かかるエッチング条件さえ満たされれば,ポ
リシリコンマスク114のエッチング方法としては,ド
ライエッチングでもウェットエッチングでも良い。
【0038】次いで,図3(i)に示すように,コンタ
クトホール116内に残存していた有機塗布膜210
を,通常の有機塗布膜除去プロセス,たとえばアッシン
グ後に硫酸過酸化水素で洗浄するプロセスを用いて除去
する。この結果,コンタクトホール116内部には何も
なくなり,また図16(e)に関連して説明した従来の
工程と異なり,層間絶縁膜108の表面上にも何もない
状態が形成される。
【0039】次いで,図3(j)に示すように,所定の
配線用材料,たとえばタングステン(W)212を,所
定の厚み,たとえば約200nmの厚みで,層間絶縁膜
108全面に形成するとともに,コンタクトホール11
6内にも充填する。なお,配線用材料としてタングステ
ン(W)を用いる場合には,その密着性を高めるために
タングステン(W)212の下地材料として,チタン
(Ti)やチタンナイトライド(TiN),あるいは,
これらの積層膜(Ti/TiN)などを薄く,たとえば
約10〜50nm形成しても良い。
【0040】次いで,通常のホトリソグラフィおよびエ
ッチングプロセスを用いて,図3(k)に示すように,
不要となるタングステン(W)212を除去し,これに
より,微小なコンタクトホール116内に,配線が充填
される。
【0041】次に,本発明の第1の実施形態にかかる半
導体装置の製造工程の効果について説明する。以上説明
したように,本発明の第1の実施形態によれば,配線用
材料212をコンタクトホール116に充填する前にポ
リシリコンマスク114を除去するので,膜厚が必要以
上に厚くなることもないので,高集積/微細パターンの
加工に適するという利点を有している。
【0042】また,絶縁膜エッチング用マスク材料と異
なる配線用材料を使用した場合であっても,各材料に応
じたエッチング条件で加工することができるので,処理
プロセスの適用範囲を広げることが可能となり,プロセ
スが安定するという利点を有している。
【0043】また,次世代の微細加工が要求される配線
エッチングにおいては,積層構造よりは単一構造の方
が,その加工性において優れているので,本実施の形態
にかかる工程により形成される単一構造の配線パターン
次世代の高集積/微細パターン加工に特に好適に適用す
ることができる。
【0044】(第2の実施形態)次に,図4及び図5を
参照しながら,本発明の第2の実施形態にかかる半導体
装置の製造方法について説明する。なお,第2の実施形
態にかかる半導体装置の製造方法において,図4(e)
に示すように,ポリシリコンマスク114を使用して,
コンタクトホール116を形成する工程までは,第1の
実施形態にかかる工程と実質的に同一であり,その詳細
については,図1(a)〜図2(e)で説明したので重
複説明を省略する。ただし,発明の理解を容易にするた
めに,同一の機能構成を有する部材については,同一の
符号を付している。
【0045】次に,図4(f−2)〜図5(j−2)を
参照しながら,本実施の形態にかかる工程に特徴的な点
について詳細に説明する。すなわち,この第2の実施形
態によれば,第1の実施形態とは異なり,有機塗布膜2
10とポリシリコンマスク114とが同時にエッチング
除去され,処理の簡略化が図られている。まず,図4
(f−2)に示すように,コンタクトホール116が形
成されたポリシリコンマスク114の全面に有機塗布膜
220(たとえば,ホトレジスト膜やポリイミド膜な
ど)が,たとえば200nm〜350nmの厚みで塗布
され,コンタクトホール116を有機塗布膜220で充
填する。この際,マスク用ポリシリコン114の表面
に,有機塗布膜220が所定の膜厚,たとえば200n
m〜350nmの膜厚で塗布されるようにする。
【0046】次いで,図4(g−2)に示すように,有
機塗布膜220とポリシリコンマスク114とを同時に
全面エッチバックする。このエッチングに際しては,少
なくともポリシリコンマスク114はすべて除去される
が,有機塗布膜220はコンタクトホール116内にの
み残留するようにエッチング条件を設定する必要があ
る。かかるエッチング条件は,有機塗布膜220とポリ
シリコンマスク114とが比較的同等な速度でエッチン
グされる条件であり,たとえばECR型装置を用いて,
5mTorr〜50mTorrの圧力,500W〜10
00Wのマイクロ波電力,50W〜150Wの基板バイ
アス電力とし,50sccm〜150sccmの塩素ガ
ス,及び0sccm〜20sccmの酸素ガスをエッチ
ングガスとして使用して処理を行えば良い。このよう
に,塩素ガスと酸素ガスをエッチングガスとして使用す
れば,層間絶縁膜108としての酸化膜は,ほとんどエ
ッチングされない。
【0047】ただし,上記処理に際して,有機塗布膜2
20とポリシリコンマスク114のエッチング速度に
は,それほどこだわる必要はなく,所定のエッチングが
終了するまでに,所定量の有機塗布膜220がコンタク
トホール116底部に残り,コンタクトホール116底
部が保護されていれば良い。むしろ,かかるエッチング
工程で重要なのは,層間絶縁膜108としての酸化膜が
エッチングされないようなエッチング条件にすることで
ある。
【0048】次いで,図4(h−2)に示すように,コ
ンタクトホール116内に残った有機塗布膜220を除
去し,コンタクトホール116の開口を終了する。この
状態は,第1の実施形態における図3(i)に相当する
ものである。この後の工程は,第1の実施形態とほぼ同
様である。すなわち,まず,図5(i−2)に示すよう
に,配線用材料,たとえばタングステン(W)212を
所定の厚み,たとえば約200nmの厚みで全面に形成
する。次いで,図5(j−2)に示すように,通常のホ
トリソグラフィ/エッチングプロセスを用いて,配線の
ためにタングステン(W)212を加工し,その後,不
要となるタングステン(W)212などを除去し,これ
により,微小コンタクトホール116に,所望の配線が
形成される。
【0049】次に,本発明の第2の実施形態にかかる半
導体装置の製造方法の効果について説明する。本発明の
第2の実施形態によれば,所定のエッチング条件を設定
することにより,有機塗布膜220とポリシリコンマス
ク114とを同時エッチングするので,有機塗布膜22
0とポリシリコンマスク114とを別々にエッチバッグ
する第1の実施形態にかかる方法と比べて,工程の短縮
化が可能となる。また,かかる本実施の形態にかかる工
程では,所定のエッチング工程が終了まで,コンタクト
ホール116内に有機塗布膜220をエッチングマスク
として残留させているため,表面のエッチング所理時
に,コンタクトホール116底部のシリコン基板100
が損傷を受けることがない。
【0050】なお,図4及び図5に関連して説明した第
2の実施形態において,有機塗布膜220とポリシリコ
ンマスク114を同時エッチングする際の処理ガスとし
て,塩素ガスおよび酸素ガスを使用したが,本発明はか
かる例に限定されない。すなわち,塩素の変わりに他の
塩素系ガス,たとえばHCl,あるいは他の臭素系ガ
ス,たとえばHBrを用いても,層間絶縁膜108とし
ての酸化膜との選択比を確保しつつ有機塗布膜220と
マスク用ポリシリコン114との同時エッチングは可能
である。
【0051】さらに,コンタクトホール116底部の基
板シリコン100が損傷を受けずに有機塗布膜220と
ポリシリコンマスク114とを均一性良くエッチングで
きる条件であれば,エッチング時の処理ガスの種類を変
えても良い。すなわち,処理ガス中の酸素の比率を高め
に,たとえば90パーセント以上に設定すれば,フレオ
ン系ガス,たとえばCHF3やC48やC26等を用い
ても,層間絶縁膜108としての酸化膜に対して,有機
塗布膜220とポリシリコンマスク114とを選択的に
エッチングする条件の設定は可能である。また,その他
の不活性ガス,たとえば窒素やアルゴンやヘリウム等を
添加しても良い。
【0052】(第3の実施形態)次に,図6及び図7を
参照しながら,本発明の第3の実施形態にかかる半導体
装置の製造方法について説明する。なお,この第3の実
施の形態は,コンタクトホールが微細になってきた場合
に多く使用されるSAC(セルフ・アライン・コンタク
ト)の場合の例である。SACの場合は,通常のレジス
トマスクで層間絶縁膜をエッチングする場合が多いが,
無機材料製マスクを使ってもSACコンタクトホールの
開口が可能であり,したがって本発明を適用する余地が
ある。
【0053】以下,第3の実施形態にかかるコンタクト
ホールの開口工程について説明する。図6(a)は,無
機マスク312を層間絶縁膜310上に形成し終えた状
態を示している。なお,本実施の形態では,層間絶縁膜
310をマスクする材料としては,第1および第2の実
施形態と同様にポリシリコンを使用している。図示のよ
うに,シリコン基板300上には,ゲート誘電体膜30
2が形成されており,このゲート誘電体膜302の上に
は複数のゲート304が,たとえば200〜400nm
の厚みで形成されている。ここで,各ゲート304のゲ
ート長は,たとえば0.15μm〜0.25μm程度と
し,ゲート間隔は,たとえば0.15〜0.25μm程
度とする。
【0054】さらに,各ゲート304の側面にはLDD
形成および絶縁膜エッチングの保護のために,第1窒化
膜306が,たとえば50〜100nmの幅を有して形
成されている。また,各ゲート304の上面には,第2
窒化膜308が,たとえば100〜200nmの厚みで
形成されており,層間絶縁膜310エッチング時のスト
ッパ膜として機能する。このように,各ゲート304
は,第1及び第2窒化膜304,308により覆われ保
護されている。
【0055】さらに,第1及び第2窒化膜304,30
8により覆われた各ゲート304を覆うように,層間絶
縁膜310が,たとえば400〜1000nmの厚みで
形成されている。そして,この層間絶縁膜310の上部
には,エッチング時のポリシリコンマスク312が,た
とえば100〜400nmの厚みで形成されている。
【0056】次いで,図6(b)に示すように,ポリシ
リコンマスク312をエッチングマスクとして,層間絶
縁膜310にコンタクトホール316がエッチングによ
り形成される。このとき,本実施の形態ではSAC用コ
ンタクトホール316の開口径は,ゲート間隔より広い
が,各ゲート304は,第1窒化膜306と第2窒化膜
308とにより覆われて保護されている。したがって,
エッチング条件として層間絶縁膜310としての酸化膜
を,これらの窒化膜に対して選択的にエッチングする条
件を設定することにより,各ゲート304にダメージを
与えることなく,SAC用コンタクトホール316を開
口することが可能となる。
【0057】次いで,図6(c)に示すように,SAC
コンタクトホール316の開口後に,有機塗布膜318
を全面に塗布する。ここで,有機塗布膜318の厚み
は,SACコンタクトホール316が完全に充填される
ような厚みに設定する。ここで,前述した第1または第
2の実施形態のゲート間隔と本実施の形態のゲート間隔
とが等しいと仮定した場合には,SACコンタクトホー
ルの開口径の方が,第1または第2の実施形態の場合の
コンタクトホールの開口径よりも大きくなる。しかし,
本実施の形態によれば,塗布する有機塗布膜318の膜
厚を,第1または第2の実施形態の場合よりも厚く,た
とえば400〜700nmに設定することにより,有機
塗布膜318の表面をほぼ平滑にすることができる。
【0058】次いで,図6(d)に示すように,前述し
た第1または第2の実施形態とほぼ同様にして,ポリシ
リコンマスク312と有機塗布膜318とを全面エッチ
バックし,ポリシリコンマスク312を完全に除去す
る。このとき,SACコンタクトホール316内には,
有機塗布膜318が残存するようにする。
【0059】なお,本実施の形態にかかる有機塗布膜3
18の膜厚は,前述した第1または第2の実施形態の場
合の有機塗布膜210の膜厚よりも厚いため,ポリシリ
コンマスク312と有機塗布膜318とのエッチング速
度比は注意して設定する必要がある。かかるエッチング
条件としては,本発明における第2の実施の形態で詳細
に説明したエッチング速度比において,比較的本実施の
形態に近いエッチング速度比を使用することが好まし
い。
【0060】この後の工程は,本発明にかかる第1また
は第2の実施形態とほぼ同様である。すなわち,まず,
図7(e)に示すように,通常の有機塗布膜318除去
プロセスにより,コンタクトホール314内およびSA
Cコンタクトホール316内に残存した有機塗布膜31
8を除去する。その後,図7(f)に示すように,配線
用材料320,たとえばタングステンをSACコンタク
トホール316に充填し,通常のホトリソグラフィ/エ
ッチングプロセスを用いて,不要部分を除去する。
【0061】次に,本発明の第3の実施形態にかかる半
導体装置の製造方法の効果について説明する。すなわ
ち,本実施の形態によれば,第1または第2の実施形態
の場合よりも有機塗布膜318を厚く塗布することによ
り,たとえばSACコンタクトホールのようにコンタク
トホール開口径がより大きな場合にも適用することがで
きる。以上のように,本実施の形態によれば,コンタク
トホールの開口径に応じて有機塗布膜318の膜厚を変
えることで,各種開口径のコンタクトホール形成に適用
することが可能である。
【0062】(第4の実施形態)次に,図8および図9
を参照しながら,本発明の第4の実施形態にかかる半導
体装置の製造方法について説明する。この第4の実施形
態は,本発明を下層のゲートに配線を接続する工程に適
用したものである。すなわち,下層の配線に接続を施す
場合には,コンタクトホールの深さは浅くなり,デバイ
ス構造上,各種の段差が生じることがあるが,本実施の
形態によれば,加工表面に段差が存在する場合にも,エ
ッチバック時に下層配線に損傷を与えることなく本発明
を適用し,所定の配線を施すことができる。
【0063】まず,図8(a)は,層間絶縁膜406の
上にエッチング用ポリシリコンマスク408がパターン
ニングされた状態である。図示のように,シリコン基板
400上にゲート誘電体膜402が形成されており,こ
のゲート誘電体膜402の上には,ゲート404が形成
されている。このゲート404の側壁には,LDD形成
用の絶縁膜サイドウォール410が形成されており,さ
らに,このゲート404を覆うように層間絶縁膜406
が形成されており,この層間絶縁膜406の上部には層
間絶縁膜406のエッチング用ポリシリコンマスク40
8が形成されている。図示の例では,ゲート404が一
つしか表示されていないが,これは隣接するゲート(図
示せず)が,かなりの間隔を開けて配置されているため
で,その結果,図8(a)の右側上部に示すように,層
間絶縁膜406およびエッチング用ポリシリコン408
の表面の高さが他の部分よりも低い状態となっている。
【0064】次いで,図8(b)に示すように,ポリシ
リコンマスク408をマスクとして,層間絶縁膜406
をポリシリコンマスク408に対して選択的にエッチン
グし,コンタクトホール412をエッチング開口する。
【0065】さらに,先の実施形態と同様に,図8
(c)に示すように,ポリシリコンマスク408および
コンタクトホール412の全面にわたり,有機塗布膜4
14を,たとえば200nm〜400nm程度塗布す
る。もちろん,その際には,コンタクトホール412が
有機塗布膜414で充填されるように留意する。そし
て,本実施の形態によれば,有機塗布膜414の塗布の
厚みを調整することにより,加工表面に形成される段差
は低減され,有機塗布膜414の表面はほぼなだらかな
状態となる。この際,有機塗布膜414の塗布膜厚は,
ゲート404が密集する部分414aでは薄くなり,ゲ
ート404が疎な部分では,ゲートとゲートの間で,有
機塗布膜414の膜厚が厚くなる部分414bが出てく
る。
【0066】次いで,図8(d)に示すように,ポリシ
リコンマスク408と有機塗布膜414とをエッチバッ
クし,ポリシリコンマスク408を除去する。その際
に,コンタクトホール412底部のゲート404の表面
がダメージを受けない程度に有機塗布膜414を残存さ
せるようにする必要がある。ここで,有機塗布膜414
が厚く塗布された部分414aでは,有機塗布膜414
とポリシリコンマスク408との合計膜厚が他の部分よ
りも厚くなるため,エッチング条件の設定にあたって
は,そのような合計膜圧の厚い部分でもポリシリコンマ
スク408が十分に除去されるように留意する必要があ
る。ただし,このように余分な時間がかかる分だけコン
タクトホール412内の有機塗布膜414のエッチング
が進行するため,ポリシリコンマスク408のエッチン
グが完了した時点でも,コンタクトホール412内に十
分な量の有機塗布膜414が残存するようにエッチング
条件を設定する必要がある。
【0067】このようなエッチング条件としては,本発
明の第2の実施形態で詳細に例示した,ポリシリコンと
有機塗布膜とがほぼ同じ速度でエッチングされるような
条件を設定することが好ましい。かかるエッチング条件
で処理を行った場合に,層間絶縁膜406の厚みが,た
とえば700nmであり,表面の段差が最大で,たとえ
ば300nm程度であるとすると,エッチングバラツキ
などを考慮したその他の余裕を見込んで,コンタクトホ
ール412内に残存する有機塗布膜414の必要な膜厚
は,たとえば100〜150nm程度になるが,この程
度の有機塗布膜414がコンタクトホール412内に残
存していれば,ゲート404の表面は十分に保護され
る。
【0068】以下の工程については,先の実施形態の場
合とほぼ同様であり,まず図9(e)に示すように,コ
ンタクトホール412内に残存した有機塗布膜414を
通常の有機塗布膜除去プロセスにより除去する。これで
コンタクトホール412が開口されるとともに,層間絶
縁膜406エッチング用のポリシリコンマスク408も
除去された状態となる。
【0069】次いで,図9(f)に示すように,通常の
配線形成プロセスにより,下層のゲート404に対して
上層の配線416を形成することにより,所望の配線工
程が完了する。
【0070】次に,本発明の第4の実施形態にかかる半
導体装置の製造方法の効果について説明する。本実施の
形態によれば,層間絶縁膜406やエッチング用ポリシ
リコンマスク408の表面に構造上の段差があっても,
その段差を有機塗布膜414の膜厚を調整することによ
り補償することが可能なので,エッチバック時のエッチ
ング条件をポリシリコンマスク408と有機塗布膜41
4とのエッチング速度がほぼ同じになるように設定すれ
ば,下層のゲート404に配線を施す場合にも適用する
ことができる。
【0071】なお,本実施の形態によれば,ポリシリコ
ンマスク408上に塗布する有機塗布膜414の膜厚と
エッチング条件とを調整すれば,半導体装置のシリコン
基板400へのコンタクトと下層のゲート404へのコ
ンタクトを同時に処理する場合にも適用可能である。
【0072】また,上記実施形態では,有機塗布膜41
4とポリシリコンマスク408とを同時にエッチングバ
ックする場合を例示したが,本発明の第1の実施形態に
示した方法,すなわち有機塗布膜をポリシリコンの表面
が露出するまでエッチングして,その後,有機塗布膜に
対して選択的にポリシリコンをエッチングする方法を採
用しても,本実施の形態は適用可能である。
【0073】(第5の実施形態)次に,図10〜図12
を参照しながら,本発明の第5の実施形態にかかる半導
体装置の製造方法について説明する。本実施の形態は,
同一の半導体装置のチップ内で,配線深さや配線断面積
の異なる配線構造を同時に形成する場合に,本発明を適
用した場合である。すなわち,半導体装置に配線を施す
場合に,たとえばある部分では配線の配線抵抗を小さく
するために配線断面積を大きく取った配線構造を採用
し,その他の部分では配線の配線抵抗は多少高くても良
いが構造上の段差を小さくするために配線の高さを低く
する配線構造を形成したい場合があるが,本実施形態は
このような配線工程に適用することが可能である。
【0074】図10(a)は,層間絶縁膜506エッチ
ングのためのポリシリコンマスク508がパターンニン
グされた状態を示している。図示のように,シリコン基
板500上にゲート誘電体膜502が形成されており,
このゲート誘電体膜502上には複数のゲート504
a,504bが形成されている。また各ゲート504
a,504bの側壁には,それぞれLDD形成用のサイ
ドウオール510が形成されており,これらのゲート5
04a,504bを覆うように層間絶縁膜506が形成
されている。さらに,この層間絶縁膜506の上部に
は,上述した層間絶縁膜506のエッチング用ポリシリ
コンマスク508が形成されている。また,本実施の形
態は,コンタクトホール512aを二つのゲート504
aの間のシリコン基板500に対して開口し,コンタク
トホール512bをゲート504bに対して開口する場
合について例示したものである。また,各層の膜厚は,
本発明の第1の実施形態と同じものとする。。
【0075】上記のように層間絶縁膜506上にポリシ
リコンマスク508が形成した後,図10(b)に示す
ように,ポリシリコンマスク508を用いて,層間絶縁
膜506をエッチングし,所定の対応する位置にコンタ
クトホール512a,512bを開口する。このように
して,コンタクトホール512aはシリコン基板500
に対して開口し,コンタクトホール512bはゲート5
04bに対して開口する。
【0076】次いで,図10(c)に示すように,ポリ
シリコンマスク508の全面に有機塗布膜514を塗布
する。塗布膜厚は,たとえば400nm〜500nmと
する。これにより,ポリシリコンマスク508が有機塗
布膜514により覆われるとともに,各コンタクトホー
ル512a,512bも,塗布された有機塗布膜514
によって充填される。
【0077】次いで,塗布された有機塗布膜514を全
面エッチバックするのであるが,その際のエッチング条
件は,第1の実施形態で詳細に説明したように,有機塗
布膜514がポリシリコンマスク508や層間絶縁膜5
06に対して選択的にエッチングされるように設定す
る。かかるエッチング処理により,図10(d)に示す
ように,ポリシリコンマスク508の表面が露出され
る。なお,かかるエッチング処理時にも,先の実施形態
と同様に,コンタクトホール512a底部のシリコン基
板500表面,およびコンタクトホール512b底部の
ゲート504bの表面を保護するマスクを形成するため
に,各コンタクトホール512a,512b内には,有
機塗布膜514a,514bが,それぞれ,たとえば3
00nm〜400nm程度残るようにする。
【0078】次いで,図11(e)に示すように,高さ
調整膜としてのホトレジスト516を全面に適量塗布
し,通常のホトリソグラフィプロセスによりパターンニ
ングし,最後に配線を厚くしたい部分にのみ,ホトレジ
スト516が残るようにする。なお図示の例では,最後
に配線を厚くしたい部分は,ゲート504bにコンタク
トを取る部分に相当している。
【0079】次いで,図11(f)に示すように,パタ
ーンニングされたホトレジスト516をマスクとして,
層間絶縁膜506エッチングのポリシリコンマスク50
8を,たとえば第1および第2の実施形態で説明したエ
ッチング条件で,たとえばRIEにより選択的にエッチ
ング除去する。かかる工程により,ポリシリコンマスク
508は,下層ゲート504bにコンタクトを取る部分
508bにのみ残り,シリコン基板500にコンタクト
を取る部分508aでは除去された状態となる。
【0080】次いで,図11(g)に示すように,ポリ
シリコンマスク508bに対するエッチングマスクとし
て機能したホトレジスト516と各コンタクトホール5
12a,512b内に残存した有機塗布膜514とを同
時にエッチング除去する。かかる工程により,各コンタ
クトホール512a,512bは開口される。その結
果,シリコン基板500に開口するコンタクトホール5
12aではポリシリコンマスク508aが除去され,ゲ
ート504bに開口するコンタクトホール512bで
は,ポリシリコンマスク508bが残存することにな
る。
【0081】次いで,図11(h)に示すように,全面
に上層の配線となる配線用材料,たとえばポリシリコン
518を,たとえば150nm〜400nmの厚みで形
成する。かかる工程により,シリコン基板500に開口
するコンタクトホール512a部分よりも,ゲート50
4bに開口するコンタクトホール512b部分の方が,
マスク用ポリシリコン508bの分だけ膜厚は厚くなっ
ている。
【0082】次いで,図12(i)に示すように,通常
のホトリソグラフィ/エッチング工程により,不要部分
をエッチング除去するためのホトレジストパターン52
0を形成する。そして,図12(j)に示すように,ホ
トレジストパターン520をマスクとして,ポリシリコ
ンマスク508bおよび配線用材料518をエッチング
加工し,さらに,不要となったホトレジストパターン5
20を除去する。かかる工程により,シリコン基板50
0にコンタクトを取るポリシリコン配線522aは薄
く,ゲート504bにコンタクトを取るポリシリコン配
線522bは厚く形成される。
【0083】次に,本発明の第5の実施形態にかかる半
導体装置の製造方法の効果について説明する。本実施の
形態によれば,配線の厚みを持たせたい部分の有機塗布
膜508b上に高さ調整膜としてホトレジスト516を
塗布することにより,必要に応じて同一半導体チップ内
において配線の高さを変えることが可能である。したが
って,本実施の形態にかかる半導体装置の製造方法は,
たとえば,ある部分では配線抵抗の関係で,配線の断面
積を多く取ることを考慮して,配線の高さを高くした
り,また他の部分では表面平坦度の関係で,配線の高さ
を低く抑えて配線を形成したい場合に適用すればより効
果的である。
【0084】なお,本実施の形態では,最終的に配線用
材料が同じポリシリコンとなるように説明したが,本発
明はかかる例に限定されない。すなわち,たとえば,ポ
リシリコンとタングステンとの組み合わせから配線を形
成しても良いし,たとえばポリシリコンとアルミ合金等
との組み合わせから配線を形成することも可能であるこ
とは言うまでもない。
【0085】(第6の実施形態)次に,図13および図
14を参照しながら,本発明の第6の実施形態にかかる
半導体装置の製造方法を説明する。なお,本実施の形態
は,第5の実施形態のように同一のチップ内で厚い配線
を形成する部分と薄い配線を形成する部分とが混在する
場合に,それらの繋ぎ部分の配線の信頼性を向上させる
場合に好適に適用されるものである。
【0086】図13(a)は,第5の実施形態で説明し
た図10(d)に相当する状態,すなわち塗布した有機
塗布膜(図示せず)をエッチバックし,層間絶縁膜60
6をエッチングするためのポリシリコンマスク608の
表面を露出するようにした状態を示している。なお,図
示の状態を簡単に説明すれば,600はシリコン基板,
602はゲート誘電体膜,604a,604bはゲート
610a,610bはLDD形成用の絶縁膜サイドウオ
ール,606は層間絶縁膜であり,608はポリシリコ
ンマスクをそれぞれ示している。そして,ポリシリコン
マスク608を用いて層間絶縁膜606をエッチングす
ることにより形成されたコンタクトホール612a,6
12b内にマスク用の有機塗布膜614a,614bが
残留している。
【0087】かかる状態の半導体素子構造に対して,図
13(b)に示すように,膜厚を高くしたい部分にポリ
シリコンマスク608bを残すようにして,通常のホト
リソグラフィプロセスにより,ホトレジストパターン6
16をパターンニングする。
【0088】次いで,図13(c)に示すように,ホト
レジストパターン616をマスクとして,ポリシリコン
マスク608bをテーパエッチングして,ポリシリコン
マスク608bのエッジにテーパ部608cを形成す
る。このときのテーパエッチングは,ラジカル主体のプ
ラズマエッチングやウエットエッチングを適用すること
ができるが,さらに,RIEなどを使用してもエッチン
グ中にエッチング側面にデポジション膜(図示せず)が
多く付着するような条件を設定することによっても実現
可能である。また,テーパ角度としては,次の配線用材
料,たとえば後述するポリシリコン618を形成したと
きに,その構造上の段差部において不良,たとえば断線
が発生しないような角度,たとえば30度〜80度とす
ることが好ましい。
【0089】次いで,図13(d)に示すように,テー
パ部608cを有するポリシリコンマスク608bに対
してホトレジストパターン616と有機塗布膜614
a,614bを選択的にエッチングし,ホトレジストパ
ターン616とコンタクトホール内に残存した有機塗布
膜614とを除去する。かかる工程により,シリコン基
板600に接続されるコンタクトホール612aと配線
ゲート604bに接続されるコンタクトホール612b
とが再び開口する。さらに,本実施の形態によれば,ポ
リシリコンマスク608bが残る部分とポリシリコンマ
スクが除去された部分との境界部に,テーパ部608c
が形成される。
【0090】上記の工程以降は,先に説明した第5の実
施形態とほぼ同じである。すなわち,図14(e)に示
すように,次の配線用材料,たとえばポリシリコン61
8を全面にわたって形成する。次いで,図14(f)に
示すように,通常のホトリソグラフィプロセスおよびエ
ッチングプロセスにより配線形成を行い,不要となった
ホトレジスト(図示せず)を除去する。かかる工程によ
り,同一の半導体チップ内において必要に応じて厚い配
線618bと薄い配線618aとと同時に形成できると
共に,その境界部分では,ポリシリコンマスク608b
のテーパ部608cの形状に沿ったなだらかなテーパ形
状の配線618cを形成できるので,断線などの生じに
くい信頼性の高い配線構造を得ることができる。
【0091】次に,本発明の第6の実施形態にかかる半
導体装置の製造方法の効果について説明する。以上説明
したように,本実施の形態によれば,同一の半導体チッ
プ内において,その特性に応じて,厚い配線618bと
薄い配線618aを同時に形成することが可能であり,
しかもそれらの境界部分618cをなだらかなテーパ形
状にすることができるので,断線などの生じにくい信頼
性の高い配線構造を形成することができる。
【0092】以上,本発明の好適な実施の形態につい
て,添付図面を参照しながら説明したが,本発明はかか
る構成に限定されない。特許請求の範囲に記載された技
術的思想の範疇において,当業者であれば,各種の変更
例および修正例に相当しうるものであり,それら変更例
および修正例においても本発明の技術的範囲に属するも
のと了解される。
【0093】また,上記いくつかの実施の形態において
は,絶縁膜エッチングマスクとしてポリシリコンを使用
し,配線材料としてタングステンを使用した場合を例に
挙げて説明したが,本発明はかかる例に限定されず,対
象となる半導体装置及び処理の種類に応じて各種材料を
使用した場合に適用することが可能であり,たとえば,
アルミニウムやその合金,ルテニウムやその化合物,チ
タンやその化合物,銅やその化合物等を使用した場合に
も当然に適用することができる。
【0094】たとえば,上記実施の形態では,層間絶縁
膜のエッチングマスクとなる材料,たとえばポリシリコ
ンをエッチング除去する際に,コンタクトホール底部の
シリコン基板表面や下層ゲートの表面を保護するために
コンタクトホール内へ充填する充填材料として,有機塗
布膜を使用する場合を例に挙げたが,本発明はかかる例
に限定されない。たとえば,パターンサイズ的に可能な
らば無機塗布膜,たとえばSOG(スピン・オン・グラ
ス)膜のような材料を用いる場合にも本発明は適用可能
である。すなわち,SOG膜は塗布後のべーク温度が低
い場合,たとえば500℃以下の場合には,一般的にエ
ッチング速度が早く,CVD酸化膜に対して,ある程度
選択的に除去することが可能である。したがって,コン
タクトホールの若干の寸法,たとえば,0.02μm程
度の広がりや層間絶縁膜の削れ,たとえば100nm程
度が許されるパターンサイズや膜厚であるならば,SO
G膜を使用することも可能である。
【0095】
【発明の効果】以上説明したように,本発明によれば,
次世代の超微細かつ多層的な配線構造を得るために好適
な半導体装置の製造方法が提供される。そして,充填材
膜をコンタクトホールのエッチングマスクとして無機材
料マスクをエッチング除去できるので,配線材料と無機
材料マスクをそれぞれ異なる材料から構成することが可
能となるとともに,その場合であっても配線構造が厚く
ならない。
【0096】また,コンタクトホール内に残存する充填
材を無機材料マスクのエッチング時のマスクと機能させ
ることができるので,コンタクトホール内の基板シリコ
ン表面や下層のゲート配線を効果的に保護することがで
きる。
【0097】さらに,高さ調整膜を使用することによ
り,その分だけ配線厚みを確保できるので,同一の半導
体装置内に異なる配線厚み構造を簡単に構築することが
できる。あるいは,同一の半導体装置内に異なる配線高
さが共存する場合であっても,高い部分と低い部分との
境界部分をテーパ状に加工できるので,その境界部分に
断線を生じにくくし,製品の信頼性を向上させることが
できる。
【0098】さらに,充填材膜と無機材料マスクとを同
時にエッチングバックするので,配線工程数を削減する
ことができる。
【0099】さらに,充填材膜の膜厚を,前記コンタク
トホールの開口径に応じて選択すれば,SACコンタク
トホールなどのように,比較的開口径が大きいコンタク
トホールに対しても本発明を適用することができる。あ
るいは,充填材の膜厚を,無機材料マスク表面の凹凸に
応じて選択すば,下層のゲート配列の密度などの関係
で無機材料マスクの表面に凹凸が生じた場合であって
も,本発明を適用することができる。さらには,無機材
料マスクを上層マスク部と下層マスク部とから構成すれ
ば,通常のホトリソグラフィ/エッチング工程によって
形成できない程度の微細なコンタクトホールに配線を行
う場合であっても,本発明を適用することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態にかかる半導体装置の
製造工程の手順を示す説明図である。
【図2】本発明の第1の実施形態にかかる半導体装置の
製造工程の手順を示す説明図であり,図1の工程の続き
を示している。
【図3】本発明の第1の実施形態にかかる半導体装置の
製造工程の手順を示す説明図であり,図2の工程の続き
を示している。
【図4】本発明の第2の実施形態にかかる半導体装置の
製造工程の手順を示す説明図である。
【図5】本発明の第2の実施形態にかかる半導体装置の
製造工程の手順を示す説明図であり,図4の工程の続き
を示している。
【図6】本発明の第3の実施形態にかかる半導体装置の
製造工程の手順を示す説明図である。
【図7】本発明の第3の実施形態にかかる半導体装置の
製造工程の手順を示す説明図であり,図6の工程の続き
を示している。
【図8】本発明の第4の実施形態にかかる半導体装置の
製造工程の手順を示す説明図である。
【図9】本発明の第4の実施形態にかかる半導体装置の
製造工程の手順を示す説明図であり,図8の工程の続き
を示している。
【図10】本発明の第5の実施形態にかかる半導体装置
の製造工程の手順を示す説明図である。
【図11】本発明の第5の実施形態にかかる半導体装置
の製造工程の手順を示す説明図であり,図10の工程の
続きを示している。
【図12】本発明の第5の実施形態にかかる半導体装置
の製造工程の手順を示す説明図であり,図11の工程の
続きを示している。
【図13】本発明の第6の実施形態にかかる半導体装置
の製造工程の手順を示す説明図である。
【図14】本発明の第6の実施形態にかかる半導体装置
の製造工程の手順を示す説明図であり,図13の工程の
続きを示している。
【図15】従来の半導体装置の製造工程の手順を示す説
明図である。
【図16】従来の半導体装置の製造工程の手順を示す説
明図であり,図15の工程の続きを示している。
【符号の説明】
100 シリコン基板 102 ゲート誘電体膜 104 ゲート 106 サイドウォール 108 層間絶縁膜 110 第1のマスク用ポリシリコン 110a 開口部 112 ホトレジストマスク 113 第2のマスク用ポリシリコン 114 ポリシリコンマスク 116 コンタクトホール
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/3205 H01L 21/3213 H01L 21/768 H01L 21/28

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項1】 層間絶縁膜上に最終的に配線となる無機
    材料マスクを形成し,前記無機材料マスクにより前記層
    間絶縁膜にコンタクトホールを形成し,前記コンタクト
    ホールに配線材料を充填する工程を含む,半導体装置の
    製造方法において: 前記層間絶縁膜に形成された前記コンタクトホールに充
    填材を充填するとともに,前記無機材料マスクを覆うよ
    うに前記充填材膜を塗布する工程と; 少なくとも前記無機材料マスクが露出するまで前記充填
    材膜を選択的にエッチングする工程と;前記充填材膜を選択的にエッチングすることにより露出
    した前記無機材料マスク上の配線の高さを高くしたい部
    分に高さ調整膜を形成する工程と; 前記配線を高さを高くしたい部分以外の部分に残存する
    無機材料マスクを選択的にエッチング除去する工程と; 前記高さ調整膜と前記コンタクトホール内に残存する前
    記充填材とを同時にエッチングする工程と; 前記充填材が除去された前記コンタクトホール内に前記
    配線材料を充填する工程と; から成ることを特徴とする,半導体装置の製造方法。
  2. 【請求項2】 前記充填材膜を選択的にエッチングする
    に際して,その後工程における前記無機材料マスクの選
    択的エッチング時に,エッチングマスクとして機能する
    程度の充填材を前記コンタクトホール内に残存させるこ
    とを特徴とする,請求項1に記載の半導体装置の製造方
    法。
  3. 【請求項3】 前記無機材料マスクのエッチングは,エ
    ッチング側面にテーパを形成するテーパエッチングであ
    ることを特徴とする,請求項1または2に記載の半導体
    装置の製造方法。
  4. 【請求項4】 前記充填材膜の膜厚は,前記コンタクト
    ホールの開口径に応じて選択されることを特徴とする,
    請求項1,2または3のいずれかに記載の半導体装置の
    製造方法。
  5. 【請求項5】 前記充填材の膜厚は,前記無機材料マス
    ク表面の凹凸に応じて選択されることを特徴とする,請
    求項1,2または3のいずれかに記載の半導体装置の製
    造方法。
  6. 【請求項6】 前記無機材料マスクは,ホトリソグラフ
    ィ/エッチング工程により形成された下層マスク部分
    と,その下層マスク部分を所定の膜厚で覆うように形成
    される上層マスク部分から成ることを特徴とする,請求
    1,2,3,4または5のいずれかに記載の半導体装
    置の製造方法。
JP15301597A 1997-05-26 1997-05-26 半導体装置の製造方法 Expired - Fee Related JP3452344B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15301597A JP3452344B2 (ja) 1997-05-26 1997-05-26 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15301597A JP3452344B2 (ja) 1997-05-26 1997-05-26 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH10326831A JPH10326831A (ja) 1998-12-08
JP3452344B2 true JP3452344B2 (ja) 2003-09-29

Family

ID=15553106

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15301597A Expired - Fee Related JP3452344B2 (ja) 1997-05-26 1997-05-26 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3452344B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4580503B2 (ja) * 1999-09-03 2010-11-17 株式会社アルバック フィルム状基板のプラズマエッチング装置
JP2002208633A (ja) * 2001-01-10 2002-07-26 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JPH10326831A (ja) 1998-12-08

Similar Documents

Publication Publication Date Title
US6989231B2 (en) Method of forming fine patterns using silicon oxide layer
US7482279B2 (en) Method for fabricating semiconductor device using ArF photolithography capable of protecting tapered profile of hard mask
US7943498B2 (en) Method of forming micro pattern in semiconductor device
JP4046436B2 (ja) 半導体装置のコンタクト形成方法
TWI250558B (en) Method for fabricating semiconductor device with fine patterns
KR0176199B1 (ko) 반도체 소자의 접촉창 형성방법
JP3312604B2 (ja) 半導体装置の製造方法
JPH11330404A (ja) Dramセルキャパシタの製造方法
JP3452344B2 (ja) 半導体装置の製造方法
JP2695689B2 (ja) 多層層間絶縁膜のエッチング方法
JP3000935B2 (ja) 半導体装置の製造方法
JP3351177B2 (ja) 接続孔を形成する工程を有する配線構造の形成方法
KR100570059B1 (ko) 반도체 소자의 메탈콘택 형성 방법
KR100514523B1 (ko) 반도체 소자의 금속배선 형성방법
KR100495909B1 (ko) 하드마스크의 경사 프로파일을 방지할 수 있는 ArF노광원을 이용한 반도체소자 제조 방법
CN110581117A (zh) 一种半导体器件及其制造方法
JP3317279B2 (ja) 半導体装置の製造方法
US5858874A (en) Method of fabricating semiconductor device having step of forming plug in contact hole
JP3149858B2 (ja) 半導体記憶装置の局所パッドとその製造方法
JPH05226333A (ja) 半導体装置の製造方法
JP3196847B2 (ja) 配線構造及びその製造方法
KR100780616B1 (ko) 반도체 소자의 제조 방법
KR100421278B1 (ko) 반도체소자의 제조방법
KR100548594B1 (ko) 디램의 커패시터 노드 형성방법
JP2755226B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030701

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080718

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080718

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090718

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090718

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100718

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100718

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100718

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110718

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120718

Year of fee payment: 9

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120718

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees