JP2007123341A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】コンタクトホールによるバイポーラトランジスタのエミッタ領域の貫通を防ぐとともに、ＭＯＳトランジスタのソース領域及びドレイン領域のコンタクトを良好にする。
【解決手段】同一のシリコン基板１２に、ＭＯＳトランジスタ及びバイポーラトランジスタが形成されている下地１０上に、ＣＶＤ法によりシリコン酸化膜４０を形成し、シリコン酸化膜上に反射防止膜４５を形成し、その上に、エッチングマスク５１を形成する。反射防止膜及びシリコン酸化膜４７の積層膜に対して、プラズマエッチングを行うことにより、積層膜を貫通するコンタクトホール６０ａおよび６０ｂをそれぞれ設ける。プラズマエッチングとして、反射防止膜を主としてエッチングする第１プラズマエッチングと、反射防止膜及びシリコン酸化膜を主としてエッチングする第２プラズマエッチングと、シリコン酸化膜を主としてエッチングする第３プラズマエッチングとをこの順に行う。
【選択図】図２

Description

この発明は、半導体装置の製造方法に関するものである。

図３及び図４を参照して、従来の半導体装置の製造方法について説明する。図３は、従来の半導体装置の製造方法を説明するための工程図である。

ＭＯＳトランジスタが形成された下地１１０上に、絶縁膜であるシリコン酸化膜１４０をＣＶＤ法で形成する。ＭＯＳトランジスタは、シリコン基板１１２に不純物拡散領域として、離間して形成されたソース領域１２２及びドレイン領域１２４と、シリコン基板１１２の上側表面１１３上にゲート酸化膜１２６を介して形成されたゲート電極１２８を備えて構成される。このとき、ゲート電極１２８等による下地１１０の凹凸に応じて、シリコン酸化膜１４０の上側表面１４１に凹凸が生じる（図３（Ａ））。

次に、リソグラフィ工程及びエッチング工程によって、シリコン酸化膜１４０にコンタクトホールを設ける。ここで、シリコン酸化膜１４０の上側表面１４１に凹凸があると、シリコン酸化膜１４０の上側表面１４１上に塗布されたレジスト層１５０の厚さに差が生じる（図３（Ｂ））。

レジスト層１５０が厚い部分（図３（Ｂ）中、符号Ｉで示す部分）のレジスト層に開口部を設けるための露光を行うと、レジスト層１５０が薄い部分（図３（Ｂ）中、符号ＩＩで示す部分）の露光が過剰になる。この結果、符号ＩＩで示す部分に形成される開口部の周囲の部分までも露光され、レジスト層１５０に形成される開口部が異常に大きくなってしまうなどの不具合が生じる。

この問題を解決するために、シリコン酸化膜１４０の上側表面１４１上に反射防止膜を塗布する方法が検討されている（例えば、特許文献１参照）。

図４を参照して、特許文献１に開示されている方法について説明する。特許文献１に開示されている方法によれば、シリコン酸化膜１４０の上側表面１４１上に反射防止膜１４５を塗布する。ここで、反射防止膜１４５は、露光波長の光を吸収する染料を含有し、所定の粘性を有する液状の有機樹脂材料を用いて形成される。反射防止膜１４５は、粘性を有する液状の材料であるので、シリコン酸化膜１４０の上側表面１４１上に凹凸があっても、反射防止膜１４５の上側表面１４６は平坦になる。その後、反射防止膜１４５の上側表面１４６上にレジスト層１５１を塗布する。

次に、露光及び現像を行うことにより、レジスト層１５１を加工して、エッチングマスクを形成する。その後、当該エッチングマスクを用いた、Ａｒ／ＣＨＦ_３／ＣＦ_４プラズマによるエッチングにより、反射防止膜１４５及びシリコン酸化膜１４０にコンタクトホールを形成する。なお、プラズマエッチングの際のＲＦ出力は８００Ｗとする。また、Ａｒガス、ＣＨＦ_３ガス及びＣＦ_４ガスの流量は、それぞれ、２００ｓｃｃｍ、２０ｓｃｃｍ及び１８ｓｃｃｍとする。ここで、ｓｃｃｍ（ｓｔａｎｄａｒｄ ｃｕｂｉｃ ｃｍ ｐｅｒ ｍｉｎｕｔｅ）は、０℃、１気圧（＝１０１３ｈＰａ）に換算した場合のガス流量を表す単位である。上述の条件でエッチングを行うと、反射防止膜１４５とシリコン酸化膜１４０のエッチングレートは等しくなり、シリコン酸化膜のシリコンに対する選択比が２０から３０程度になる。
特開平１０−３０３１８０号公報

図５を参照して、特許文献１に開示されている半導体装置の製造方法を、ＭＯＳトランジスタとバイポーラトランジスタが同一のシリコン基板に形成されている下地に適用する場合について説明する。図５は、ＭＯＳトランジスタとバイポーラトランジスタが同一のシリコン基板１１２に形成されている下地１１１上に、シリコン酸化膜１４０を形成し、シリコン酸化膜１４０の上側表面１４１上に反射防止膜１４５を塗布した状態を示す模式図である。

図５に示されるように、反射防止膜１４５の上側表面の位置が、ＭＯＳトランジスタ領域１２０の上側表面１４６ａとバイポーラトランジスタ領域１３０の上側表面１４６ｂとで異なる。これは、反射防止膜１４５が有する粘性のためである。このため、ＭＯＳトランジスタ領域１２０のソース領域１２２及びドレイン領域１２４に対応する部分（図５中、符号ＩＩＩで示す部分）に設けられるコンタクトホールに比べて、バイポーラトランジスタ領域１３０のエミッタ領域１３６、ベース領域１３４、コレクタ領域１３２に対応する部分（図５中、符号ＩＶで示す部分）に設けられるコンタクトホールのエッチングの深さは浅くなる。

この結果、コンタクトホールのエッチングの際に、バイポーラトランジスタ領域１３０では、シリコン基板の削り量が多くなる。図５に示す構成の場合、ベース領域１３４及びコレクタ領域１３２は、深さ方向に余裕があるが、エミッタ領域１３６は素子の縮小化のために薄く作られることが多い。エミッタ領域１３６が薄く形成されている場合、コンタクトホールのエッチングにより、エミッタ領域１３６のシリコン基板１１２が削られ、コンタクトホールがエミッタ領域１３６を貫通して、ベース領域１３４に達する恐れがある。

一方、コンタクトホールがエミッタ領域１３６を貫通するのを防ぐようにエッチング時間を設定すると、ＭＯＳトランジスタ領域１２０では、ソース領域１２２及びドレイン領域１２４に対するコンタクトホールを形成するためのエッチングが不十分となる恐れがある。このように、エッチングが不十分の場合、ＭＯＳトランジスタ領域１２０のコンタクトホールがソース領域１２２及びドレイン領域１２４に達しないなど、ソース領域１２２及びドレイン領域１２４のコンタクトが不良となってしまう。

この発明は、上述の問題点に鑑みてなされたものであり、この発明の目的は、ＭＯＳトランジスタとバイポーラトランジスタが同一のシリコン基板に形成されている場合に、両トランジスタに対するコンタクトを良好にとれるコンタクトホールを形成することができる半導体装置の製造方法を提供することにある。

上述した目的を達成するために、この出願に係る発明者は、鋭意研究を行ったところ、コンタクトホールを形成するためのエッチングにおいて、バイポーラトランジスタ領域、特にエミッタ領域のシリコン基板の削り量を少なくすることによって、コンタクトホールがエミッタ領域を貫通してベース領域に達するのを防ぐとともに、ＭＯＳトランジスタ領域のソース領域及びドレイン領域のコンタクトを良好にすることができることを見出した。

そこで、この発明の半導体装置の製造方法は、以下の工程を備えている。

先ず、同一のシリコン基板に、ＭＯＳトランジスタ及びバイポーラトランジスタが形成されている下地を用意する。次に、下地上に、ＣＶＤ法によりシリコン酸化膜を形成する。次に、シリコン酸化膜上に反射防止膜を形成する。次に、反射防止膜上に、エッチングマスクを形成する。

次に、反射防止膜及びシリコン酸化膜の積層膜に対して、エッチングマスクを用いたプラズマエッチングを行うことにより、ＭＯＳトランジスタの形成領域と、ＭＯＳトランジスタの形成領域の厚さよりも薄く形成されている、バイポーラトランジスタの形成領域とに、積層膜を貫通するコンタクトホールをそれぞれ設ける。

プラズマエッチングとして、反射防止膜を主としてエッチングする、Ｃ_４Ｆ_８、Ａｒ及びＯ_２の第１混合ガスによる第１プラズマエッチングと、反射防止膜及びシリコン酸化膜を主としてエッチングする、ＣＨＦ_３、Ａｒ及びＯ_２の第２混合ガスによる第２プラズマエッチングと、シリコン酸化膜を主としてエッチングする、ＣＯ及びＯ_２の第３混合ガスによる第３プラズマエッチングとをこの順に行う。

この発明の半導体装置の製造方法によれば、反射防止膜及びシリコン酸化膜にコンタクトホールを設けるためのプラズマエッチングを、反射防止膜を主としてエッチングする第１プラズマエッチングと、反射防止膜及びシリコン酸化膜を主としてエッチングする第２プラズマエッチングと、シリコン酸化膜を主としてエッチングする第３プラズマエッチングの３段階で行っている。

このように３段階のプラズマエッチングを行うことにより、第３プラズマエッチングでは、シリコン酸化膜のシリコン基板に対するエッチング選択比を４０から５０程度に大きくすることができるので、エミッタ領域部分のシリコン基板の削り量が少なくなる。この結果、コンタクトホールを形成するためのエッチングにより、コンタクトホールがエミッタ領域を貫通してベース領域に達するのを防ぐとともに、ＭＯＳトランジスタ領域のソース領域及びドレイン領域のコンタクトを良好に形成できる。

以下、図を参照して、この発明の実施の形態について説明するが、各構成要素の形状、大きさ及び配置関係についてはこの発明が理解できる程度に概略的に示したものに過ぎない。また、以下、この発明の好適な構成例につき説明するが、各構成要素の材質及び数値的条件などは、単なる好適例にすぎない。従って、この発明は以下の実施の形態に限定されない。

図１及び図２を参照して、この発明の半導体装置の製造方法について説明する。図１及び図２は、この発明の半導体装置の製造方法を説明するための工程図である。

先ず、ＭＯＳトランジスタとバイポーラトランジスタを有する下地１０を用意する。ＭＯＳトランジスタは、ＭＯＳトランジスタの形成領域（以下、ＭＯＳトランジスタ領域又は第１の領域と称する）２０のシリコン基板１２に、不純物拡散領域として互いに離間して設けられたソース領域２２及びドレイン領域２４と、ソース領域２２及びドレイン領域２４の間のシリコン基板１２の上側表面１３上にゲート酸化膜２６を介して形成されたゲート電極２８とを備えて構成されている。ここで、ゲート電極２８は、例えば、ポリシリコンで形成される。

バイポーラトランジスタは、バイポーラトランジスタの形成領域（以下、バイポーラトランジスタ領域又は第２の領域と称する。）３０のシリコン基板１２に、コレクタ領域３２、ベース領域３４及びエミッタ領域３６が、それぞれ不純物拡散領域として設けられて形成されている（図１（Ａ））。

なお、シリコン基板１２にＭＯＳトランジスタ及びバイポーラトランジスタを形成する工程は、任意好適な従来周知の方法で行うことができるので、ここでは、説明を省略する。また、ＭＯＳトランジスタ及びバイポーラトランジスタは、素子分離領域（図示を省略する。）により、他のＭＯＳトランジスタ及びバイポーラトランジスタなどと分離されている。

次に、下地１０上に、絶縁膜であるシリコン酸化膜４０を、従来周知の、例えばＣＶＤ法で形成する。このとき、ゲート電極２８等による下地１０の凹凸に応じて、シリコン酸化膜４０の上側表面４１に凹凸が生じる（図１（Ｂ））。

次に、シリコン酸化膜４０の上側表面４１上に反射防止膜４５を塗布する。ここで、反射防止膜４５は、露光波長の光を吸収する染料を含有し、従来周知の所定の粘性を有する液状の有機樹脂材料を用いて形成される。反射防止膜４５は、粘性を有する液状の材料であるので、シリコン酸化膜４０の上側表面４１上に凹凸があっても、反射防止膜４５の上側表面４６ａ及び４６ｂは局所的に平坦になる。なお、周知の通り、反射防止膜４５が有する粘性により、ＭＯＳトランジスタ領域２０における反射防止膜４５の上側表面４６ａの高さ方向の位置と、バイポーラトランジスタ領域３０における反射防止膜４５の上側表面４６ｂの高さ方向の位置とが異なる（図１（Ｃ））。

次に、反射防止膜４５の上側表面４６ａ及び４６ｂ上にレジスト層を塗布する。その後、露光及び現像を行うことにより、レジスト層を加工して、エッチングマスク５１を形成する（図１（Ｄ））。

次に、エッチングマスク５１を用いた、反射防止膜４５及びシリコン酸化膜４０の積層膜４７に対して、プラズマエッチングを行う。このプラズマエッチングにより、積層膜４７の、ＭＯＳトランジスタ領域２０と、ＭＯＳトランジスタ領域２０の厚さよりも薄く形成されているバイポーラトランジスタ領域３０とに、積層膜４７を貫通するコンタクトホールをそれぞれ設ける。ここで、バイポーラトランジスタ領域３０の積層膜４７の部分は、ＭＯＳトランジスタ領域２０の積層膜４７の部分よりも薄く形成されている。このプラズマエッチングは、ＭＯＳトランジスタのソース領域２２、ドレイン領域２４及びゲート電極２８の各々に対する個別のコンタクトホールと、バイポーラトランジスタのコレクタ領域３２、ベース領域３４及びエミッタ領域３６の各々に対する個別のコンタクトホールとをそれぞれ同時に形成する工程である。このプラズマエッチングは、以下の３段階の処理で行われる。

第１段階の第１のエッチング工程として、Ｃ_４Ｆ_８、Ａｒ及びＯ_２の各ガスを含む第１混合ガスによる第１プラズマエッチングを行う。ここでは、有機樹脂材料で形成した反射防止膜４５の、シリコン酸化膜４０に対するエッチング選択比が高い第１の条件、すなわち、反射防止膜４５のエッチングレートがシリコン酸化膜４０のエッチングレートよりも大きい条件でエッチングする。この反射防止膜４５のシリコン酸化膜４０に対するエッチング選択比が高い条件として、例えば、Ｃ_４Ｆ_８、Ａｒ及びＯ_２の各ガスを、それぞれ、２０ｓｃｃｍ、１６０ｓｃｃｍ及び２０ｓｃｃｍのガス流量でエッチング処理室内に導入し、１２００ＷのＲＦ出力でエッチングを行う。この条件では、５〜１０程度のエッチング選択比が実現できる。この結果、第１プラズマエッチングでは反射防止膜が主としてエッチングされ、反射防止膜４５に開口部として複数の第１開口部６１が形成される（図２（Ａ））。

複数の第１開口部６１のうち、いずれかの第１開口部６１の底に、シリコン酸化膜４０が露出した時点で、第１段階から第２段階へ移行する。このとき、第２の領域では、反射防止膜４５はシリコン酸化膜４０が露出するまでエッチングされるが、第１の領域では、反射防止膜４５が第２の領域よりも厚く形成されているので、反射防止膜４５が途中までエッチングされることになる。なお、この第１段階から第２段階へ切替えるタイミングは、反射防止膜４５の厚さと、上述のガス流量及びＲＦ出力で定まるエッチングレートとから、エッチング処理時間によって決めることができる。

第２段階の第２のエッチング工程では、ＣＨＦ_３、Ａｒ及びＯ_２の各ガスを含む第２混合ガスによる第２プラズマエッチングを行う。ここでは、好適な第２の条件として、ＣＨＦ_３ガス、Ａｒガス及びＯ_２ガスを、それぞれ、２０ｓｃｃｍ、１００ｓｃｃｍ及び２０ｓｃｃｍのガス流量でエッチング処理室内に導入し、５００ＷのＲＦ出力でエッチングを行う。この結果、シリコン酸化膜４０が露出している第１開口部の底の、シリコン酸化膜４０の部分、及び、残りの第１開口部６１の底に依然として露出している反射防止膜４５の部分をさらにエッチングして、第２開口部６２を形成する。なお、上述した条件で第２プラズマエッチングを行うと、反射防止膜４５とシリコン酸化膜４０のエッチングレートは等しくなる（図２（Ｂ））。

ここで、複数の第２開口部６２のうち、いずれかの第２開口部６２の底に、シリコン基板１２又はゲート電極２８が露出した時点で、第２段階から第３段階へ移行する。このとき、第２の領域では、シリコン酸化膜４０は、シリコン基板１２が露出するまでエッチングされ、第１の領域では、積層膜４７が第２の領域よりも厚く形成されているので、シリコン酸化膜４０が途中までエッチングされることになる。なお、この第２段階から第３段階へ切替えるタイミングは、シリコン酸化膜４０の厚さと、上述のガス流量及びＲＦ出力で定まるエッチングレートとから、エッチング処理時間によって決められる。ここで、ソース領域２２及びドレイン領域２４に対応する部分のエッチングは、ゲート電極２８、又は、バイポーラトランジスタ領域３０のコレクタ領域３２、ベース領域３４、及び、エミッタ領域３６に対応する部分のエッチングより深く行われる。従って、ゲート電極２８又はバイポーラトランジスタ３０のシリコン基板１２が、ソース領域２２及びドレイン領域２４のシリコン基板１２より先に、第２開口部の底に露出する。

第３段階の第３のエッチング工程では、ＣＯ及びＯ_２の各ガスを含む第３混合ガスによる第３プラズマエッチングを行う。ここでは、好適な第３の条件として、ＣＯガス及びＯ_２ガスをそれぞれ１５０ｓｃｃｍ及び２０ｓｃｃｍのガス流量でエッチング処理室内に導入し、５００ＷのＲＦ出力でエッチングを行う。第３プラズマエッチングでは、シリコン酸化膜４０のシリコンに対する選択比が４０から５０程度になる。この結果、シリコン酸化膜４０に比べて、シリコン基板１２及びゲート電極２８の削り量が少なくなる。

第３プラズマエッチングにより、第２開口部６２の底に依然として露出しているシリコン酸化膜４０の部分をさらにエッチングして、第３開口部６３を形成する。また、第２開口部６２の底に、シリコン基板１２又はゲート電極２８が露出している場合は、シリコン酸化膜４０のシリコンに対する選択比が４０から５０程度であるので、シリコン基板１２又はゲート電極２８のエッチングは進行せず、第３開口部６３は形成されない。

第３プラズマエッチングにより、全ての第３開口部内にシリコン基板１２又はゲート電極２８を露出した時点で、第３プラズマエッチングを終了する。

ここで、反射防止膜４５及びシリコン酸化膜４０の積層膜４７を貫通するように設けられ、その底にシリコン基板１２又はゲート電極２８を露出した開口部を、コンタクトホール６０ａ及び６０ｂと称する。ここでは、第１開口部６１、第２開口部６２及び第３開口部６３が連通してなるコンタクトホールを符号６０ａで示している。また、第２プラズマエッチングにより、シリコン基板１２又はゲート電極２８が露出して形成された、第１開口部６１及び第２開口部６２が連通してなるコンタクトホールを符号６０ｂで示している（図２（Ｃ））。

上述したように、この発明の半導体装置の製造方法によれば、反射防止膜及びシリコン酸化膜にコンタクトホールを設けるためのプラズマエッチングを、反射防止膜を主としてエッチングする第１プラズマエッチングと、反射防止膜及びシリコン酸化膜を主としてエッチングする第２プラズマエッチングと、シリコン酸化膜を主としてエッチングする第３プラズマエッチングの３段階で行っている。

このように３段階のプラズマエッチングを行うことにより、第３プラズマエッチングでは、シリコン酸化膜のシリコン基板に対するエッチング選択比を４０から５０程度に大きくすることができるので、エミッタ領域部分のシリコン基板の削り量が少なくなる。この結果、コンタクトホールを形成するためのエッチングにより、コンタクトホールがエミッタ領域を貫通してベース領域に達するのを防ぐとともに、ＭＯＳトランジスタ領域のソース領域及びドレイン領域のコンタクトを良好に形成できる。

この発明の半導体装置の製造方法を説明するための工程図（その１）である。 この発明の半導体装置の製造方法を説明するための工程図（その２）である。 従来の半導体装置の製造方法を説明するための工程図（その１）である。 従来の半導体装置の製造方法を説明するための工程図（その２）である。 ＭＯＳトランジスタとバイポーラトランジスタが同一の基板に構成されている場合の反射防止膜の上面の位置を示す概略図である。

符号の説明

１０、１１０ 下地
１２、１１２ シリコン基板
１３、４１、４６ａ、４６ｂ、１１３、１４１、１４６ 上側表面
２０、１２０ ＭＯＳトランジスタ領域
２２、１２２ ソース領域
２４、１２４ ドレイン領域
２６、１２６ ゲート酸化膜
２８、１２８ ゲート電極
３０、１３０ バイポーラトランジスタ領域
３２、１３２ コレクタ領域
３４、１３４ ベース領域
３６、１３６ エミッタ領域
４０、１４０ シリコン酸化膜
４５、１４５ 反射防止膜
４７ 積層膜
５１ エッチングマスク
６０ａ、６０ｂ コンタクトホール
６１ 第１開口部
６２ 第２開口部
６３ 第３開口部
１５０、１５１ レジスト層

Claims (7)

1. 同一のシリコン基板に、ＭＯＳトランジスタ及びバイポーラトランジスタが形成されている下地を用意する工程と、
   該下地上に、ＣＶＤ法によりシリコン酸化膜を形成する工程と、
   該シリコン酸化膜上に反射防止膜を形成する工程と、
   該反射防止膜上に、エッチングマスクを形成する工程と、
   前記反射防止膜及び前記シリコン酸化膜の積層膜に対して、該エッチングマスクを用いたプラズマエッチングを行うことにより、前記ＭＯＳトランジスタの形成領域と、該ＭＯＳトランジスタの形成領域の厚さよりも薄く形成されている、前記バイポーラトランジスタの形成領域とに、前記積層膜を貫通するコンタクトホールをそれぞれ設ける工程と
   を含み、
   前記プラズマエッチングとして、
   前記反射防止膜を主としてエッチングする、Ｃ_４Ｆ_８、Ａｒ及びＯ_２の第１混合ガスによる第１プラズマエッチングと、前記反射防止膜及び前記シリコン酸化膜を主としてエッチングする、ＣＨＦ_３、Ａｒ及びＯ_２の第２混合ガスによる第２プラズマエッチングと、前記シリコン酸化膜を主としてエッチングする、ＣＯ及びＯ_２の第３混合ガスによる第３プラズマエッチングとをこの順に行う
   ことを特徴とする半導体装置の製造方法。
2. 前記プラズマエッチングは、前記ＭＯＳトランジスタのドレイン領域、ソース領域及びゲート電極の各々に対する個別のコンタクトホールと、前記バイポーラトランジスタのコレクタ領域、ベース領域及びエミッタ領域に対する個別のコンタクトホールとをそれぞれ同時に形成する工程であり、
   前記プラズマエッチングを行う工程は、
   前記第１混合ガスによる前記第１プラズマエッチングにより、前記反射防止膜に複数の第１開口部を形成し、
   該第１開口部のいずれかの第１開口部の底に、前記シリコン酸化膜が露出した時点で、エッチングガスを前記第２混合ガスに切り換え、
   該第２混合ガスによる前記第２プラズマエッチングにより、前記シリコン酸化膜が露出している第１開口部の底の当該シリコン酸化膜部分及び残りの第１開口部の底に依然として露出している反射防止膜をさらにエッチングして第２開口部をそれぞれ形成し、
   前記第２開口部のうちいずれかの第２開口部の底に、前記バイポーラトランジスタの形成領域のシリコン基板又は前記ゲート電極が露出した時点で、エッチングガスを前記第３混合ガスに切り換え、
   該第３混合ガスによる第３プラズマエッチングにより、前記シリコン酸化膜が依然として露出している第２開口部の底の当該シリコン酸化膜部分をさらにエッチングして第３開口部をそれぞれ形成することにより、主として前記第１開口部及び第２開口部が連通してなる前記ゲート電極、コレクタ領域、ベース領域及びエミッタ領域用の個別のコンタクトホールと、主として、前記第１開口部、第２開口部及び第３開口部が連通してなる、前記ドレイン領域及びソース領域用の個別のコンタクトホールとをそれぞれ形成する
   ことを特徴とする請求項１に記載の半導体装置の製造方法。
3. 前記第１混合ガスを構成するＣ_４Ｆ_８、Ａｒ及びＯ_２の各ガスのガス流量を、それぞれ、２０ｓｃｃｍ（ｓｔａｎｄａｒｄ ｃｕｂｉｃ ｃｍ ｐｅｒ ｍｉｎｕｔｅ）、１６０ｓｃｃｍ及び２０ｓｃｃｍとし、
   前記第２混合ガスを構成するＣＨＦ_３、Ａｒ及びＯ_２の各ガスのガス流量を、それぞれ、２０ｓｃｃｍ、１００ｓｃｃｍ及び２０ｓｃｃｍとし、
   前記第３混合ガスを構成するＣＯ及びＯ_２の各ガスのガス流量を、それぞれ、１５０ｓｃｃｍ及び２０ｓｃｃｍとする
   ことを特徴とする請求項１又は２に記載の半導体装置の製造方法。
4. ＭＯＳトランジスタが形成された第１の領域とバイポーラトランジスタが形成された第２の領域とを含む半導体基板上に絶縁膜を形成する工程と、
   前記絶縁膜上に反射防止膜を形成する工程と、
   前記第１の領域上において前記反射防止膜の途中まで前記反射防止膜をエッチングし、前記第２の領域上において前記絶縁膜が露出するまで前記反射防止膜をエッチングする、第１の条件で行われる第１のエッチング工程と、
   前記第１の領域上において前記第１のエッチング工程で残存する前記反射防止膜及び前記絶縁膜を前記絶縁膜の途中までエッチングし、前記第２の領域上において前記絶縁膜をエッチングして前記半導体基板を露出させる、前記第１の条件とは異なる第２の条件で行われる第２のエッチング工程と、
   前記第１の領域上において前記第２のエッチング工程で残存する前記絶縁膜をエッチングして前記半導体基板を露出させる、前記第１の条件及び前記第２の条件とは異なる第３の条件で行われる第３のエッチング工程とを有する
   ことを特徴とする半導体装置の製造方法。
5. 請求項４に記載の半導体装置の製造方法において、
   前記第３のエッチング工程は、前記絶縁膜の前記半導体基板に対する選択比が４０以上５０以下の条件で行う
   ことを特徴とする半導体装置の製造方法。
6. 請求項４又は５のいずれか１項に記載の半導体装置の製造方法において、
   前記第１の領域は前記ＭＯＳトランジスタのソース領域あるいはドレイン領域である
   ことを特徴とする半導体装置の製造方法。
7. 請求項４〜６のいずれか１項に記載の半導体装置の製造方法において、
   前記第１の条件は前記反射防止膜を主としてエッチングする条件であり、前記第２の条件は前記反射防止膜及び前記絶縁膜を主としてエッチングする条件であり、前記第３の条件は前記絶縁膜を主としてエッチングする条件である
   ことを特徴とする半導体装置の製造方法。
   

Images