JP2003115597A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2003115597A JP2003115597A JP2001309647A JP2001309647A JP2003115597A JP 2003115597 A JP2003115597 A JP 2003115597A JP 2001309647 A JP2001309647 A JP 2001309647A JP 2001309647 A JP2001309647 A JP 2001309647A JP 2003115597 A JP2003115597 A JP 2003115597A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- silicon oxide
- oxide film
- epitaxial layer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】低VFと高耐圧とを両立できる半導体装置とその
製造方法を提供する。 【解決手段】高濃度領域（３）を有する半導体装置にお
いて、高濃度領域（３）が形成する円内にトレンチ部
（９）を形成することで、トレンチ部（９）直下に位置
するエピタキシャル層（２）の層厚を減じる。また、ト
レンチ部（９）形成の際のシリコンエッチングにおい
て、半導体基板（１）表面にポリシリコン膜（１０）を
形成して、該ポリシリコン膜（１０）を自動終点として
プラズマエッチングを行い、所定のトレンチ深さを形成
する。
製造方法を提供する。 【解決手段】高濃度領域（３）を有する半導体装置にお
いて、高濃度領域（３）が形成する円内にトレンチ部
（９）を形成することで、トレンチ部（９）直下に位置
するエピタキシャル層（２）の層厚を減じる。また、ト
レンチ部（９）形成の際のシリコンエッチングにおい
て、半導体基板（１）表面にポリシリコン膜（１０）を
形成して、該ポリシリコン膜（１０）を自動終点として
プラズマエッチングを行い、所定のトレンチ深さを形成
する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の耐圧性
向上、及びシリコンエッチングを用いた半導体装置の製
造方法に関する。
向上、及びシリコンエッチングを用いた半導体装置の製
造方法に関する。
【０００２】
【従来の技術】図５は、従来のショットキーバリアダイ
オードを表す断面図である。（１０１）は半導体基板、
（１０２）はエピタキシャル層、（１０３）は高濃度領
域、（１０４）はアニュラリング、（１０５）は酸化ポ
リシリコン膜（１０６）はショットキー金属、（１０
７）はメタル、（１０８）はシリコン窒化膜、をそれぞ
れ表す。
オードを表す断面図である。（１０１）は半導体基板、
（１０２）はエピタキシャル層、（１０３）は高濃度領
域、（１０４）はアニュラリング、（１０５）は酸化ポ
リシリコン膜（１０６）はショットキー金属、（１０
７）はメタル、（１０８）はシリコン窒化膜、をそれぞ
れ表す。
【０００３】図中、N＋型の半導体基板（１０１）表面
上にエピタキシャル成長法によって、半導体基板（１０
１）よりも低濃度のN型のエピタキシャル層（１０２）
が形成されている。P＋型の高濃度領域（１０３）はエ
ピタキシャル層（１０２）表面から、逆耐圧性を向上さ
せるために拡散方法にて形成している。アニュラリング
（１０４）は、エピタキシャル層（１０２）内のチャネ
ルストッパーとして、半導体基板（１０１）の終端に高
濃度領域（１０３）と離間して形成している。酸化シリ
コン膜（１０５）はエピタキシャル層（１０２）表面上
に、高濃度領域（１０３）及びアニュラリング（１０
４）の一部と重複するように形成している。ショットキ
ー金属（１０６）はモリブデンやチタン等から為り、一
方の酸化シリコン膜（１０５）の表面の一部と、その酸
化シリコン膜（１０５）に近傍する、一方の高濃度領域
（１０３）の表面と、高濃度領域（１０３）が形成する
円内のエピタキシャル層（１０２）表面と、他方の高濃
度領域（１０３）の表面と、他方の酸化シリコン膜（１
０５）の表面の一部と、を全面被覆するように形成して
いる。メタル（１０７）は主にアルミニウム等から為り
電極を形成し、ショットキー金属（１０６）の全表面、
及びその両端に配置されている酸化シリコン膜（１０
５）の一部とを被覆するように形成している。シリコン
窒化膜（１０８）は、上記全体を被覆するように形成す
るが、高濃度領域（１０３）が形成する円内の上方にお
いては、パッドを形成している。
上にエピタキシャル成長法によって、半導体基板（１０
１）よりも低濃度のN型のエピタキシャル層（１０２）
が形成されている。P＋型の高濃度領域（１０３）はエ
ピタキシャル層（１０２）表面から、逆耐圧性を向上さ
せるために拡散方法にて形成している。アニュラリング
（１０４）は、エピタキシャル層（１０２）内のチャネ
ルストッパーとして、半導体基板（１０１）の終端に高
濃度領域（１０３）と離間して形成している。酸化シリ
コン膜（１０５）はエピタキシャル層（１０２）表面上
に、高濃度領域（１０３）及びアニュラリング（１０
４）の一部と重複するように形成している。ショットキ
ー金属（１０６）はモリブデンやチタン等から為り、一
方の酸化シリコン膜（１０５）の表面の一部と、その酸
化シリコン膜（１０５）に近傍する、一方の高濃度領域
（１０３）の表面と、高濃度領域（１０３）が形成する
円内のエピタキシャル層（１０２）表面と、他方の高濃
度領域（１０３）の表面と、他方の酸化シリコン膜（１
０５）の表面の一部と、を全面被覆するように形成して
いる。メタル（１０７）は主にアルミニウム等から為り
電極を形成し、ショットキー金属（１０６）の全表面、
及びその両端に配置されている酸化シリコン膜（１０
５）の一部とを被覆するように形成している。シリコン
窒化膜（１０８）は、上記全体を被覆するように形成す
るが、高濃度領域（１０３）が形成する円内の上方にお
いては、パッドを形成している。
【０００４】
【発明が解決しようとする課題】図５に示すような従来
の半導体装置は、耐圧性を向上させることが課題の１つ
であった。これまでは、耐圧性を向上させる方法とし
て、高濃度領域（１０３）の拡散深さを深くしてその曲
率（高濃度領域（１０３）の最深部の曲がり具合）を緩
やかにすることが挙げられる。仮に高濃度領域（１０
３）がエピタキシャル層（１０２）の表面から浅く形成
した場合を考えると、高濃度領域（１０３）の最深部の
曲率は大きくなり、その曲がり具合は急峻となる。その
結果、逆バイアス時の空乏層の広がりも曲がり具合が急
峻なものとなり、十分な耐圧性を保持することが困難と
なる。従って、高濃度領域（１０３）の曲率を小さく、
緩やかなカーブを形成するためには、高濃度領域（１０
３）の最深部をエピタキシャル層（１０２）の表面から
深く形成しなければならない。しかし、高濃度領域（１
０３）を深く形成すると、自ずとエピタキシャル層（１
０２）の層厚を厚く形成しなければならない。
の半導体装置は、耐圧性を向上させることが課題の１つ
であった。これまでは、耐圧性を向上させる方法とし
て、高濃度領域（１０３）の拡散深さを深くしてその曲
率（高濃度領域（１０３）の最深部の曲がり具合）を緩
やかにすることが挙げられる。仮に高濃度領域（１０
３）がエピタキシャル層（１０２）の表面から浅く形成
した場合を考えると、高濃度領域（１０３）の最深部の
曲率は大きくなり、その曲がり具合は急峻となる。その
結果、逆バイアス時の空乏層の広がりも曲がり具合が急
峻なものとなり、十分な耐圧性を保持することが困難と
なる。従って、高濃度領域（１０３）の曲率を小さく、
緩やかなカーブを形成するためには、高濃度領域（１０
３）の最深部をエピタキシャル層（１０２）の表面から
深く形成しなければならない。しかし、高濃度領域（１
０３）を深く形成すると、自ずとエピタキシャル層（１
０２）の層厚を厚く形成しなければならない。
【０００５】また一方で、耐圧性を追求する余り、エピ
タキシャル層（１０２）の層厚を厚くした場合、エピタ
キシャル層（１０２）の抵抗分が増加し、印加時のフォ
ワードの立ち上がり電圧（以下、ＶＦと称す）が高くな
る。このＶＦは、金属とシリコンとの接合のφＢと直列
抵抗成分で決まり、エピタキシャル層（１０２）の表面
から半導体基板（１０１）までの距離が大きいほど、直
列抵抗成分が大きくなり、ＶＦは高くなるからである。
ＶＦが高くなると、本発明の半導体装置が正常な動作に
至るまでに時刻がかかるというデメリットがある。ま
た、低ＶＦを実現するために、ショットキー金属（１０
６）を変えるという方法もあるが、リーク電流増加等へ
の影響もあり、バリア金属の選定が難しい。
タキシャル層（１０２）の層厚を厚くした場合、エピタ
キシャル層（１０２）の抵抗分が増加し、印加時のフォ
ワードの立ち上がり電圧（以下、ＶＦと称す）が高くな
る。このＶＦは、金属とシリコンとの接合のφＢと直列
抵抗成分で決まり、エピタキシャル層（１０２）の表面
から半導体基板（１０１）までの距離が大きいほど、直
列抵抗成分が大きくなり、ＶＦは高くなるからである。
ＶＦが高くなると、本発明の半導体装置が正常な動作に
至るまでに時刻がかかるというデメリットがある。ま
た、低ＶＦを実現するために、ショットキー金属（１０
６）を変えるという方法もあるが、リーク電流増加等へ
の影響もあり、バリア金属の選定が難しい。
【０００６】そこで、本願は低ＶＦを得るためにエピタ
キシャル層（１０２）表面からトレンチを形成すること
で、エピタキシャル層（１０２）の抵抗分を減じ、且つ
従来技術の半導体装置に劣ることのない耐圧性を有する
半導体装置を実現した。
キシャル層（１０２）表面からトレンチを形成すること
で、エピタキシャル層（１０２）の抵抗分を減じ、且つ
従来技術の半導体装置に劣ることのない耐圧性を有する
半導体装置を実現した。
【０００７】そこで上記考えに基き、半導体基板（１０
１）にシリコンエッチングしてトレンチを形成するが、
今までのシリコントレンチエッチングは主にプラズマド
ライエッチングを利用してきた。このプラズマエッチン
グは、主に２層以上の膜を堆積した膜のうち、１層目を
エッチングすることに適している。１層目の膜がエッチ
ングされ、すべてエッチングされた後に、その下方にあ
る２層目の異種の膜が露出する。そこで、１層目の膜の
シリコンが無くなることで、シリコンエッチングを終了
するように設定してある。しかし、半導体基板（１０
１）のシリコンエッチングでは半導体基板（１０１）自
体がシリコンのみで形成されているため、上記のような
異種生成物が露出することはない。従って、所望のトレ
ンチ深さを形成するためには、時間制御による方法しか
なかった。時間制御による方法とは、エッチング時間を
計り所定の時間が経過したらエッチングを終了するとい
うものである。この場合、毎回のシリコンエッチングの
たびに施設環境を常に一定状態にすることが必要であ
る。特にチャンバー内の状態が一定でないと、トレンチ
深さがまばらになる。トレンチ深さがまばらであると、
この半導体装置を再利用することが出来ず全て廃棄処分
になり、コスト面においても多大な負担が生じていた。
１）にシリコンエッチングしてトレンチを形成するが、
今までのシリコントレンチエッチングは主にプラズマド
ライエッチングを利用してきた。このプラズマエッチン
グは、主に２層以上の膜を堆積した膜のうち、１層目を
エッチングすることに適している。１層目の膜がエッチ
ングされ、すべてエッチングされた後に、その下方にあ
る２層目の異種の膜が露出する。そこで、１層目の膜の
シリコンが無くなることで、シリコンエッチングを終了
するように設定してある。しかし、半導体基板（１０
１）のシリコンエッチングでは半導体基板（１０１）自
体がシリコンのみで形成されているため、上記のような
異種生成物が露出することはない。従って、所望のトレ
ンチ深さを形成するためには、時間制御による方法しか
なかった。時間制御による方法とは、エッチング時間を
計り所定の時間が経過したらエッチングを終了するとい
うものである。この場合、毎回のシリコンエッチングの
たびに施設環境を常に一定状態にすることが必要であ
る。特にチャンバー内の状態が一定でないと、トレンチ
深さがまばらになる。トレンチ深さがまばらであると、
この半導体装置を再利用することが出来ず全て廃棄処分
になり、コスト面においても多大な負担が生じていた。
【０００８】そこで、本願は上記欠点に鑑み、本発明の
製造方法において、一定のトレンチ深さを形成するよう
なシリコンエッチング方法を実現したものである。
製造方法において、一定のトレンチ深さを形成するよう
なシリコンエッチング方法を実現したものである。
【０００９】
【課題を解決するための手段】本願は、半導体基板と、
前記半導体基板上に形成したエピタキシャル層と、前記
エピタキシャル層表面から拡散によって形成した高濃度
領域と、前記高濃度領域で囲まれた領域に形成したトレ
ンチ部と、前記トレンチ部内部、前記酸化シリコン膜、
及び前記高濃度領域、に被覆したバリア金属としてのシ
ョットキー金属と、を有した半導体装置において、前記
トレンチ部が前記高濃度領域とが一部重複するように形
成することを特徴とする半導体装置を提供する。
前記半導体基板上に形成したエピタキシャル層と、前記
エピタキシャル層表面から拡散によって形成した高濃度
領域と、前記高濃度領域で囲まれた領域に形成したトレ
ンチ部と、前記トレンチ部内部、前記酸化シリコン膜、
及び前記高濃度領域、に被覆したバリア金属としてのシ
ョットキー金属と、を有した半導体装置において、前記
トレンチ部が前記高濃度領域とが一部重複するように形
成することを特徴とする半導体装置を提供する。
【００１０】更に、一導電型の半導体基板に、前記半導
体基板の濃度よりも低濃度のエピタキシャル層を形成
し、前記エピタキシャル層表面から拡散によって逆導電
型の高濃度領域を形成する工程と、前記エピタキシャル
層表面に酸化シリコン膜を、前記酸化シリコン膜上にポ
リシリコン膜を形成する工程と、前記ポリシリコン膜上
にレジストマスクを形成し、その後エッチングして、前
記高濃度領域間の上方にホールを形成する工程と、プラ
ズマエッチングにおいて、前記ホールにシリコンエッチ
ングをして、前記高濃度領域と一部重複するように、ま
たは離間するようにトレンチ部を形成する工程と、エッ
チングによって前記半導体基板表面上の前記酸化シリコ
ン膜のうち、所定の箇所をエッチングする工程と、前記
プラズマエッチングによるシリコンエッチングが、ポリ
シリコン膜をエッチングし終えると略同時、前記トレン
チ部内のシリコンエッチングを終了する工程と、前記酸
化シリコン膜上にショットキー金属を被覆する工程と、
を具備することを特徴とする半導体装置の製造方法を提
供する。
体基板の濃度よりも低濃度のエピタキシャル層を形成
し、前記エピタキシャル層表面から拡散によって逆導電
型の高濃度領域を形成する工程と、前記エピタキシャル
層表面に酸化シリコン膜を、前記酸化シリコン膜上にポ
リシリコン膜を形成する工程と、前記ポリシリコン膜上
にレジストマスクを形成し、その後エッチングして、前
記高濃度領域間の上方にホールを形成する工程と、プラ
ズマエッチングにおいて、前記ホールにシリコンエッチ
ングをして、前記高濃度領域と一部重複するように、ま
たは離間するようにトレンチ部を形成する工程と、エッ
チングによって前記半導体基板表面上の前記酸化シリコ
ン膜のうち、所定の箇所をエッチングする工程と、前記
プラズマエッチングによるシリコンエッチングが、ポリ
シリコン膜をエッチングし終えると略同時、前記トレン
チ部内のシリコンエッチングを終了する工程と、前記酸
化シリコン膜上にショットキー金属を被覆する工程と、
を具備することを特徴とする半導体装置の製造方法を提
供する。
【００１１】
【発明の実施の形態】図１は本発明の実施の形態を表す
ショットキーバリアダイオードの断面図である。（１）
は半導体基板、（２）はエピタキシャル層、（３）は高
濃度領域、（４）はアニュラリング、（５）は酸化シリ
コン膜、（６）はショットキー金属、（７）はメタル、
（８）はシリコン窒化膜、（９）はトレンチ部、をそれ
ぞれ表す。
ショットキーバリアダイオードの断面図である。（１）
は半導体基板、（２）はエピタキシャル層、（３）は高
濃度領域、（４）はアニュラリング、（５）は酸化シリ
コン膜、（６）はショットキー金属、（７）はメタル、
（８）はシリコン窒化膜、（９）はトレンチ部、をそれ
ぞれ表す。
【００１２】図中、N＋型の半導体基板（１）表面上に
エピタキシャル成長法によって形成した、半導体基板
（１）よりも低濃度のN型のエピタキシャル層（２）を
形成する。P＋型の高濃度領域（３）はエピタキシャル
層（２）表面から逆耐圧性を向上させるために拡散方法
にて形成する。アニュラリング（４）は、エピタキシャ
ル層（２）内のチャネルストッパーとして、半導体基板
（１）の終端に高濃度領域（３）と離間して形成する。
酸化シリコン膜（５）はエピタキシャル層（２）表面上
に、高濃度領域（３）及びアニュラリング（４）の一部
と重複するように形成する。ショットキー金属（６）は
モリブデンやチタン等から為り、図１に示すように酸化
シリコン膜（５）、高濃度領域（３）及び後述するトレ
ンチ部（９）内部を被覆するように形成する。メタル
（７）は主にアルミニウム等から為り、ショットキー金
属（６）の上部、及びその両端に配置されている酸化シ
リコン膜（５）の一部とを被覆するように形成する。シ
リコン窒化膜（８）は、酸化シリコン膜（５）及びメタ
ル（７）の表面の一部を被覆するように形成する。
エピタキシャル成長法によって形成した、半導体基板
（１）よりも低濃度のN型のエピタキシャル層（２）を
形成する。P＋型の高濃度領域（３）はエピタキシャル
層（２）表面から逆耐圧性を向上させるために拡散方法
にて形成する。アニュラリング（４）は、エピタキシャ
ル層（２）内のチャネルストッパーとして、半導体基板
（１）の終端に高濃度領域（３）と離間して形成する。
酸化シリコン膜（５）はエピタキシャル層（２）表面上
に、高濃度領域（３）及びアニュラリング（４）の一部
と重複するように形成する。ショットキー金属（６）は
モリブデンやチタン等から為り、図１に示すように酸化
シリコン膜（５）、高濃度領域（３）及び後述するトレ
ンチ部（９）内部を被覆するように形成する。メタル
（７）は主にアルミニウム等から為り、ショットキー金
属（６）の上部、及びその両端に配置されている酸化シ
リコン膜（５）の一部とを被覆するように形成する。シ
リコン窒化膜（８）は、酸化シリコン膜（５）及びメタ
ル（７）の表面の一部を被覆するように形成する。
【００１３】本願の特徴は、環状の高濃度領域（３）が
形成する領域のうち、その中央に位置するエピタキシャ
ル層（２）表面からトレンチ部（９）を形成することで
ある。トレンチ部（９）は、そのトレンチ部（９）の周
囲に位置する高濃度領域（３）とその一部が重複するよ
うに、即ちトレンチ部（９）の側壁が高濃度領域（３）
に接するように形成する。パターンサイズに余裕がある
ならば、トレンチ部（９）の側壁が高濃度領域（３）か
ら離間するようなパターンだけでも良い。また、そのト
レンチ深さは、高濃度領域（３）の拡散深さと同じであ
るか、あるいは浅くすることが望ましいが、Ｐ＋高濃度
領域（３）が本来備えている耐圧向上の機能を損なわな
い範囲で、高濃度領域（３）より深く形成することも可
能である。図１は、トレンチ部（９）を高濃度領域
（３）と一部重複するように、且つトレンチ部（９）よ
りも高濃度領域（３）を浅く形成した断面図である。ト
レンチ部（９）の内部の側面には、ショットキー金属
（６）を形成し、その表面にはメタル（７）を形成す
る。
形成する領域のうち、その中央に位置するエピタキシャ
ル層（２）表面からトレンチ部（９）を形成することで
ある。トレンチ部（９）は、そのトレンチ部（９）の周
囲に位置する高濃度領域（３）とその一部が重複するよ
うに、即ちトレンチ部（９）の側壁が高濃度領域（３）
に接するように形成する。パターンサイズに余裕がある
ならば、トレンチ部（９）の側壁が高濃度領域（３）か
ら離間するようなパターンだけでも良い。また、そのト
レンチ深さは、高濃度領域（３）の拡散深さと同じであ
るか、あるいは浅くすることが望ましいが、Ｐ＋高濃度
領域（３）が本来備えている耐圧向上の機能を損なわな
い範囲で、高濃度領域（３）より深く形成することも可
能である。図１は、トレンチ部（９）を高濃度領域
（３）と一部重複するように、且つトレンチ部（９）よ
りも高濃度領域（３）を浅く形成した断面図である。ト
レンチ部（９）の内部の側面には、ショットキー金属
（６）を形成し、その表面にはメタル（７）を形成す
る。
【００１４】本願のトレンチ部（９）の深さは、所望す
る半導体装置の耐圧等により一概に決定はできないが、
一例を以下に示す。本願のエピタキシャル層（２）の層
厚は３μｍ程度に対し、高濃度領域（３）の深さは２μ
ｍ程度である。このとき、トレンチ部（９）は浅く形成
した場合では１〜１．４μｍ程度（高濃度領域（３）の
深さの５０〜７０％程度に相当する）、また深く形成し
た場合では、２〜２．４μｍ程度（高濃度領域（３）の
深さの１００〜１２０％程度に相当する）である。
る半導体装置の耐圧等により一概に決定はできないが、
一例を以下に示す。本願のエピタキシャル層（２）の層
厚は３μｍ程度に対し、高濃度領域（３）の深さは２μ
ｍ程度である。このとき、トレンチ部（９）は浅く形成
した場合では１〜１．４μｍ程度（高濃度領域（３）の
深さの５０〜７０％程度に相当する）、また深く形成し
た場合では、２〜２．４μｍ程度（高濃度領域（３）の
深さの１００〜１２０％程度に相当する）である。
【００１５】以上より、本願の半導体装置はエピタキシ
ャル層（２）表面からトレンチ部（９）を形成すること
で、トレンチ部（９）の底部の下方に位置するエピタキ
シャル層（２）の層厚を薄くできる。これによって、エ
ピタキシャル層（２）の抵抗分が減じて低ＶＦを実現し
た。その一方で、高濃度領域（３）が空乏層の曲率緩和
の機能を達成するので、エピタキシャル層（２）の濃
度、厚さ及び高濃度領域（３）においては、従来技術と
同じ設計とすることにより、本願は優れた耐圧性を有す
る半導体装置を実現した。
ャル層（２）表面からトレンチ部（９）を形成すること
で、トレンチ部（９）の底部の下方に位置するエピタキ
シャル層（２）の層厚を薄くできる。これによって、エ
ピタキシャル層（２）の抵抗分が減じて低ＶＦを実現し
た。その一方で、高濃度領域（３）が空乏層の曲率緩和
の機能を達成するので、エピタキシャル層（２）の濃
度、厚さ及び高濃度領域（３）においては、従来技術と
同じ設計とすることにより、本願は優れた耐圧性を有す
る半導体装置を実現した。
【００１６】次に本願の半導体装置の製造方法につい
て、図２乃至図４を用いて説明する。図２（Ａ）乃至図
４（Ｃ）は、本願半導体装置を製造する一連の過程を示
した断面図である。
て、図２乃至図４を用いて説明する。図２（Ａ）乃至図
４（Ｃ）は、本願半導体装置を製造する一連の過程を示
した断面図である。
【００１７】図２（Ａ）に示す装置は、以下の工程で形
成した半導体基板（１）である。N＋型の半導体基板
（１）を準備し、半導体基板（１）の表面上にエピタキ
シャル成長法によって、半導体基板（１）よりも低濃度
のN型のエピタキシャル層（２）を形成する。次に、P＋
型の高濃度領域（３）をエピタキシャル層（２）内に逆
耐圧性を向上させるために、拡散方法にて平面上に環状
を為すように形成する。アニュラリング（４）は、エピ
タキシャル層（２）内のチャネルストッパーとして、半
導体基板（１）の終端に高濃度領域（３）と離間して形
成する。上記の準備を経て、図２（Ａ）に示す半導体基
板（１）が完成する。
成した半導体基板（１）である。N＋型の半導体基板
（１）を準備し、半導体基板（１）の表面上にエピタキ
シャル成長法によって、半導体基板（１）よりも低濃度
のN型のエピタキシャル層（２）を形成する。次に、P＋
型の高濃度領域（３）をエピタキシャル層（２）内に逆
耐圧性を向上させるために、拡散方法にて平面上に環状
を為すように形成する。アニュラリング（４）は、エピ
タキシャル層（２）内のチャネルストッパーとして、半
導体基板（１）の終端に高濃度領域（３）と離間して形
成する。上記の準備を経て、図２（Ａ）に示す半導体基
板（１）が完成する。
【００１８】次に図２（Ｂ）は、図２（Ａ）に示す半導
体基板（１）上に酸化シリコン膜（５）及びポリシリコ
ン膜（１０）を形成した断面図である。酸化シリコン膜
（５）は、厚く形成される部分とそれ以外の薄く形成さ
れる部分から成る。厚く形成する部分とは、高濃度領域
（３）とアニュラリング（４）との間のエピタキシャル
層（２）の表面上であり、その膜厚は８０００Å程度で
ある。一方、それ以外の薄く形成する形成する部分の膜
厚は５０００Å程度である。ポリシリコン膜（１０）は
酸化シリコン膜（５）表面全面に、同一の膜厚となるよ
うに形成する。このとき、その膜厚は後述するトレンチ
部（９）のトレンチ深さと同じ値となるようにする。
体基板（１）上に酸化シリコン膜（５）及びポリシリコ
ン膜（１０）を形成した断面図である。酸化シリコン膜
（５）は、厚く形成される部分とそれ以外の薄く形成さ
れる部分から成る。厚く形成する部分とは、高濃度領域
（３）とアニュラリング（４）との間のエピタキシャル
層（２）の表面上であり、その膜厚は８０００Å程度で
ある。一方、それ以外の薄く形成する形成する部分の膜
厚は５０００Å程度である。ポリシリコン膜（１０）は
酸化シリコン膜（５）表面全面に、同一の膜厚となるよ
うに形成する。このとき、その膜厚は後述するトレンチ
部（９）のトレンチ深さと同じ値となるようにする。
【００１９】図２（Ｃ）は、図２（Ｂ）の半導体装置に
レジストマスクを塗布した後に露光、現像、エッチング
してポリシリコン膜（１０）と酸化シリコン膜（５）の
所望の位置にホール（１１）を設けた断面図である。こ
のホール（１１）は、トレンチ部（９）を形成する位置
に設けたものであり、高濃度領域（３）が形成する環状
の領域の略中央に位置するように形成する。このとき、
ホール（１１）の終端は、高濃度領域（３）と一部が重
なるように形成する。ホール（１１）形成後、前記レジ
ストマスクを除去する。
レジストマスクを塗布した後に露光、現像、エッチング
してポリシリコン膜（１０）と酸化シリコン膜（５）の
所望の位置にホール（１１）を設けた断面図である。こ
のホール（１１）は、トレンチ部（９）を形成する位置
に設けたものであり、高濃度領域（３）が形成する環状
の領域の略中央に位置するように形成する。このとき、
ホール（１１）の終端は、高濃度領域（３）と一部が重
なるように形成する。ホール（１１）形成後、前記レジ
ストマスクを除去する。
【００２０】図３は図２（Ｃ）の半導体装置において、
ドライエッチング（プラズマエッチング）している途中
の状態を表す拡大断面図である。図中はプラズマエッチ
ングの開始から終了までの間の、ある一定時刻における
状態を表している。ここで、（２ａ）は除去されたエピ
タキシャル層（２）を、（１０ａ）は除去されたポリシ
リコン膜（１０）をそれぞれ表す。ｄ１はポリシリコン
膜（１０ａ）のエッチングされた膜厚を表す。ｄ２はエ
ピタキシャル層（２ａ）のエッチングされた膜厚を表
す。ｄ３は半導体基板（１）の深さ方向に対して生じ
た、基板横方向のエッチングされた幅を表す。本願で
は、等方性エッチング及び異方性エッチングの違いを問
わないが、以後は等方性エッチングについて説明する。
エッチングの際、主にエッチングガスとしてＣＦ4等を
使用する。従ってｄ２とｄ３は略同じ値になる。
ドライエッチング（プラズマエッチング）している途中
の状態を表す拡大断面図である。図中はプラズマエッチ
ングの開始から終了までの間の、ある一定時刻における
状態を表している。ここで、（２ａ）は除去されたエピ
タキシャル層（２）を、（１０ａ）は除去されたポリシ
リコン膜（１０）をそれぞれ表す。ｄ１はポリシリコン
膜（１０ａ）のエッチングされた膜厚を表す。ｄ２はエ
ピタキシャル層（２ａ）のエッチングされた膜厚を表
す。ｄ３は半導体基板（１）の深さ方向に対して生じ
た、基板横方向のエッチングされた幅を表す。本願で
は、等方性エッチング及び異方性エッチングの違いを問
わないが、以後は等方性エッチングについて説明する。
エッチングの際、主にエッチングガスとしてＣＦ4等を
使用する。従ってｄ２とｄ３は略同じ値になる。
【００２１】プラズマエッチングが開始されると、ホー
ル（１１）直下のエピタキシャル層（２）内部のシリコ
ン層がエッチングされると同時に、半導体基板（１）の
最表面に形成したポリシリコン膜（１０）も同様にエッ
チングされる。このとき、エピタキシャル層（２）のシ
リコン層とポリシリコン膜（１０）とは、同程度のレー
トでエッチングされるため、ポリシリコン膜（１０）厚
と略同じ値だけ、エピタキシャル層（２）はエッチング
される。従ってｄ１とｄ２は略同じ値になり、結果的に
図中のｄ１、ｄ２、ｄ３は略同じ値になる。従って、エ
ッチングされたエピタキシャル層（２ａ）の深さと、同
じ時間エッチングされたポリシリコン膜（１０ａ）の膜
厚とは略等しくなる。
ル（１１）直下のエピタキシャル層（２）内部のシリコ
ン層がエッチングされると同時に、半導体基板（１）の
最表面に形成したポリシリコン膜（１０）も同様にエッ
チングされる。このとき、エピタキシャル層（２）のシ
リコン層とポリシリコン膜（１０）とは、同程度のレー
トでエッチングされるため、ポリシリコン膜（１０）厚
と略同じ値だけ、エピタキシャル層（２）はエッチング
される。従ってｄ１とｄ２は略同じ値になり、結果的に
図中のｄ１、ｄ２、ｄ３は略同じ値になる。従って、エ
ッチングされたエピタキシャル層（２ａ）の深さと、同
じ時間エッチングされたポリシリコン膜（１０ａ）の膜
厚とは略等しくなる。
【００２２】本願の製造方法の特徴は、半導体基板
（１）の表面に、所望のトレンチ深さと同じ厚みのポリ
シリコン膜（１０）を形成し、ポリシリコン膜（１０）
が全てエッチングされたことで、シリコンエッチングを
終了する。
（１）の表面に、所望のトレンチ深さと同じ厚みのポリ
シリコン膜（１０）を形成し、ポリシリコン膜（１０）
が全てエッチングされたことで、シリコンエッチングを
終了する。
【００２３】次に、ポリシリコン膜（１０）のエッチン
グが終了することを検知する方法を説明する。プラズマ
エッチングによって、正や負のイオン、中性の活性種の
ラジカル、電子、及びこれらのスペクトル等がプラズマ
中に飛散、混在する。プラズマエッチングのチャンバー
内に、発光分析法（特定のスペクトル波長を読み取り、
それを電圧に変換して検出する方法）によるフォトディ
テクター装置（図示せず）を設置して、フィルターを通
して多種のスペクトルを検知する。そこで、ポリシリコ
ン膜（１０）のスペクトルが減少したら、プラズマエッ
チングを終了するように設定することで、シリコンエッ
チングの終点とするものである。
グが終了することを検知する方法を説明する。プラズマ
エッチングによって、正や負のイオン、中性の活性種の
ラジカル、電子、及びこれらのスペクトル等がプラズマ
中に飛散、混在する。プラズマエッチングのチャンバー
内に、発光分析法（特定のスペクトル波長を読み取り、
それを電圧に変換して検出する方法）によるフォトディ
テクター装置（図示せず）を設置して、フィルターを通
して多種のスペクトルを検知する。そこで、ポリシリコ
ン膜（１０）のスペクトルが減少したら、プラズマエッ
チングを終了するように設定することで、シリコンエッ
チングの終点とするものである。
【００２４】この結果、プラズマエッチング終了時に
は、半導体基板（１）の最表面にあるポリシリコン膜
（１０）は全てエッチングされる。また同時に、ホール
（１１）直下は、ポリシリコン膜（１０）と同じ厚さ
（深さ）のトレンチ部（９）が形成される。
は、半導体基板（１）の最表面にあるポリシリコン膜
（１０）は全てエッチングされる。また同時に、ホール
（１１）直下は、ポリシリコン膜（１０）と同じ厚さ
（深さ）のトレンチ部（９）が形成される。
【００２５】図４（Ａ）は図３のプラズマエッチングが
完了して、トレンチ部（９）が完成したときの断面図で
ある。等方性エッチングを用いた場合、トレンチ部
（９）の開口部において、酸化シリコン膜（５）の裏側
にまでエッチングが生じる（図４（Ａ）の破線円内参
照）。
完了して、トレンチ部（９）が完成したときの断面図で
ある。等方性エッチングを用いた場合、トレンチ部
（９）の開口部において、酸化シリコン膜（５）の裏側
にまでエッチングが生じる（図４（Ａ）の破線円内参
照）。
【００２６】図４（Ｂ）は図４（Ａ）を酸化させたとき
の状態を表す断面図である。このときの酸化は熱酸化法
である。酸化シリコン膜（５ａ）は、トレンチ部（９）
内の表面（底面及び側面）に形成した酸化シリコン膜を
表し、その層厚はおよそ５０００Å程度である。また、
半導体基板（１）表面上の酸化シリコン膜（５）の層厚
は８０００〜１２０００Å程度になる。図中、トレンチ
部（９）内部に酸化シリコン膜（５ａ）を形成した理由
は、プラズマエッチングによってトレンチ部（９）内部
の表面に生じたダメージ（結晶欠陥）を除去するためで
ある。これらのダメージを取り除くことで、動作時の支
障を防ぐことができる。その後、酸化シリコン膜（５）
の表面上にレジストマスクを塗布し、所望の酸化シリコ
ン膜（５）だけが残るように露光、現像、エッチングを
行う。尚、本願の製造方法においては、トレンチ部
（９）形成後の酸化を行わず、トレンチ部（９）内部に
酸化シリコン膜（５ａ）を形成しない場合も含む。
の状態を表す断面図である。このときの酸化は熱酸化法
である。酸化シリコン膜（５ａ）は、トレンチ部（９）
内の表面（底面及び側面）に形成した酸化シリコン膜を
表し、その層厚はおよそ５０００Å程度である。また、
半導体基板（１）表面上の酸化シリコン膜（５）の層厚
は８０００〜１２０００Å程度になる。図中、トレンチ
部（９）内部に酸化シリコン膜（５ａ）を形成した理由
は、プラズマエッチングによってトレンチ部（９）内部
の表面に生じたダメージ（結晶欠陥）を除去するためで
ある。これらのダメージを取り除くことで、動作時の支
障を防ぐことができる。その後、酸化シリコン膜（５）
の表面上にレジストマスクを塗布し、所望の酸化シリコ
ン膜（５）だけが残るように露光、現像、エッチングを
行う。尚、本願の製造方法においては、トレンチ部
（９）形成後の酸化を行わず、トレンチ部（９）内部に
酸化シリコン膜（５ａ）を形成しない場合も含む。
【００２７】図４（Ｃ）は図４（Ｂ）によって、トレン
チ部（９）内部の酸化シリコン膜（５ａ）やその他不必
要な酸化シリコン膜（５）が除去された状態を表す断面
図である。図４（Ｂ）の酸化シリコン膜（５ａ）除去に
より、トレンチ部（９）内部の表面は、清浄なシリコン
が露出することになる。その後、半導体基板（１）上の
酸化シリコン膜（５）上にショットキー金属（６）及び
メタル（７）、シリコン窒化膜（８）を形成して、本願
の図１のショットキーバリアダイオードが完成する。
チ部（９）内部の酸化シリコン膜（５ａ）やその他不必
要な酸化シリコン膜（５）が除去された状態を表す断面
図である。図４（Ｂ）の酸化シリコン膜（５ａ）除去に
より、トレンチ部（９）内部の表面は、清浄なシリコン
が露出することになる。その後、半導体基板（１）上の
酸化シリコン膜（５）上にショットキー金属（６）及び
メタル（７）、シリコン窒化膜（８）を形成して、本願
の図１のショットキーバリアダイオードが完成する。
【００２８】以上より、本願の半導体装置の製造方法
は、半導体基板（１）表面にトレンチ部（９）の深さに
相当するポリシリコン膜（１０）を形成し、そのポリシ
リコン膜（１０）から生じるスペクトル等が減少したこ
とを検出することで、エピタキシャル層（２）のシリコ
ンエッチングの終点であることを検知するものである。
これにより、均一のトレンチ深さを有するトレンチ部
（９）を形成できる。加えて、トレンチ部（９）内の表
面に酸化シリコン膜（５ａ）を形成することで、プラズ
マエッチングの際に生じた、トレンチ部（９）内のダメ
ージを取り込み、酸化シリコン膜（５ａ）を除去するこ
とで、トレンチ部（９）内の表面に洗浄なシリコンを露
出することが可能となる。
は、半導体基板（１）表面にトレンチ部（９）の深さに
相当するポリシリコン膜（１０）を形成し、そのポリシ
リコン膜（１０）から生じるスペクトル等が減少したこ
とを検出することで、エピタキシャル層（２）のシリコ
ンエッチングの終点であることを検知するものである。
これにより、均一のトレンチ深さを有するトレンチ部
（９）を形成できる。加えて、トレンチ部（９）内の表
面に酸化シリコン膜（５ａ）を形成することで、プラズ
マエッチングの際に生じた、トレンチ部（９）内のダメ
ージを取り込み、酸化シリコン膜（５ａ）を除去するこ
とで、トレンチ部（９）内の表面に洗浄なシリコンを露
出することが可能となる。
【００２９】
【発明の効果】以上より、本願の半導体装置は低ＶＦを
得るためにエピタキシャル層（２）表面からトレンチを
形成することで、エピタキシャル層（２）の抵抗分を減
じつつ、従来技術の半導体装置に劣ることのない耐圧性
を有する半導体装置を実現できる。これにより、従来技
術と同一のチップサイズの場合、エピタキシャル層
（２）の濃度、層厚を変えることがないため、従来構造
よりも低いＶＦ特性のエピタキシャル層（２）を有する
半導体装置を実現できる。
得るためにエピタキシャル層（２）表面からトレンチを
形成することで、エピタキシャル層（２）の抵抗分を減
じつつ、従来技術の半導体装置に劣ることのない耐圧性
を有する半導体装置を実現できる。これにより、従来技
術と同一のチップサイズの場合、エピタキシャル層
（２）の濃度、層厚を変えることがないため、従来構造
よりも低いＶＦ特性のエピタキシャル層（２）を有する
半導体装置を実現できる。
【００３０】また，本願の半導体装置の製造方法は、半
導体基板（１）表面にトレンチ部（９）の深さに相当す
るポリシリコン膜（１０）を形成し、そのポリシリコン
膜（１０）がすべてエッチングされたことで、エピタキ
シャル層（２）のシリコンエッチングの終点であること
を検知するものである。これにより、均一のトレンチ深
さを有するトレンチ部（９）を形成できる。加えて、ト
レンチ部（９）内の表面に酸化シリコン膜（５ａ）を形
成することで、プラズマエッチングの際に生じた、トレ
ンチ部（９）内のダメージを取り込み、酸化シリコン膜
（５ａ）を除去することで、トレンチ部（９）内の表面
に洗浄なシリコンを露出することが可能となる。
導体基板（１）表面にトレンチ部（９）の深さに相当す
るポリシリコン膜（１０）を形成し、そのポリシリコン
膜（１０）がすべてエッチングされたことで、エピタキ
シャル層（２）のシリコンエッチングの終点であること
を検知するものである。これにより、均一のトレンチ深
さを有するトレンチ部（９）を形成できる。加えて、ト
レンチ部（９）内の表面に酸化シリコン膜（５ａ）を形
成することで、プラズマエッチングの際に生じた、トレ
ンチ部（９）内のダメージを取り込み、酸化シリコン膜
（５ａ）を除去することで、トレンチ部（９）内の表面
に洗浄なシリコンを露出することが可能となる。
【図１】本発明の実施の形態を表す半導体装置の断面
図。
図。
【図２】本発明の実施の形態を表す半導体装置の製造方
法の断面図。
法の断面図。
【図３】本発明の実施の形態を表す半導体装置の製造方
法の拡大断面図。
法の拡大断面図。
【図４】本発明の実施の形態を表す半導体装置の製造方
法の断面図。
法の断面図。
【図５】従来の半導体装置を表す断面図。
Claims (6)
- 【請求項１】半導体基板と、 前記半導体基板上に形成したエピタキシャル層と、 前記エピタキシャル層表面から拡散によって形成した高
濃度領域と、 前記高濃度領域で囲まれた領域に形成したトレンチ部
と、 前記トレンチ部内部、前記酸化シリコン膜、及び前記高
濃度領域、に被覆したバリア金属としてのショットキー
金属と、を有した半導体装置において、 前記トレンチ部が前記高濃度領域とが一部重複するよう
に形成することを特徴とする半導体装置。 - 【請求項２】請求項１記載の半導体装置において、 前記高濃度領域の最深部が前記トレンチ部の最深部と同
じ深さ、又は深く配置することを特徴とする半導体装
置。 - 【請求項３】前記トレンチ部の周端部が前記高濃度領域
と重複するように形成することを特徴とする請求項２又
は３記載の半導体装置。 - 【請求項４】一導電型の半導体基板に、前記半導体基板
の濃度よりも低濃度のエピタキシャル層を形成し、前記
エピタキシャル層表面から拡散によって逆導電型の高濃
度領域を形成する工程と、 前記エピタキシャル層表面に酸化シリコン膜を、前記酸
化シリコン膜上にポリシリコン膜を形成する工程と、 前記ポリシリコン膜上にレジストマスクを形成し、その
後エッチングして、前記高濃度領域間の上方にホールを
形成する工程と、 プラズマエッチングにおいて、前記ホールにシリコンエ
ッチングをして、前記高濃度領域と一部重複するよう
に、または離間するようにトレンチ部を形成する工程
と、 エッチングによって前記半導体基板表面上の前記酸化シ
リコン膜のうち、所定の箇所をエッチングする工程と、 前記プラズマエッチングによるシリコンエッチングが、
ポリシリコン膜をエッチングし終えると略同時、前記ト
レンチ部内のシリコンエッチングを終了する工程と、 前記酸化シリコン膜上にショットキー金属を被覆する工
程と、を具備することを特徴とする半導体装置の製造方
法。 - 【請求項５】一導電型の半導体基板に、前記半導体基板
の濃度よりも低濃度のエピタキシャル層を形成し、前記
エピタキシャル層表面から拡散によって逆導電型の高濃
度領域を形成する工程と、 前記エピタキシャル層表面に第１の酸化シリコン膜を、
前記第１の酸化シリコン膜上にポリシリコン膜を形成
し、前記ポリシリコン膜上にレジストマスクを形成し、
その後エッチングして、前記高濃度領域間の上方にホー
ルを形成する工程と、 プラズマエッチングにおいて、前記ホールにシリコンエ
ッチングをして、前記高濃度領域と一部重複するよう
に、または離間するようにトレンチ部を形成する工程
と、 前記トレンチ部内及び前記半導体基板表面に第２の酸化
シリコン膜を形成し、その後エッチングによって前記ト
レンチ部内の第２の酸化シリコン膜を及び前記半導体基
板表面上の第１乃至第２の酸化シリコン膜のうち、所定
の箇所を、エッチングする工程と、 前記プラズマエッチングによるシリコンエッチングが、
ポリシリコン膜をエッチングし終えると略同時、前記ト
レンチ部内のシリコンエッチングを終了する工程と、 前記第１及び第２の酸化シリコン膜上にショットキー金
属を被覆する工程と、を具備することを特徴とする半導
体装置の製造方法。 - 【請求項６】前記ポリシリコン膜のスペクトル出力が減
少したら、前記エッチングを終了するように設定したこ
とを特徴とする請求項５又は６記載の半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001309647A JP3913512B2 (ja) | 2001-10-05 | 2001-10-05 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001309647A JP3913512B2 (ja) | 2001-10-05 | 2001-10-05 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003115597A true JP2003115597A (ja) | 2003-04-18 |
| JP3913512B2 JP3913512B2 (ja) | 2007-05-09 |
Family
ID=19128761
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001309647A Expired - Fee Related JP3913512B2 (ja) | 2001-10-05 | 2001-10-05 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3913512B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014061724A1 (ja) * | 2012-10-19 | 2014-04-24 | 日産自動車株式会社 | 半導体装置及びその製造方法 |
| CN106158985A (zh) * | 2016-09-12 | 2016-11-23 | 中国科学院微电子研究所 | 一种碳化硅结势垒肖特基二极管及其制作方法 |
| CN111799338A (zh) * | 2020-07-27 | 2020-10-20 | 西安电子科技大学 | 一种沟槽型SiC JBS二极管器件及其制备方法 |
-
2001
- 2001-10-05 JP JP2001309647A patent/JP3913512B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014061724A1 (ja) * | 2012-10-19 | 2014-04-24 | 日産自動車株式会社 | 半導体装置及びその製造方法 |
| US9876070B2 (en) | 2012-10-19 | 2018-01-23 | Nissan Motor Co., Ltd. | Semiconductor device and method for manufacturing same |
| CN106158985A (zh) * | 2016-09-12 | 2016-11-23 | 中国科学院微电子研究所 | 一种碳化硅结势垒肖特基二极管及其制作方法 |
| CN111799338A (zh) * | 2020-07-27 | 2020-10-20 | 西安电子科技大学 | 一种沟槽型SiC JBS二极管器件及其制备方法 |
| CN111799338B (zh) * | 2020-07-27 | 2021-09-24 | 西安电子科技大学 | 一种沟槽型SiC JBS二极管器件及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3913512B2 (ja) | 2007-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7285433B2 (en) | Integrated devices with optical and electrical isolation and method for making | |
| KR100354439B1 (ko) | 트렌치 소자 분리막 형성 방법 | |
| TWI497602B (zh) | 溝渠式蕭基二極體及其製作方法 | |
| JPH0555364A (ja) | 半導体素子の隔離膜形成方法 | |
| JP2005191331A (ja) | 半導体装置の製造方法 | |
| WO2005065179A3 (en) | Method of manufacturing a superjunction device | |
| US20070155128A1 (en) | Method for forming trench | |
| US20050202637A1 (en) | Recessed termination for trench schottky device without junction curvature | |
| JP3913512B2 (ja) | 半導体装置の製造方法 | |
| US6025249A (en) | Method for manufacturing shallow trench isolation structure | |
| JPH10107276A (ja) | 半導体装置の製造方法 | |
| US5851901A (en) | Method of manufacturing an isolation region of a semiconductor device with advanced planarization | |
| JPH0955421A (ja) | 半導体装置の製造方法 | |
| US6541342B2 (en) | Method for fabricating element isolating film of semiconductor device, and structure of the same | |
| US20020001933A1 (en) | MOSFET and fabrication method thereof | |
| JPH0555361A (ja) | 半導体装置及びその製造方法 | |
| TWI578403B (zh) | 溝渠式蕭基二極體及其製作方法 | |
| JP2550601B2 (ja) | 半導体装置の製造方法 | |
| KR100278883B1 (ko) | 반도체 소자 분리를 위한 얕은 트렌치 제조 방법 | |
| JPS6387741A (ja) | 半導体装置の製造方法 | |
| KR20030049783A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| JPH06104334A (ja) | 半導体装置 | |
| JPH09260485A (ja) | 半導体装置の製造方法 | |
| JP4668764B2 (ja) | 半導体装置の製造方法 | |
| KR0166489B1 (ko) | 반도체 소자의 소자분리 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20040917 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051226 |
|
| A977 | Report on retrieval |
Effective date: 20060120 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060214 |
|
| A521 | Written amendment |
Effective date: 20060414 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061017 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061205 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070130 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070131 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20110209 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20110209 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120209 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120209 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130209 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |