WO2014061724A1 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
WO2014061724A1
WO2014061724A1 PCT/JP2013/078145 JP2013078145W WO2014061724A1 WO 2014061724 A1 WO2014061724 A1 WO 2014061724A1 JP 2013078145 W JP2013078145 W JP 2013078145W WO 2014061724 A1 WO2014061724 A1 WO 2014061724A1
Authority
WO
WIPO (PCT)
Prior art keywords
groove
electric field
region
field relaxation
semiconductor device
Prior art date
Application number
PCT/JP2013/078145
Other languages
English (en)
French (fr)
Inventor
俊治 丸井
林　哲也
山上　滋春
威 倪
健太 江森
Original Assignee
日産自動車株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日産自動車株式会社 filed Critical 日産自動車株式会社
Priority to EP13847805.2A priority Critical patent/EP2911205B1/en
Priority to US14/436,799 priority patent/US9876070B2/en
Priority to JP2014542166A priority patent/JP6028807B2/ja
Priority to CN201380054059.2A priority patent/CN104718627B/zh
Publication of WO2014061724A1 publication Critical patent/WO2014061724A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes

Definitions

  • the present invention relates to a semiconductor device for rectification having a groove structure and a manufacturing method thereof.
  • Various semiconductor devices have been proposed to improve the characteristics of rectifying semiconductor devices. For example, a method has been proposed in which ions are implanted into the entire bottom of a trench (trench) of a semiconductor device to reduce the electric field at the corner of the trench bottom (see Patent Document 1, for example). By disposing a region for electric field relaxation (hereinafter referred to as “electric field relaxation region”) at the bottom of the groove, the breakdown voltage of the semiconductor device can be improved.
  • electric field relaxation region a region for electric field relaxation
  • the electric field relaxation region is arranged at the bottom of the groove, the region through which the current of the semiconductor device flows is limited. This is because current does not flow in the electric field relaxation region whose resistance is increased by ion implantation, and the current is reduced by the amount that current does not flow through the bottom of the groove. As a result, there arises a problem that the forward current of the semiconductor device is reduced.
  • an object of the present invention is to provide a semiconductor device in which an electric field relaxation region is formed at the bottom of a groove in order to improve breakdown voltage, and a method for manufacturing the semiconductor device in which a decrease in forward current is suppressed.
  • a semiconductor device is disposed on a first main surface of a semiconductor substrate, and is disposed around a first conductivity type drift region having a groove formed on a surface thereof and a corner of a groove bottom.
  • a second conductivity type electric field relaxation region, an anode electrode embedded in the groove, and a cathode electrode disposed on the second main surface of the semiconductor substrate.
  • FIG. 1 is a schematic cross-sectional view showing the configuration of the semiconductor device according to the first embodiment of the present invention.
  • FIG. 2 is a schematic cross-sectional view for explaining the operation of the semiconductor device shown in FIG. 1 in the off state.
  • FIG. 3 is a schematic cross-sectional view for explaining the operation of the semiconductor device shown in FIG. 1 in the on state.
  • FIG. 4 is a cross-sectional view showing a manufacturing process for explaining the method of manufacturing the semiconductor device according to the first embodiment.
  • FIG. 5 is a cross-sectional view for explaining a manufacturing process performed after FIG. 4 in the method for manufacturing the semiconductor device according to the first embodiment.
  • FIG. 6 is a cross-sectional view for explaining a manufacturing process performed after FIG. 5 in the method for manufacturing the semiconductor device according to the first embodiment.
  • FIG. 7 is a cross-sectional view for explaining a manufacturing step performed after FIG. 6 in the method for manufacturing the semiconductor device according to the first embodiment.
  • FIG. 8 is a cross-sectional view for explaining a manufacturing step performed after FIG. 7 in the method for manufacturing the semiconductor device according to the first embodiment.
  • FIG. 9 is a cross-sectional view for explaining a manufacturing step performed after FIG. 8 in the method for manufacturing the semiconductor device according to the first embodiment.
  • FIG. 10 is a cross-sectional view for explaining a manufacturing step performed after FIG. 9 in the method for manufacturing the semiconductor device according to the first embodiment.
  • FIG. 11 is a cross-sectional view for explaining a manufacturing step performed after FIG. 10 in the method for manufacturing the semiconductor device according to the first embodiment.
  • FIG. 12 is a cross-sectional view showing a manufacturing process for explaining the method of manufacturing the semiconductor device according to the modification of the first embodiment.
  • FIG. 13 is a cross-sectional view for explaining a manufacturing process performed after FIG. 12 in the method for manufacturing the semiconductor device according to the variation of the first embodiment.
  • FIG. 14 is a cross-sectional view for explaining a manufacturing process performed after FIG. 13 in the method for manufacturing a semiconductor device according to the modification of the first embodiment.
  • FIG. 15 is a cross-sectional view for explaining a manufacturing step performed after FIG. 14 in the method for manufacturing a semiconductor device according to the modification of the first embodiment.
  • FIG. 16 is a cross-sectional view for explaining a manufacturing process performed after FIG. 15 in the method for manufacturing the semiconductor device according to the modification of the first embodiment.
  • FIG. 17 is a cross-sectional view showing a manufacturing process for explaining the method of manufacturing the semiconductor device according to the second embodiment.
  • 18 is a cross-sectional view for explaining a manufacturing step performed after FIG. 17 in the method for manufacturing a semiconductor device according to the second embodiment.
  • FIG. 19 is a cross-sectional view for explaining a manufacturing step performed after FIG. 18 in the method for manufacturing a semiconductor device according to the second embodiment.
  • FIG. 20 is a cross-sectional view for explaining a manufacturing step performed after FIG. 19 in the method for manufacturing a semiconductor device according to the second embodiment.
  • FIG. 21 is a cross-sectional view showing a manufacturing process for explaining the method of manufacturing the semiconductor device according to the modification of the second embodiment.
  • FIG. 22 is a cross-sectional view for explaining a manufacturing step performed after FIG. 21 in the method for manufacturing a semiconductor device according to the modification of the second embodiment.
  • FIG. 23 is a cross-sectional view showing a manufacturing process for explaining the method of manufacturing the semiconductor device according to the third embodiment.
  • FIG. 24 is a cross-sectional view for explaining a manufacturing step performed after FIG. 23 in the method for manufacturing a semiconductor device according to the third embodiment.
  • FIG. 25 is a cross-sectional view for explaining a manufacturing step performed after FIG. 24 in the method for manufacturing a semiconductor device according to the third embodiment.
  • FIG. 26 is a cross-sectional view for explaining a manufacturing step performed after FIG. 25 in the method for manufacturing a semiconductor device according to the third embodiment.
  • FIG. 27 is a cross-sectional view for explaining a manufacturing step performed after FIG. 26 in the method for manufacturing a semiconductor device according to the third embodiment.
  • FIG. 28 is a cross-sectional view for explaining a manufacturing step performed after FIG. 27 in the method for manufacturing a semiconductor device according to the third embodiment.
  • FIG. 29 is a cross-sectional view for explaining a manufacturing step performed after FIG. 28 in the method for manufacturing a semiconductor device according to the third embodiment.
  • FIG. 30 is a cross-sectional view showing a manufacturing process for explaining the method of manufacturing the semiconductor device according to the fourth embodiment.
  • FIG. 31 is a cross-sectional view for explaining a manufacturing step performed after FIG. 30 in the method for manufacturing a semiconductor device according to the fourth embodiment.
  • FIG. 32 is a cross-sectional view for explaining a manufacturing step performed after FIG. 31 in the method for manufacturing a semiconductor device according to the fourth embodiment.
  • FIG. 33 is a cross-sectional view for explaining a manufacturing step performed after FIG. 32 in the method for manufacturing a semiconductor device according to the fourth embodiment.
  • FIG. 34 is a cross-sectional view for explaining a manufacturing step performed after FIG. 33 in the method for manufacturing a semiconductor device according to the fourth embodiment.
  • FIG. 35 is a schematic cross-sectional view for explaining an operation in the off state of the semiconductor device according to the fourth embodiment.
  • FIG. 36 is a schematic cross-sectional view for explaining an operation in an on state of the semiconductor device according to the fourth embodiment.
  • the semiconductor device 100 As shown in FIG. 1, the semiconductor device 100 according to the first embodiment of the present invention includes a semiconductor substrate 1, a first conductivity type drift region 2, and a second conductivity type electric field relaxation region 4.
  • the drift region 2 has a groove in a part of its upper portion, and is disposed on the first main surface 11 of the semiconductor substrate 1.
  • the electric field relaxation region 4 is disposed only around the corner except for the central portion at the bottom of the groove formed in the drift region 2.
  • the electric field relaxation region 4 is disposed around the side surface of the groove, but is not disposed around the region other than the corner portion at the bottom of the groove.
  • the first conductivity type and the second conductivity type are opposite to each other. That is, if the first conductivity type is N type, the second conductivity type is P type, and if the first conductivity type is P type, the second conductivity type is N type.
  • the semiconductor substrate 1 is a high-concentration N-type silicon carbide (SiC) substrate, and the drift region 2 is a low-concentration N-type SiC layer.
  • the groove formed in the drift region 2 has an opening formed on the surface of the drift region 2 and extends toward the semiconductor substrate 1.
  • the bottom of the groove is located inside the drift region 2, and the groove does not reach the semiconductor substrate 1.
  • the anode electrode 9 is formed so as to fill the groove, and the anode electrode 9 is also disposed on the upper surface of the drift region 2.
  • the cathode electrode 10 is disposed on the second main surface 12 of the semiconductor substrate 1 facing the first main surface 11.
  • the depletion layer extends from the second conductivity type electric field relaxation region 4 as shown in FIG. 202 spreads and the electric field at the groove end is relaxed. Further, since the depletion layer 202 extending from the electric field relaxation region 4 also extends to the groove bottom, the electric field of the entire bottom can be relaxed. As shown in FIG. 2, the depletion layer 201 extends from the upper surface of the anode electrode 9 to the drift region 2.
  • drift region 2 made of N ⁇ type silicon carbide is formed on the first main surface 11 of the semiconductor substrate 1 made of N + type silicon carbide by epitaxial growth or the like.
  • the electric field relaxation region 4 is formed in the drift region 2. Specifically, as shown in FIG. 5, an oxide film is formed on the upper surface of the drift region 2, and this oxide film is patterned to selectively remove the oxide film above the portion where the electric field relaxation region 4 is formed.
  • the etched etching mask 3 is formed. Then, using the etching mask 3 as a mask, ion implantation of P-type impurities is performed in the drift region 2 as shown by arrows in FIG.
  • the electric field relaxation region 4 is formed so as to surround a part of the drift region 2 when viewed from a direction parallel to the normal line of the first main surface 11 of the semiconductor substrate 1. For example, the shape seen from above the drift region 2 surrounded by the electric field relaxation region 4 is rectangular.
  • Aluminum (Al), boron (B), or the like is used as the P-type impurity in the electric field relaxation region 4.
  • the substrate temperature is set to about 600 ° C., and ions are implanted while the drift region 2 is heated, thereby suppressing the occurrence of crystal defects in the region into which the impurity ions are implanted. Can do.
  • a general photolithography technique can be used for patterning the oxide film. That is, using the photoresist film patterned on the oxide film as a mask, the oxide film on the drift region 2 is etched. As an etching method, wet etching using hydrofluoric acid, dry etching such as reactive ion etching, or the like can be employed. After patterning the oxide film, the photoresist film is removed using oxygen plasma or sulfuric acid.
  • a photoresist film patterned so as to expose the etching mask 3 above the region where the groove is to be formed is formed on the etching mask 3. Specifically, the region surrounded by the electric field relaxation region 4 in the drift region 2 and the etching mask 3 on the electric field relaxation region 4 are exposed. Then, as shown in FIG. 6, the etching mask 3 is removed by etching using the photoresist film 51 as an etching mask, and the upper surfaces of the drift region 2 and the electric field relaxation region 4 in the region where the groove is formed are exposed. That is, an opening that exposes the surface of the drift region 2 surrounded by the electric field relaxation region 4 and the surface of the electric field relaxation region 4 is formed in the etching mask 3.
  • an oxide film 6 for forming side wales on the side surface of the groove is formed on the etching mask 3, the drift region 2, and the etching mask 3. Then, by dry etching the oxide film 6, as shown in FIG. 8, a part of the oxide film 6 remains around the opening of the etching mask 3 where the region where the groove is formed is exposed, and the sidewall 7 is formed. It is formed. At this time, the sidewall 7 is formed so that the end (inner periphery) is positioned on the electric field relaxation region 4 along the opening of the etching mask 3. That is, the end of the opening of the mask that forms the groove is positioned on the electric field relaxation region 4.
  • a groove 8 is formed in a part of the upper portion of the drift region 2 by etching using the etching mask 3 and the sidewall 7 as a mask, as shown in FIG. Specifically, the drift region 2 surrounded by the electric field relaxation region 4 and the inner portion of the electric field relaxation region 4 are removed by etching, and the side surface is surrounded by the electric field relaxation region 4 at a part of the upper portion of the drift region 2.
  • the groove 8 is formed.
  • the part exposed to the side surface of the groove 8 of the electric field relaxation region 4 is etched.
  • the groove 8 is formed so that the bottom of the groove 8 does not become lower than the bottom surface of the electric field relaxation region 4.
  • the anode 8 is formed on the drift region 2 by filling the entire groove 8. Further, as shown in FIG. 11, the cathode electrode 10 is formed on the second main surface 12 of the semiconductor substrate 1. Thus, the semiconductor device 100 shown in FIG. 1 is completed.
  • ion implantation is performed only on a portion along the side wall of the groove 8.
  • the electric field concentrated at the corner of the bottom of the groove 8 is relaxed by the electric field relaxation region 4 formed by this ion implantation. Thereby, generation
  • the electric field relaxation region 4 is not formed at the bottom of the groove 8 except for the corner. For this reason, in the ON state, a current flows from the anode electrode 9 to the cathode electrode 10 through a region other than the corner portion at the bottom of the groove 8, that is, a central portion between the corner portions. As a result, it is possible to suppress a decrease in forward current of the semiconductor device 100 while improving the reverse breakdown voltage by forming the electric field relaxation region 4.
  • the electric field relaxation region 4 is disposed so as to cover the side surface of the groove 8, the second conductivity type (N type) ⁇ the first conductivity type (P type) ⁇ the second conductivity type (N type) at the bottom of the groove 8.
  • the semiconductor regions are arranged in this order. That is, the bottom of the groove 8 has a junction barrier diode (Junction Barrier Diode) structure, and therefore, the entire bottom of the groove 8 can have an electric field relaxation effect.
  • the groove 8 surrounded by the electric field relaxation region 4 is formed by self-alignment. For this reason, misalignment between the corner of the bottom of the groove 8 and the electric field relaxation region 4 that occurs during formation using a mask does not occur.
  • the sidewall 7 is formed so that the end portion (inner periphery) is located in the surface of the electric field relaxation region 4. Therefore, the electric field relaxation region 4 can be left on the wall surface of the groove 8 by etching using the etching mask 3 and the sidewall 7 as a mask. That is, the electric field relaxation region 4 is reliably exposed on the side surface of the groove 8.
  • a groove from which the side surface electric field relaxation region 4 is removed by sacrificial oxidation and etching is formed. That is, the electric field relaxation region 4 is formed only at the corner of the bottom of the groove 8.
  • the side surface is surrounded by the electric field relaxation region 4 in a part of the upper portion of the drift region 2 formed on the semiconductor substrate 1.
  • the groove 8 is formed.
  • a sacrificial oxide film 15 is formed on the inner surface of the groove 8. At this time, the portion of the electric field relaxation region 4 exposed on the side surface of the groove 8 is oxidized.
  • the inside of the trench 8 is thermally oxidized at 900 ° C. to 1300 ° C.
  • the oxidation rate on the side surface is higher than the oxidation rate on the bottom surface of the groove 8. Therefore, the sacrificial oxide film 15 can be formed on the side surface of the groove 8 by leaving the electric field relaxation region 4 that is not oxidized at the corner of the bottom of the groove 8 by thermal oxidation.
  • the sacrificial oxide film 15 is removed by etching.
  • the sacrificial oxide film 15 on the side surface of the groove 8 is removed by etching using hydrofluoric acid.
  • the groove 8 is formed such that the side surface of the groove 8 has a taper with respect to the bottom surface, as shown in FIG. And the electric field relaxation area
  • the semiconductor device 100 is completed.
  • the groove may be formed by etching so that the side surface of the groove 8 has a taper with respect to the bottom surface.
  • the shape shown in FIG. 15 is obtained by etching away a part of the upper portion of the drift region 2 under the condition that the side surface of the groove 8 is formed in a tapered shape.
  • the anode electrode 9 is formed so as to cover the groove 8, and the cathode electrode 10 is formed on the second main surface 12 of the semiconductor substrate 1.
  • the groove 8 is formed in a tapered shape, and the electric field relaxation region 4 is disposed only at the corner of the bottom of the groove 8.
  • a drift region 2 having a low impurity concentration is formed on a semiconductor substrate 1 having a high impurity concentration.
  • an etching mask 3 is formed in which the upper surface of the drift region 2 in the region where the groove 8 is to be formed is exposed.
  • a groove 8 is formed in the drift region 2 under the condition that a small groove called a micro-trench can be formed by etching.
  • oxygen (O 2 ) gas or sulfur hexafluoride (SF 6 ) gas is used as an etching gas.
  • the etching conditions are an antenna output of 300 to 500 W and a bias output of 50 to 100 W.
  • the micro-trench 81 exists at the bottom corner as shown in FIG. A groove 8 is formed. At this time, the groove 8 is formed so that the side surface has a taper with respect to the bottom surface. Note that the micro-trench is a recess (or sag) formed by etching formed at the boundary between the side surface and the bottom surface of the groove 8 (trench).
  • FIG. 19 shows a state where the lateral etching is completed.
  • the central portion of the bottom of the groove 8 is also etched away, leaving only the electric field relaxation region 4 around the region where the microtrenches 81 are formed. That is, it is possible to obtain a state in which the electric field relaxation region 4 is disposed only at the corners of the bottom of the groove 8.
  • the anode electrode 9 is formed so as to fill the groove 8 and the cathode electrode 10 is formed on the second main surface of the semiconductor substrate 1, whereby the semiconductor device 100 is completed.
  • the electric field relaxation region 4 is formed only at the corner of the bottom of the groove 8. As a result, it is possible to suppress a decrease in the forward current of the semiconductor device 100 while improving the reverse breakdown voltage.
  • the electric field relaxation region 4 is formed by ion implantation. Then, the electric field relaxation region 4 is left only at the bottom corner by etching inside the groove 8.
  • the ion implantation energy for forming the electric field relaxation region 4 can be smaller than that in the case of ion implantation from the surface of the drift region 2. Further, the process can be shortened as compared with the first embodiment.
  • ions may be implanted from an oblique direction with respect to the surface of the drift region 2. The method will be described below with reference to FIGS.
  • the groove 8 is formed in a part of the upper portion of the drift region 2 by dry etching.
  • impurity ions are implanted into the groove 8 from a direction oblique to the surface of the drift region 2.
  • the electric field relaxation region 4 is formed on the side surface of the groove 8.
  • the angle of ion implantation with respect to the surface of the drift region 2 is set so that impurity ions are implanted into the corners of the bottom of the trench 8 and impurity ions are not implanted into the bottom other than the corners.
  • the electric field relaxation region 4 formed on the side surface of the trench 8 is removed by etching using, for example, the method of repeating the sacrificial oxidation and the removal of the sacrificial oxide film described with reference to FIGS.
  • etching using, for example, the method of repeating the sacrificial oxidation and the removal of the sacrificial oxide film described with reference to FIGS.
  • FIG. 22 a state is obtained in which the electric field relaxation region 4 is disposed only at the corner of the bottom of the groove 8.
  • the anode electrode 9 and the cathode electrode 10 are formed, whereby the semiconductor device 100 is completed.
  • the manufacturing method described above after the grooves 8 are formed, ion implantation is performed in an oblique direction with respect to the side surfaces of the grooves 8 to remove the bottoms of the grooves 8 other than the corners.
  • Electric field relaxation region 4 is formed in a region exposed inside. For this reason, the electric field relaxation area
  • drift region 2 having a low impurity concentration is formed on a semiconductor substrate 1 having a high impurity concentration, and an anode electrode layer 90 is further formed on the drift region 2.
  • a trench 8 that penetrates the anode electrode layer 90 and reaches the inside of the drift region 2 is formed by dry etching using an etching mask (not shown).
  • a sidewall formation film 21 for forming a sidewall to be described later is formed on the inner surface of the trench 8 and the upper surface of the drift region 2.
  • a sidewall formation film 21 for the sidewall formation film 21 an oxide film such as a silicon oxide (SiO 2 ) film is employed.
  • the sidewall formation film 21 is etched by dry etching to form sidewalls 22 on the side surfaces of the grooves 8 as shown in FIG. At this time, the central portion of the bottom of the groove 8 is exposed.
  • the anode electrode 9 is formed so as to fill the sidewalls 22 with the grooves 8 whose side surfaces are covered.
  • the upper portion of the anode electrode 9 is etched back until the upper surface of the sidewall 22 is exposed.
  • the sidewall 22 is removed by etching.
  • a gap is formed between the side surface of the groove 8 and the anode electrode 9 as shown in FIG.
  • impurity ions that have passed through the side surface of the anode electrode 9 are formed at the corners at the bottom of the groove 8. Injected into.
  • a mask material (not shown) is disposed in a region where the groove 8 of the anode electrode layer 90 is not formed, and impurity ions are implanted into a region where the mask material is not disposed.
  • the electric field relaxation region 4 is formed only at the corner of the bottom of the groove 8.
  • the anode electrode 9 is doped with impurity ions.
  • the semiconductor device 100 is completed.
  • the anode of the semiconductor device 100 is configured by the anode electrode layer 90 and the anode electrode 9.
  • a polysilicon film is grown to form the anode electrodes 9 in the grooves 8. Then, only the portion buried in the trench 8 of the polysilicon film is left by the etch back. Thereby, the side wall 22 formed on the side surface of the groove 8 can be removed. By removing the side wall 22, the corner of the bottom of the groove 8 is exposed, and impurity ions are selectively implanted around the corner.
  • the conductive polysilicon electrode as the anode electrode 9 and the electric field relaxation region 4 can be formed with a small number of steps.
  • the method for manufacturing the semiconductor device 100 according to the fourth embodiment of the present invention is a method for manufacturing a heterojunction diode (HJD) made of SiC.
  • HJD heterojunction diode
  • a P-type polysilicon film that forms a relatively high energy barrier with the SiC interface is embedded in the trench to form a relatively low energy barrier with the SiC interface.
  • An N type polysilicon film to be formed is formed on the upper surface of the drift region 2 excluding the region where the groove is formed.
  • a groove is formed in a part of the upper portion of the drift region 2 by dry etching.
  • the structure shown in FIG. 30 is obtained by using the method of repeating the sacrificial oxidation and the removal of the sacrificial oxide film described with reference to FIGS. 13 to 15 or the method of forming the groove 8 in a tapered shape. That is, the electric field relaxation region 4 is formed at the corner of the bottom of the groove 8.
  • a polysilicon film 19 to be the anode electrode 9 is grown on the drift region 2 so as to fill the groove 8.
  • ion implantation is performed on the polysilicon film 19 as shown in FIG. 32 using the photoresist film 52 opened above the groove 8 by patterning as a mask.
  • the polysilicon film 19 is doped with a P-type (second conductivity type) impurity serving as an acceptor in the anode electrode 9 to form a second conductivity type impurity implantation region 192.
  • ions are implanted into the polysilicon film 19 as shown in FIG. Specifically, an N-type (first conductivity type) impurity serving as a donor in the anode electrode 9 is doped into the polysilicon film 19 to form a first conductivity type impurity implantation region 191.
  • annealing for activating impurities in the first conductivity type impurity implantation region 191 and the second conductivity type impurity implantation region 192 is performed, and as shown in FIG. 34, the first conductivity type anode electrode region 91 and the second conductivity type An anode electrode region 92 is formed. That is, the second conductivity type impurity is doped in the region embedded in the groove 8 of the anode electrode 9 to form the second conductivity type anode electrode region 92. Then, the first conductivity type impurity electrode 91 is formed by doping the anode electrode 9 formed on the drift region 2 in the remaining region of the region where the groove 8 is formed with the first conductivity type impurity.
  • the semiconductor device 100 is completed.
  • the depletion layer 211 spreads from the second conductivity type anode electrode region 92 to the first conductivity type anode electrode region 91 having a low barrier as shown in FIG. And the electric field is relaxed.
  • the depletion layer 212 spreads from the second conduction type electric field relaxation region 4 at the groove end to cover the groove end, so that the electric field at the groove end where the electric field concentrates is relaxed.
  • Lower first conductivity type anode electrode regions 91 are respectively disposed.
  • the electric field relaxation region 4 is not formed in the entire groove bottom, it is possible to provide a semiconductor device in which a decrease in forward current is suppressed and a method for manufacturing the same.
  • the semiconductor device and the semiconductor device manufacturing method according to the embodiment can be used in the electronic equipment industry including a manufacturing industry that manufactures a semiconductor device for rectification in which a groove is formed.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

　半導体装置（１００）は、半導体基体（１）と、上部の一部に溝を有し、半導体基体（１００）の第１の主面上に配置された第１導電型のドリフト領域（２）と、溝の底部においては中央部を除いた角部の周囲のみに配置された第２導電型の電界緩和領域（４）と、溝に埋め込まれたアノード電極（９）と、半導体基体（１００）の第１の主面に対向する第２の主面上に配置されたカソード電極（１０）とを備える。

Description

半導体装置及びその製造方法
　本発明は、溝構造を有する整流用の半導体装置及びその製造方法に関する。
　整流用半導体装置の特性改善のために、種々の半導体装置が提案されている。例えば、半導体装置の溝（トレンチ）底部の全体にイオン注入することによって溝底部の角部における電界緩和を行う方法が提案されている（例えば、特許文献１参照）。電界緩和のための領域（以下において「電界緩和領域」という。）を溝底部に配置することにより、半導体装置の耐圧を向上させることができる。
特開２００７－１２８９２６号公報
　しかしながら、電界緩和領域を溝底部に配置すると、半導体装置の電流が流れる領域が限定される。これは、イオン注入によって高抵抗化された電界緩和領域に電流が流れないためであり、溝底部を電流が流れない分の電流が減少する。その結果、半導体装置の順方向電流が減少するという問題が生じる。
　上記問題点に鑑み、本発明の目的は、耐圧向上のために電界緩和領域が溝底部に形成され、且つ順方向電流の減少が抑制された半導体装置及びその製造方法を提供することである。
　本発明の一態様に係わる半導体装置は、半導体基体の第１の主面上に配置され、溝が表面に形成された第１導電型のドリフト領域と、溝底部の角部の周囲に配置された第２導電型の電界緩和領域と、溝に埋め込まれたアノード電極と、半導体基体の第２の主面上に配置されたカソード電極とを備える。
図１は、本発明の第１の実施形態に係る半導体装置の構成を示す模式的な断面図である。 図２は、図１に示す半導体装置のオフ状態における動作を説明するための模式的な断面図である。 図３は、図１に示す半導体装置のオン状態における動作を説明するための模式的な断面図である。 図４は、第１の実施形態に係る半導体装置の製造方法を説明するための製造工程を示す断面図である。 図５は、第１の実施形態に係る半導体装置の製造方法における、図４の後に行う製造工程を説明するための断面図である。 図６は、第１の実施形態に係る半導体装置の製造方法における、図５の後に行う製造工程を説明するための断面図である。 図７は、第１の実施形態に係る半導体装置の製造方法における、図６の後に行う製造工程を説明するための断面図である。。 図８は、第１の実施形態に係る半導体装置の製造方法における、図７の後に行う製造工程を説明するための断面図である。 図９は、第１の実施形態に係る半導体装置の製造方法における、図８の後に行う製造工程を説明するための断面図である。 図１０は、第１の実施形態に係る半導体装置の製造方法における、図９の後に行う製造工程を説明するための断面図である。 図１１は、第１の実施形態に係る半導体装置の製造方法における、図１０の後に行う製造工程を説明するための断面図である。 図１２は、第１の実施形態の変形例に係る半導体装置の製造方法を説明するための製造工程を示す断面図である。 図１３は、第１の実施形態の変形例に係る半導体装置の製造方法における、図１２の後に行う製造工程を説明するための断面図である。 図１４は、第１の実施形態の変形例に係る半導体装置の製造方法における、図１３の後に行う製造工程を説明するための断面図である。 図１５は、第１の実施形態の変形例に係る半導体装置の製造方法における、図１４の後に行う製造工程を説明するための断面図である。 図１６は、第１の実施形態の変形例に係る半導体装置の製造方法における、図１５の後に行う製造工程を説明するための断面図である。 図１７は、第２の実施形態に係る半導体装置の製造方法を説明するための製造工程を示す断面図である。 図１８は、第２の実施形態に係る半導体装置の製造方法における、図１７の後に行う製造工程を説明するための断面図である。 図１９は、第２の実施形態に係る半導体装置の製造方法における、図１８の後に行う製造工程を説明するための断面図である。 図２０は、第２の実施形態に係る半導体装置の製造方法における、図１９の後に行う製造工程を説明するための断面図である。 図２１は、第２の実施形態の変形例に係る半導体装置の製造方法を説明するための製造工程を示す断面図である。 図２２は、第２の実施形態の変形例に係る半導体装置の製造方法における、図２１の後に行う製造工程を説明するための断面図である。 図２３は、第３の実施形態に係る半導体装置の製造方法を説明するための製造工程を示す断面図である。 図２４は、第３の実施形態に係る半導体装置の製造方法における、図２３の後に行う製造工程を説明するための断面図である。 図２５は、第３の実施形態に係る半導体装置の製造方法における、図２４の後に行う製造工程を説明するための断面図である。 図２６は、第３の実施形態に係る半導体装置の製造方法における、図２５の後に行う製造工程を説明するための断面図である。 図２７は、第３の実施形態に係る半導体装置の製造方法における、図２６の後に行う製造工程を説明するための断面図である。 図２８は、第３の実施形態に係る半導体装置の製造方法における、図２７の後に行う製造工程を説明するための断面図である。 図２９は、第３の実施形態に係る半導体装置の製造方法における、図２８の後に行う製造工程を説明するための断面図である。 図３０は、第４の実施形態に係る半導体装置の製造方法を説明するための製造工程を示す断面図である。 図３１は、第４の実施形態に係る半導体装置の製造方法における、図３０の後に行う製造工程を説明するための断面図である。 図３２は、第４の実施形態に係る半導体装置の製造方法における、図３１の後に行う製造工程を説明するための断面図である。 図３３は、第４の実施形態に係る半導体装置の製造方法における、図３２の後に行う製造工程を説明するための断面図である。 図３４は、第４の実施形態に係る半導体装置の製造方法における、図３３の後に行う製造工程を説明するための断面図である。 図３５は、第４の実施形態に係る半導体装置のオフ状態における動作を説明するための模式的な断面図である。 図３６は、第４の実施形態に係る半導体装置のオン状態における動作を説明するための模式的な断面図である。
　次に、図面を参照して、本発明の実施形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
　又、以下に示す実施形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の実施形態は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の実施形態は、特許請求の範囲において、種々の変更を加えることができる。
（第１の実施形態）
　本発明の第１の実施形態に係る半導体装置１００は、図１に示すように、半導体基体１と、第１導電型のドリフト領域２と、第２導電型の電界緩和領域４とを備える。ドリフト領域２は、その上部の一部に溝を有し、半導体基体１の第１の主面１１上に配置されている。電界緩和領域４は、ドリフト領域２に形成された溝の底部において中央部を除いた角部の周囲のみに配置されている。電界緩和領域４は、溝の側面の周囲に配置されているが、溝の底部においては角部以外の領域の周囲には配置されていない。
　第１導電型と第２導電型とは互いに反対導電型である。すなわち、第１導電型がＮ型であれば、第２導電型はＰ型であり、第１導電型がＰ型であれば、第２導電型はＮ型である。以下では、第１導電型がＮ型、第２導電型がＰ型の場合を例示的に説明する。なお、半導体基体１は高濃度のＮ型の炭化珪素（ＳｉＣ）基体であるとし、ドリフト領域２は低濃度のＮ型のＳｉＣ層であるとする。
　図１に示すように、ドリフト領域２に形成された溝は、ドリフト領域２の表面に開口部が形成されて半導体基体１に向けて延伸している。溝の底部はドリフト領域２の内部に位置し、溝は半導体基体１に達していない。
　溝を埋め込むようにしてアノード電極９が形成され、ドリフト領域２の上面にもアノード電極９が配置されている。一方、第１の主面１１に対向する半導体基体１の第２の主面１２上にカソード電極１０が配置されている。
　以下に、図１に示した半導体装置１００の基本的な動作について、図２～図３を参照して説明する。
　アノード電極９を基準としてカソード電極１０に正の電圧を印加した状態（以下において「オフ状態」という。）では、半導体領域とアノード電極９間に生じるエネルギー障壁に阻まれて、アノード電極９側の電子は半導体領域側に移動しない。したがって、通常はオフ状態で半導体装置１００には電流が流れない。この場合の動作を、図２を参照して説明する。アノード電極９を基準としてカソード電極１０に正の電圧を印加すると、アノード電極側の電子は、半導体領域とアノード電極９の間の障壁に阻まれ、半導体領域側に移動しない。このため、通常では電流が流れないが、電界集中が起こる箇所から逆漏れ電流がカソード電極１０からアノード電極９へ流れる。溝構造のダイオードの場合、溝端に電界が集中し逆漏れ電流が流れる。これに対して、第１の実施形態の構造では溝端に第２導電型の電界緩和領域４が設置されているために、図２に示すように第２導電型の電界緩和領域４から空乏層２０２が広がり溝端の電界が緩和される。また、電界緩和領域４から広がった空乏層２０２は溝底にも広がるため底全体の電界を緩和することができる。なお、図２に示すように、アノード電極９の上面からもドリフト領域２に空乏層２０１が広がる。
　一方、アノード電極９を基準としてカソード電極１０に負の電圧を印加した状態（以下において「オン状態」という。）では、ドリフト領域２などの半導体領域の電子がアノード電極９側に移動し、アノード電極９からカソード電極１０に電流が流れる。この場合の動作を図３を参照して説明する。アノード電極９を基準としてカソード電極１０に負の電圧を印加すると、半導体側の電子がアノード電極９側に移動し、アノード電極９からカソード電極１０へ順方向電流１３０が流れる。この時、溝の底部の中央部には第２導電型の電界緩和領域４が無いため、図３に示すように溝底部の中央部を通して順方向電流１３０を流すことができる。
　次に、図４～図１１を参照して、半導体装置１００の製造方法の例を説明する。
　先ず、図４に示すように、Ｎ+型炭化珪素からなる半導体基体１の第１の主面１１上に、Ｎ-型炭化珪素からなるドリフト領域２をエピタキシャル成長などにより形成する。
　次に、ドリフト領域２内に電界緩和領域４を形成する。具体的には、図５に示すように、ドリフト領域２の上面に酸化膜を形成し、この酸化膜をパターニングして、電界緩和領域４を形成する箇所の上方の酸化膜が選択的に除去されたエッチングマスク３を形成する。そして、エッチングマスク３をマスクとして、図５に矢印で示したようにドリフト領域２にＰ型不純物のイオン注入を行い、電界緩和領域４を形成する。なお、電界緩和領域４は、半導体基体１の第１の主面１１の法線に平行な方向から見てドリフト領域２の一部を囲むように形成される。例えば、電界緩和領域４に周囲を囲まれたドリフト領域２の上方から見た形状は矩形状である。
　電界緩和領域４のＰ型不純物としては、アルミニウム（Ａｌ）やボロン（Ｂ）などが使用される。電界緩和領域４の形成時に、基体温度を６００℃程度に設定し、ドリフト領域２が加熱された状態でイオン注入することによって、不純物イオンが注入された領域に結晶欠陥が生じるのを抑制することができる。
　なお、酸化膜のパターニングには、一般的なフォトリソグラフィ技術を用いることができる。即ち、酸化膜上でパターニングされたフォトレジスト膜をマスクにして、ドリフト領域２上の酸化膜をエッチングする。エッチング方法としては、フッ酸を用いたウェットエッチングや、反応性イオンエッチングなどのドライエッチングなどを採用可能である。酸化膜をパターニングした後、フォトレジスト膜を酸素プラズマや硫酸などを用いて除去する。
　電界緩和領域４を形成した後、溝を形成する領域上方のエッチングマスク３が露出するようにパターニングされたフォトレジスト膜を、エッチングマスク３上に形成する。具体的には、ドリフト領域２の電界緩和領域４で周囲を囲まれた領域及び電界緩和領域４上のエッチングマスク３を露出させる。そして、図６に示すように、フォトレジスト膜５１をエッチングマスクにしてエッチングマスク３をエッチング除去し、溝を形成する領域のドリフト領域２及び電界緩和領域４の上面を露出させる。つまり、電界緩和領域４で周囲を囲まれたドリフト領域２の表面上と電界緩和領域４の表面上を露出する開口部が、エッチングマスク３に形成される。
　次に、図７に示すように、溝の側面にサイドウェールを形成するための酸化膜６を、エッチングマスク３、ドリフト領域２及びエッチングマスク３上に形成する。そして、酸化膜６をドライエッチングすることにより、図８に示すように、溝が形成される領域が露出するエッチングマスク３の開口部の周囲に酸化膜６の一部が残り、サイドウォール７が形成される。このとき、エッチングマスク３の開口部に沿って端部（内側の周縁）が電界緩和領域４上に位置するように、サイドウォール７を形成する。つまり、溝を形成するマスクの開口部の端部が、電界緩和領域４上に位置する。
　その後、エッチングマスク３及びサイドウォール７をマスクにしたエッチングにより、図９に示すように、ドリフト領域２の上部の一部に溝８を形成する。具体的には、電界緩和領域４で周囲を囲まれたドリフト領域２と電界緩和領域４の内側部分とをエッチング除去して、ドリフト領域２の上部の一部に電界緩和領域４で側面を囲まれた溝８を形成する。このように、電界緩和領域４の溝８の側面に露出した部分がエッチングされる。なお、図９に示すように、溝８の底部が電界緩和領域４の底面よりも低くならないように、溝８が形成される。溝８を形成後、エッチングマスク３及びサイドウォール７が除去される。
　次いで、図１０に示すように、溝８の全体を埋め込んで、ドリフト領域２上にアノード電極９が形成される。更に、図１１に示すように、半導体基体１の第２の主面１２上にカソード電極１０が形成される。以上により、図１に示した半導体装置１００が完成する。
　上記に説明したように、図１に示した半導体装置１００では、溝８の側壁に沿った部分にのみイオン注入が行われる。このイオン注入により形成される電界緩和領域４によって、溝８の底部の角部に集中する電界が緩和される。これにより、オフ状態でのリーク電流の発生が抑制される。
　一方、溝８の底部には、角部を除いて電界緩和領域４が形成されない。このため、オン状態において、溝８の底部の角部以外の領域、即ち角部と角部の間の中央部を通過してアノード電極９からカソード電極１０に電流が流れる。その結果、電界緩和領域４の形成によって逆方向耐圧を向上しつつ、半導体装置１００の順方向電流の減少を抑制できる。
　また、溝８の側面を覆って電界緩和領域４が配置されるため、溝８の底部において第２導電型（Ｎ型）－第１導電型（Ｐ型）－第２導電型（Ｎ型）の順に半導体領域が配置されることになる。即ち、溝８の底部が接合バリアダイオード（Junction Barrier Diode）構造であり、このため、溝８の底部全体に電界緩和効果をもたせることができる。
　なお、上記に説明した半導体装置１００の製造方法では、ドリフト領域２内での電界緩和領域４の形成の後に、電界緩和領域４に周囲を囲まれた溝８がセルフアラインで形成される。このため、マスクを使用した形成の際に生じる溝８底部の角部と電界緩和領域４のアライメントずれが生じない。
　また、端部（内側の周縁）が電界緩和領域４の表面の中に位置するようにサイドウォール７が形成される。このため、エッチングマスク３とサイドウォール７をマスクにしたエッチングによって、溝８の壁面に電界緩和領域４を残すことができる。つまり、溝８の側面に電界緩和領域４が確実に露出される。
　次に、図１２～図１６を参照して、半導体装置１００の製造方法の変形例を説明する。以下の製造方法では、犠牲酸化とエッチングによって側面の電界緩和領域４が除去された溝が形成される。つまり、溝８の底部の角部のみに電界緩和領域４が形成される。
　図４～図９を参照して説明した方法と同様にして、図１２に示すように、半導体基体１上に形成されたドリフト領域２の上部の一部に、電界緩和領域４で側面を囲まれた溝８を形成する。
　その後、図１３に示すように、溝８の内面に犠牲酸化膜１５を形成する。このとき、溝８の側面に露出した部分の電界緩和領域４が酸化される。
　犠牲酸化膜１５の形成には、例えば、溝８の内部を９００℃～１３００℃で熱酸化する。このとき、溝８の底面の酸化レートよりも側面の酸化レートの方が高い。このため、熱酸化によって、溝８の底部の角部に酸化されない電界緩和領域４を残して、溝８の側面に犠牲酸化膜１５を形成することができる。
　次いで、図１４に示すように犠牲酸化膜１５がエッチング除去される。例えば、フッ酸を用いたエッチングによって、溝８の側面の犠牲酸化膜１５が除去される。
　上記の犠牲酸化膜１５の形成とエッチング除去を繰り返すことにより、図１５に示すように、溝８の側面が底面に対してテーパをもつように溝８が形成される。そして、溝８の底部の角部のみに電界緩和領域４が残る。その後、図１６に示すように、アノード電極９とカソード電極１０を形成することにより、半導体装置１００が完成する。
　溝８の側面に電界緩和領域４を形成しないことにより、溝８の側面においてもアノード電極９とドリフト領域２との電気的な接続を得ることができる。つまり、オン状態において、溝８の側面を通過してアノード電極９からカソード電極１０に電流が流れる。
　或いは、溝８の側面に接する電界緩和領域４を除去するために、エッチングによって溝８の側面が底面に対してテーパをもつように溝を形成してもよい。例えば、電界緩和領域４を形成した後、溝８の側面がテーパ状に形成される条件で、ドリフト領域２の上部の一部をエッチング除去することにより、図１５に示した形状が得られる。その後、図１６と同様に、溝８を覆うようにアノード電極９が形成され、半導体基体１の第２の主面１２上にカソード電極１０が形成される。この製造方法によっても、溝８がテーパ形状に形成されて、溝８の底部の角部のみに電界緩和領域４が配置される。
（第２の実施形態）
　本発明の第２の実施形態に係る半導体装置１００の製造方法を、図１７～図２０を参照して説明する。
　先ず、図４に示したように、不純物濃度の高い半導体基体１上に不純物濃度の低いドリフト領域２を形成する。そして、図１７に示すように、溝８を形成する領域のドリフト領域２の上面が露出したエッチングマスク３を形成する。エッチングマスク３をマスクとして、エッチングによりマイクロトレンチと呼ばれる小さな溝ができる条件で、ドリフト領域２に溝８を形成する。このときのエッチングには、例えばエッチングガスとして酸素（Ｏ２）ガス、六フッ化硫黄（ＳＦ６）ガスを用いる。エッチング条件は、アンテナ出力３００～５００Ｗ、バイアス出力５０～１００Ｗであり、このような条件でＳｉＣウェハをドライエッチングすることにより、図１７に示すように、マイクロトレンチ８１が底部の角部に存在する溝８が形成される。このとき、側面が底面に対してテーパをもつように溝８が形成される。なお、マイクロトレンチとは、溝８（トレンチ）の側面及び底面との境界部に形成されたエッチングによる窪み（または抉り）である。
　次に、図１８に示すように、溝８の内部全体に不純物イオンを注入する。これにより、溝８の底部、側面、及び、マイクロトレンチ８１が形成された底部の角部に電界緩和領域４が形成される。
　次いで、図１９に示すように、溝８内部で横方向エッチングを行う。例えば、図１３～図１５を参照して説明した犠牲酸化と犠牲酸化膜の除去とを繰り返す方法、或いは、塩素雰囲気中の熱エッチングによって、溝８の内面をエッチングする。図２０に横方向エッチングが完了した状態を示す。図２０に示すように、溝８の底部の中央部もエッチング除去され、マイクロトレンチ８１が形成された領域周辺の電界緩和領域４のみが残される。つまり、溝８の底部の角部のみに電界緩和領域４が配置された状態が得られる。
　その後、溝８を埋め込むようにアノード電極９を形成し、半導体基体１の第２の主面上にカソード電極１０を形成することにより、半導体装置１００が完成する。
　以上に説明した第２の実施形態に係る半導体装置１００の製造方法によっても、溝８の底部の角部のみに電界緩和領域４が形成される。その結果、逆方向耐圧を向上しつつ、半導体装置１００の順方向電流の減少を抑制できる。
　また、第２の実施形態に係る半導体装置１００の製造方法では、マイクロトレンチ８１が形成される条件で溝８を形成した後、電界緩和領域４をイオン注入によって形成する。そして、溝８内部のエッチングによって底部の角部のみに電界緩和領域４が残される。上記製造方法を用いることにより、電界緩和領域４を形成するためのイオン注入エネルギーが、ドリフト領域２の表面からイオン注入する場合よりも小さくて済む。また、第１の実施形態に比べて工程を短縮することができる。
　また、溝８の底部の角部のみに電界緩和領域４を形成するために、ドリフト領域２の表面に対して斜め方向からイオン注入してもよい。その方法を、図２１～図２２を参照して以下に説明する。
　先ず、半導体基体１の第１の主面１１上にドリフト領域２を形成した後、ドライエッチングによってドリフト領域２の上部の一部に溝８を形成する。次いで、図２１に示すように、ドリフト領域２の表面に対して斜めの方向から、溝８の内部に不純物イオンを注入する。これにより、溝８の側面に電界緩和領域４が形成される。このとき、溝８の底部の角部には不純物イオンが注入され、且つ角部以外の底部には不純物イオンが注入されないように、ドリフト領域２の表面に対するイオン注入の角度が設定される。
　次いで、例えば、図１３～図１５を参照して説明した犠牲酸化と犠牲酸化膜の除去とを繰り返す方法などを用いて、溝８の側面に形成された電界緩和領域４をエッチング除去する。その結果、図２２に示すように、溝８の底部の角部のみに電界緩和領域４が配置された状態が得られる。その後、アノード電極９及びカソード電極１０を形成することにより、半導体装置１００が完成する。
　以上に説明した製造方法によれば、溝８を形成した後に、溝８の側面に対して斜めの方向からイオン注入を行うことによって、角部以外の溝８の底部を除いて、溝８の内部に露出した領域に電界緩和領域４が形成される。このため、少ない工程で溝８の角部と側面に電界緩和領域４を形成できる。
（第３の実施形態）
　本発明の第３の実施形態に係る半導体装置１００の製造方法を、図２３～図２９を参照して説明する。
　先ず、不純物濃度の高い半導体基体１上に不純物濃度の低いドリフト領域２を形成し、更にドリフト領域２上にアノード電極層９０を形成する。
　次いで、図２３に示すように、エッチングマスク（不図示）を用いたドライエッチングによって、アノード電極層９０を貫通し、ドリフト領域２の内部に達する溝８を形成する。
　その後、図２４に示すように、少なくとも溝８を完全に埋め込むようにして、溝８の内面とドリフト領域２の上面に、後述するサイドウォールを形成するためのサイドウォール形成膜２１を形成する。サイドウォール形成膜２１には、例えば酸化シリコン（ＳｉＯ２）膜などの酸化膜が採用される。次いで、サイドウォール形成膜２１をドライエッチングによってエッチングして、図２５に示すように、溝８の側面上にサイドウォール２２を形成する。このとき、溝８の底部の中央部は露出する。
　次に、図２６に示すように、サイドウォール２２に側面が覆われた溝８を埋め込むようにして、アノード電極９を形成する。次いで、図２７に示すように、サイドウォール２２の上面が露出するまでアノード電極９の上部をエッチバックする。
　その後、サイドウォール２２をエッチング除去する。これにより、図２８に示すように、溝８の側面とアノード電極９間に空隙が形成される。そして、図２９に示すように、溝８の上方から溝８の側面とアノード電極９との空隙にイオン注入することにより、アノード電極９の側面を通過した不純物イオンが溝８の底部の角部に注入される。このとき、アノード電極層９０の溝８が形成されていない領域にマスク材（不図示）を配置し、このマスク材が配置されていない領域に不純物イオンを注入する。これにより、溝８の底部の角部のみに電界緩和領域４が形成される。電界緩和領域４の形成と同時に、アノード電極９に不純物イオンがドープされる。
　そして、半導体基体１の第２の主面１２上にカソード電極１０を形成することにより、半導体装置１００が完成する。アノード電極層９０とアノード電極９とにより、半導体装置１００のアノードが構成される。
　第３の実施形態に係る半導体装置１００の製造方法では、溝８の側面上にサイドウォール２２を形成した後に、例えばポリシリコン膜を成長させて溝８内にアノード電極９を形成する。そして、エッチバックによってポリシリコン膜の溝８に埋め込まれた部分のみが残される。これにより、溝８の側面上に形成されたサイドウォール２２を除去することができる。サイドウォール２２を除去することにより溝８の底部の角部が露出し、この角部の周囲に不純物イオンが選択的に注入される。
　第３の実施形態に係る半導体装置１００の製造方法によれば、少ない工程でアノード電極９としての導電型ポリシリコン電極と電界緩和領域４とを形成することができる。
（第４の実施形態）
　本発明の第４の実施形態に係る半導体装置１００の製造方法を、図３０～図３４を参照して説明する。第４の実施形態に係る半導体装置１００の製造方法は、ＳｉＣからなるヘテロジャンクションダイオード（ＨＪＤ）の製造方法である。以下に説明するように、ＳｉＣ界面との間で相対的に高いエネルギー障壁を形成するＰ型のポリシリコン膜が溝の内部に埋め込まれ、ＳｉＣ界面との間で相対的に低いエネルギー障壁を形成するＮ型のポリシリコン膜が溝の形成された領域を除いたドリフト領域２の上面に形成される。
　先ず、半導体基体１の第１の主面１１上にドリフト領域２を形成した後、ドライエッチングによってドリフト領域２の上部の一部に溝を形成する。次いで、例えば、図１３～図１５を参照して説明した犠牲酸化と犠牲酸化膜の除去とを繰り返す方法や溝８をテーパ形状に形成する方法を用いて、図３０に示す構造を得る。即ち、溝８の底部の角部に電界緩和領域４が形成されている。
　次に、図３１に示すように、溝８を埋め込むようにしてドリフト領域２上にアノード電極９となるポリシリコン膜１９を成長させる。
　次いで、パターニングにより溝８の上方が開口されたフォトレジスト膜５２をマスクにして、図３２に示すように、ポリシリコン膜１９にイオン注入を行う。具体的には、アノード電極９においてアクセプタとなるＰ型（第２導電型）の不純物をポリシリコン膜１９にドープして、第２導電型不純物注入領域１９２を形成する。
　更に、パターニングにより第２導電型不純物注入領域１９２の上方のみに配置されたフォトレジスト膜５３をマスクにして、図３３に示すように、ポリシリコン膜１９にイオン注入を行う。具体的には、アノード電極９においてドナーとなるＮ型（第１導電型）の不純物をポリシリコン膜１９にドープして、第１導電型不純物注入領域１９１を形成する。
　その後、第１導電型不純物注入領域１９１及び第２導電型不純物注入領域１９２中の不純物を活性化するアニールを行い、図３４に示すように、第１導電型アノード電極領域９１と第２導電型アノード電極領域９２を形成する。つまり、アノード電極９の溝８の内部に埋め込まれた領域に第２導電型不純物がドープされて、第２導電型アノード電極領域９２が形成される。そして、溝８が形成された領域の残余の領域においてドリフト領域２上に形成されたアノード電極９に第１導電型不純物がドープされて、第１導電型アノード電極領域９１が形成される。
　そして、半導体基体１の第２の主面１２上にカソード電極１０を形成することによって、半導体装置１００が完成する。
　図３４に示した半導体装置１００の基本的な動作を、図３５及び図３６を参照して説明する。
　アノード電極９を基準としてカソード電極１０に正の電圧を印加すると、図３５に示すように第２導電型アノード電極領域９２から空乏層２１１が広がり、障壁の低い第１導電型アノード電極領域９１までを覆い電界が緩和される形となる。また、溝端の第２電導型の電界緩和領域４から空乏層２１２が広がって溝端を覆うことで、電界が集中する溝端の電界が緩和される。
　アノード電極９を基準としてカソード電極１０に負の電圧を印加すると、アノード電極９からカソード電極１０へ順方向電流１３０が流れる。この時、障壁の低い第１導電型アノード電極領域９１から大きな順方向電流が流れる。一方、第２導電型アノード電極領域９２では溝の底部の中央部及び側面には第２導電型の電界緩和領域４が無いため、図３６に示すように溝底部の中央部及び側面を通して順方向電流１４０を流すことができる。
　以上に説明したように、第４の実施形態に係る半導体装置１００の製造方法では、溝８内部にエネルギー障壁の高い第２導電型アノード電極領域９２、溝が形成されていない領域にエネルギー障壁の低い第１導電型アノード電極領域９１をそれぞれ配置される。その結果、順方向に電圧を印加した場合には順方向電流を多く流すことができ、逆方向に電圧を印加した場合にはリーク電流を抑制できる半導体装置１００を実現できる。
　以上、第１乃至第４の実施形態に沿って本発明の内容を説明したが、本発明はこれらの記載に限定されるものではなく、種々の変形及び改良が可能であることは、当業者には自明である。
　特願２０１２－２３１４０１号（出願日：２０１２年１０月１９日）の全内容は、ここに援用される。
　本発明の実施形態によれば、溝底部の全体には電界緩和領域４が形成されないため、順方向電流の減少が抑制された半導体装置及びその製造方法を提供できる。実施形態に係わる半導体装置及び半導体装置の製造方法は、溝が形成された整流用半導体装置を製造する製造業を含む電子機器産業に利用可能である。
　１　半導体基体
　２　ドリフト領域
　４　電界緩和領域
　６　酸化膜
　７　サイドウォール
　８　溝
　９　アノード電極
　１０　カソード電極
　１１　第１の主面
　１２　第２の主面
　１５　犠牲酸化膜
　１９　ポリシリコン膜
　２２　サイドウォール
　８１　マイクロトレンチ
　９１　第１導電型アノード電極領域
　９２　第２導電型アノード電極領域
　１００　半導体装置

Claims (12)

  1. 　半導体基体と、
    　上部の一部に溝を有し、前記半導体基体の第１の主面上に配置された第１導電型のドリフト領域と、
    　前記溝の底部においては中央部を除いた角部の周囲のみに配置された第２導電型の電界緩和領域と、
    　前記溝に埋め込まれたアノード電極と、
    　前記半導体基体の前記第１の主面に対向する第２の主面上に配置されたカソード電極と
    　を備えることを特徴とする半導体装置。
  2. 　前記溝の側面を覆って前記電界緩和領域が配置されていることを特徴とする請求項１に記載の半導体装置。
  3. 　半導体基体の第１の主面上に第１導電型のドリフト領域を形成し、
    　イオン注入により、前記ドリフト領域の上部の一部に第２導電型の電界緩和領域を選択的に形成し、
    　前記電界緩和領域で周囲を囲まれた前記ドリフト領域及び前記電界緩和領域の内側部分をエッチングして、前記ドリフト領域の上部の一部に前記電界緩和領域で側面を囲まれた溝を形成し、
    　前記溝を埋め込んで前記ドリフト領域上にアノード電極を形成し、
    　前記半導体基体の前記第１の主面に対向する第２の主面上にカソード電極を形成する
    　ことを特徴とする半導体装置の製造方法。
  4. 　前記溝を形成することには、
    　前記電界緩和領域で周囲を囲まれた前記ドリフト領域の表面と前記電界緩和領域の表面とが露出する開口部を有するエッチングマスクを形成し、
    　前記エッチングマスクの開口部に沿って、端部が前記電界緩和領域上に位置するようにサイドウォールを形成し、
    　前記エッチングマスクと前記サイドウォールをマスクにして、前記ドリフト領域及び前記電界緩和領域の内側部分をエッチングすること
    　が含まれることを特徴とする請求項３に記載の半導体装置の製造方法。
  5. 　前記溝を形成した後に、前記溝の側面に露出した前記電界緩和領域を酸化して犠牲酸化膜を形成し、
    　前記犠牲酸化膜をエッチング除去することにより、前記溝の底部の角部のみに前記電界緩和領域を残す
    　ことを特徴とする請求項３又は４に記載の半導体装置の製造方法。
  6. 　前記溝を形成することは、前記溝の側面に露出する前記電界緩和領域をエッチングするために、前記溝の側面が底面に対してテーパをもつように前記溝を形成することである
    　ことを特徴とする請求項３に記載の半導体装置の製造方法。
  7. 　半導体基体の第１の主面上に第１導電型のドリフト領域を形成し、
    　前記ドリフト領域の上部の一部に溝を形成し、
    　前記溝の底部においては中央部を除いた角部の周囲のみに第２導電型の電界緩和領域を形成し、
    　前記溝を埋め込んで前記ドリフト領域上にアノード電極を形成し、
    　前記半導体基体の前記第１の主面に対向する第２の主面上にカソード電極を形成する
    　ことを特徴とする半導体装置の製造方法。
  8. 　前記溝を形成する際に、前記溝の底部にマイクロトレンチが形成されるエッチング条件を使用し、
    　前記電界緩和領域を形成することには、
    　イオン注入により、前記溝の内面に前記電界緩和領域を形成し、
    　前記溝の側面と底面に露出した前記電界緩和領域をエッチング除去することにより、前記溝の底部の角部のみに前記電界緩和領域を残すこと
    　が含まれることを特徴とする請求項７に記載の半導体装置の製造方法。
  9. 　前記溝の底部の角部のみに前記電界緩和領域を残すことには、
    　前記溝の側面と底面に露出した前記電界緩和領域を酸化して犠牲酸化膜を形成し、
    　前記犠牲酸化膜をエッチング除去すること
    　が含まれることを特徴とする請求項８に記載の半導体装置の製造方法。
  10. 　前記電界緩和領域を形成することは、前記ドリフト領域の表面に対して斜めの方向から前記溝の底部の角部及び側面にイオンを注入することによって、前記溝の底部の中央部を除いた前記角部及び前記側面に前記電界緩和領域を形成することである
    　ことを特徴とする請求項７に記載の半導体装置の製造方法。
  11. 　半導体基体の第１の主面上に第１導電型のドリフト領域を形成し、
    　前記ドリフト領域の上部の一部に溝を形成し、
    　前記溝の側面上にサイドウォールを形成し、
    　前記サイドウォールが形成された溝の内部を埋め込んでアノード電極を形成し、
    　前記サイドウォールを除去し、
    　前記溝の側面と前記アノード電極との間にイオン注入することにより、前記溝の底部において角部の周囲のみに第２導電型の電界緩和領域を形成し、
    　前記半導体基体の前記第１の主面に対向する第２の主面上にカソード電極を形成する
    　ことを特徴とする半導体装置の製造方法。
  12. 　半導体基体の第１の主面上に第１導電型のドリフト領域を形成し、
    　前記ドリフト領域の上部の一部に溝を形成し、
    　前記溝の底部において角部の周囲のみに第２導電型の電界緩和領域を形成し、
    　前記溝の内部及び前記ドリフト領域上にアノード電極を形成し、
    　前記アノード電極の前記溝の内部に埋め込まれた領域に、イオン注入によって第２導電型不純物をドープし、
    　前記溝が形成された領域の残余の領域において前記ドリフト領域上に形成された前記アノード電極に、イオン注入によって第１導電型不純物をドープし、
    　前記半導体基体の前記第１の主面に対向する第２の主面上にカソード電極を形成する
    　ことを特徴とする半導体装置の製造方法。
PCT/JP2013/078145 2012-10-19 2013-10-17 半導体装置及びその製造方法 WO2014061724A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP13847805.2A EP2911205B1 (en) 2012-10-19 2013-10-17 Semiconductor device and method for manufacturing same
US14/436,799 US9876070B2 (en) 2012-10-19 2013-10-17 Semiconductor device and method for manufacturing same
JP2014542166A JP6028807B2 (ja) 2012-10-19 2013-10-17 半導体装置及びその製造方法
CN201380054059.2A CN104718627B (zh) 2012-10-19 2013-10-17 半导体装置及其制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012231401 2012-10-19
JP2012-231401 2012-10-19

Publications (1)

Publication Number Publication Date
WO2014061724A1 true WO2014061724A1 (ja) 2014-04-24

Family

ID=50488284

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/078145 WO2014061724A1 (ja) 2012-10-19 2013-10-17 半導体装置及びその製造方法

Country Status (5)

Country Link
US (1) US9876070B2 (ja)
EP (1) EP2911205B1 (ja)
JP (1) JP6028807B2 (ja)
CN (1) CN104718627B (ja)
WO (1) WO2014061724A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015018887A (ja) * 2013-07-10 2015-01-29 日産自動車株式会社 半導体装置およびその製造方法
JP2016046368A (ja) * 2014-08-22 2016-04-04 日産自動車株式会社 半導体装置及びその製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9515199B2 (en) * 2015-01-02 2016-12-06 Cree, Inc. Power semiconductor devices having superjunction structures with implanted sidewalls
CN106129126A (zh) * 2016-08-31 2016-11-16 上海格瑞宝电子有限公司 一种沟槽肖特基二极管及其制备方法
CN106158985A (zh) * 2016-09-12 2016-11-23 中国科学院微电子研究所 一种碳化硅结势垒肖特基二极管及其制作方法
CN109065638B (zh) * 2018-08-22 2021-02-12 电子科技大学 一种功率二极管器件
US11677023B2 (en) * 2021-05-04 2023-06-13 Infineon Technologies Austria Ag Semiconductor device
CN114628499A (zh) * 2022-05-17 2022-06-14 成都功成半导体有限公司 一种带有沟槽的碳化硅二极管及其制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62281366A (ja) * 1986-05-29 1987-12-07 Tdk Corp シヨツトキバリヤ形半導体装置の製造方法
JPH0465876A (ja) * 1990-07-06 1992-03-02 Fuji Electric Co Ltd ショットキー・バリヤ半導体装置
JPH0575100A (ja) * 1991-09-13 1993-03-26 Hitachi Ltd 半導体整流素子
JP2003115597A (ja) * 2001-10-05 2003-04-18 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2007128926A (ja) 2005-10-27 2007-05-24 Toyota Industries Corp 整流用半導体装置とその製造方法
JP2007318092A (ja) * 2006-04-28 2007-12-06 Nissan Motor Co Ltd 半導体装置とその製造方法
JP2011238831A (ja) * 2010-05-12 2011-11-24 Mitsubishi Electric Corp 炭化珪素半導体装置およびその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3348535B2 (ja) * 1994-08-24 2002-11-20 富士電機株式会社 半導体整流素子
US6576537B2 (en) * 2001-08-08 2003-06-10 Vanguard International Semiconductor Corp. Flash memory cell and method for fabricating a flash memory cell
EP2259327B1 (en) 2002-11-14 2014-04-02 STMicroelectronics Srl Insulated gate power semiconductor device with Schottky diode and manufacturing method thereof
US7138668B2 (en) * 2003-07-30 2006-11-21 Nissan Motor Co., Ltd. Heterojunction diode with reduced leakage current
DE102004031741B4 (de) * 2004-06-30 2010-04-01 Qimonda Ag Verfahren zur Herstellung einer Kontaktanordnung für Feldeffekttransistorstrukturen mit Gateelektroden mit einer Metalllage und Verwendung des Verfahrens zur Herstellung von Feldeffekttransistoranordnungen in einem Zellenfeld
KR101012532B1 (ko) * 2005-09-12 2011-02-07 닛산 지도우샤 가부시키가이샤 반도체 장치 및 그 제조 방법
JP5560519B2 (ja) * 2006-04-11 2014-07-30 日産自動車株式会社 半導体装置及びその製造方法
EP1850396A3 (en) * 2006-04-28 2008-09-17 Nissan Motor Co., Ltd. Semiconductor device and manufacturing method thereof
CN102754213B (zh) * 2010-02-23 2015-08-05 菅原良孝 半导体装置
JP5106604B2 (ja) * 2010-09-07 2012-12-26 株式会社東芝 半導体装置およびその製造方法
JP5810522B2 (ja) 2010-12-14 2015-11-11 日産自動車株式会社 異種材料接合型ダイオード及びその製造方法
JP5687078B2 (ja) * 2011-01-28 2015-03-18 三菱電機株式会社 炭化珪素半導体装置の製造方法
US8431470B2 (en) * 2011-04-04 2013-04-30 Alpha And Omega Semiconductor Incorporated Approach to integrate Schottky in MOSFET

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62281366A (ja) * 1986-05-29 1987-12-07 Tdk Corp シヨツトキバリヤ形半導体装置の製造方法
JPH0465876A (ja) * 1990-07-06 1992-03-02 Fuji Electric Co Ltd ショットキー・バリヤ半導体装置
JPH0575100A (ja) * 1991-09-13 1993-03-26 Hitachi Ltd 半導体整流素子
JP2003115597A (ja) * 2001-10-05 2003-04-18 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2007128926A (ja) 2005-10-27 2007-05-24 Toyota Industries Corp 整流用半導体装置とその製造方法
JP2007318092A (ja) * 2006-04-28 2007-12-06 Nissan Motor Co Ltd 半導体装置とその製造方法
JP2011238831A (ja) * 2010-05-12 2011-11-24 Mitsubishi Electric Corp 炭化珪素半導体装置およびその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2911205A4

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015018887A (ja) * 2013-07-10 2015-01-29 日産自動車株式会社 半導体装置およびその製造方法
JP2016046368A (ja) * 2014-08-22 2016-04-04 日産自動車株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
CN104718627B (zh) 2017-07-25
JP6028807B2 (ja) 2016-11-24
JPWO2014061724A1 (ja) 2016-09-05
EP2911205A4 (en) 2016-03-02
EP2911205B1 (en) 2020-12-09
US20150287775A1 (en) 2015-10-08
CN104718627A (zh) 2015-06-17
US9876070B2 (en) 2018-01-23
EP2911205A1 (en) 2015-08-26

Similar Documents

Publication Publication Date Title
JP6028807B2 (ja) 半導体装置及びその製造方法
JP5884617B2 (ja) 炭化珪素半導体装置およびその製造方法
US9087894B2 (en) Semiconductor device and method of manufacturing the device
JP5862730B2 (ja) トレンチゲート型半導体装置の製造方法
US20120205670A1 (en) Semiconductor device and process for production thereof
US20110012132A1 (en) Semiconductor Device
US20170288020A1 (en) Ldmos device
WO2013132825A1 (ja) 半導体装置およびその製造方法
JP5767869B2 (ja) 半導体装置の製造方法
US10756200B2 (en) Silicon carbide semiconductor element and method of manufacturing silicon carbide semiconductor
JP5498107B2 (ja) 半導体装置およびその製造方法
JP5669712B2 (ja) 半導体装置の製造方法
CN108091683B (zh) 半导体功率器件的超结结构及其制作方法
JP5446297B2 (ja) 半導体装置の製造方法
WO2014102994A1 (ja) 炭化珪素半導体装置及びその製造方法
TW201640613A (zh) 半導體裝置及半導體裝置之製造方法
JP2007318092A (ja) 半導体装置とその製造方法
JP7157719B2 (ja) 半導体装置の製造方法
JP2014086431A (ja) 半導体装置及びその製造方法
TWI539497B (zh) Manufacturing method of semiconductor device
JP6928336B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2010206096A (ja) 半導体装置及びその製造方法
JP6539026B2 (ja) 半導体装置及びその製造方法
KR101483721B1 (ko) 오목한 셀 구조를 갖는 파워 모스펫 및 그 제조방법
JP6163922B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13847805

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2014542166

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 14436799

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2013847805

Country of ref document: EP