JPS62281366A - シヨツトキバリヤ形半導体装置の製造方法 - Google Patents

シヨツトキバリヤ形半導体装置の製造方法

Info

Publication number
JPS62281366A
JPS62281366A JP12226786A JP12226786A JPS62281366A JP S62281366 A JPS62281366 A JP S62281366A JP 12226786 A JP12226786 A JP 12226786A JP 12226786 A JP12226786 A JP 12226786A JP S62281366 A JPS62281366 A JP S62281366A
Authority
JP
Japan
Prior art keywords
oxide film
silicon oxide
opening
semiconductor substrate
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12226786A
Other languages
English (en)
Inventor
Yoshitaka Sasaki
芳高 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP12226786A priority Critical patent/JPS62281366A/ja
Publication of JPS62281366A publication Critical patent/JPS62281366A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 3、発明の詳細な説明 (産業上の利用分野) 本発明は半導体と金属との接触による表面障壁を利用し
たショットキバリヤ形半導体装置の製造方法に関するも
ので、特に素子特性の改善技術に関するものである。
(従来の技術) 従来、一導電型の半導体基体の主面に開口部を有する絶
縁膜を形成し、この開口部を覆うように絶縁膜上にバリ
ヤメタルを形成したショットキバリヤ形半導体装置は既
知である。
第6図はショットキバリヤ形半導体装置の一種である従
来のショットキバリヤ形ダイオードの構成を示す断面図
である。n型不純物である砒素を高濃度にドープしたn
゛型シリコン基板1上に比[カ0.5〜1Ω・cmのn
型エピタキシャル層2が5〜7μmの厚さに堆積され、
このエピタキシャル層の表面には5000〜8QOOA
の厚いシリコン酸化膜3が熱酸化により形成されている
。このシリコン酸化膜3をフォトエツチング技術によっ
て選沢的に除去し、周縁にテーパーが付けられた開口部
が活性領域の位置に形成されている。この開口部を覆う
ようにシリコン酸化膜3上にはモリブデン等のバリヤメ
タル膜4が、例えば2000人程度0厚さに形成されて
おり、さらにその上にアルミニウム膜5が約8μmの厚
さに形成され、さらにこのアルミニウム膜上にはワイヤ
6がボンディングされている。またn°型シリコン基板
1の裏面には裏面電極7が形成されている。
(発明が解決しようとする問題点) 上述した従来のショットキバリヤ形ダイオードにおいて
は絶縁膜3の開口部の周縁にテーパ一部3aを形成する
ことにより絶縁膜直下の電界集中を緩和することで逆方
向の耐圧を高めているが、このテーパー角は十分に小さ
くすることは難しいので耐圧を十分に高くすることがで
きない欠点がある。また、n型エピタキシャル層2の表
面に熱酸化により厚いシリコン酸化膜3が形成されてい
るが、この酸化処理中にシリコン半導体基体1,2に種
々の欠陥が導入される。一般にこのような欠陥は酸化導
入欠陥(Oxidation Induced Sta
ckingFault)と呼ばれており、これによりデ
ィスロケーションやスクッキングホールドが生じ、半導
体基体とバリヤメタルとで形成されるショットキ障壁が
小さくなったり、界面準位が大きくなるために電気的特
性が影響を受は逆方向電圧が低くなったり、変動してし
まう欠点がある。
上述したように、絶縁膜開口部のエツジでの電界集中を
無くすために、絶縁膜開口部の周縁にテーパ一部を設け
、このテーパ一部上に設けである金属膜のフィールドプ
レートと絶縁膜のテーパ一部とでエツジにおける電界集
中を少なくし、逆方向の電圧を高めている。しかしなが
ら、アバランシェブレークダウンした後、特に大電流が
流れた場合、逆方向電圧が段々小さくなっていく、いわ
ゆるポジティブクリープ現象が生じ、逆方向電圧の値が
小さくなってしまう欠点がある。これは、前にも述べた
ように絶縁膜を形成する際に半導体基体の表面に発生す
る結晶欠陥によるものや、バリヤメタルや電極金属膜を
形成する際のストレスや蒸着ダメージによるものと、あ
るいは電界集中が絶縁膜開口部の周縁で生じないように
テーパーを付けているが、これが完全ではなく、特にア
バランシェブレークダウン後に電界の加わり方が変わっ
て逆方向電圧が変動することが考えられる。
本発明の目的は、上述した欠点を解消し、安定した特性
を有するショットキバリヤ形半導体装置の製造方法を提
供しようとするものである。
(問題点を解決するための手段) 本発明は、一導電型の半導体基体の主面に絶縁膜を形成
する工程と、この絶縁膜に、前記半導体基体の主面が選
択的に露出するように開口部を形成し、この開口部の周
縁にテーパーを形成する工程と、このテーパーを有する
開口部を形成した絶縁膜をマスクとして前記半導体基体
の主面をエツチングすることにより、少なくとも前記開
口部の周縁に沿って凹部を形成する工程と、前記絶縁膜
開口部を経て熱酸化処理を施し、開口部内の半導体基体
表面に前記絶縁膜よりも薄い酸化膜を形成する工程と、
この酸化膜をエツチングにより除去する工程と、前記開
口部を覆うように絶縁膜上にバリヤメタル膜を形成する
工程とを具えることを特徴とするものである。
(作 用) 本発明によれば半導体基体の主面に絶縁膜開口部全体ま
たはその周1縁に沿って凹部を形成することによって半
導体基体の主面のこの部分に形成されていた結晶欠陥や
汚染が除去され、耐圧が高く、リーク電流が少ない安定
した特性を有するショットキバリヤ形半導体装置を提供
することができる。
また凹部を浅く形成することによって、絶縁膜開口部テ
ーパ一部のエツジでの電界集中が緩和され、アバランシ
ェブレークダウン後も電界が安定し、逆方向電圧の変動
を有効に防止することができる。
本発明では、半導体基体の主面に、絶縁膜開口部の周縁
に沿って選択的に溝状の凹部を形成したり、この凹部を
開口部全体に亘って形成することもできる。開口部内を
全面エツチングする際、結晶欠陥が存在する個所では速
くエンチングされ、できるだけシリコン基板上が無欠陥
であることが要求される。したがって、その分歩留りが
低下し、コストアップになり易い。さらに、ドライエツ
チングにより凹部を形成するときにはプラズマ露囲気中
で行われるためポリマ等の有機物あるいはカーボンが表
面に付着される。また、フッ酸、硝酸系のウェットエツ
チングを行う場合にはスティンフィルム等が発生し易く
なり、歩留りが低下し、コストアップになり易い。しか
し本発明では、半導体基体表面を酸化処理するのでこの
ような問題は余り起こらない。一方絶縁膜開口部の内部
にある半導体基体の表面はエツチングせず、開口部周縁
に沿って溝状の凹部を形成する場合には上述した問題は
起らず、歩留りが向上し、コストダウンが図れる。また
、半導体基体表面を酸化することによって表面が活性化
され、耐圧が向上し、IJ−り電流が減少する効果があ
る。さらに酸化膜をエツチングにより除去することによ
って絶縁膜開口部の先端には丸味が付くので電界集中を
有効に回避できる。
(実施例) 第1図(a)〜(e)は本発明の方法によりショットキ
バリヤ形半導体装置の一実施例であるショットキバリヤ
形ダイオードを製造する際の順次の製造工程における構
成を示す断面図である。
n型不純物を高濃度にドープしたn゛型シリコン半導体
基板11の上に、例えば0.7〜1.5 Ω−CmO比
抵抗で厚さが5〜10μm程度のn型シリコンエピタキ
シャル層12を成長させてnオンn゛構造の半導体基体
を構成する。次にn型エピクキシャル層12の上に熱酸
化によりシリコン酸化膜13を、例えば5000〜80
00への厚さに形成した様子を第1図(a)に示す。
続いて、フォトエツチング技術により、シリコン酸化膜
13を選択的にエツチングし、シリコン酸化膜13に、
テーパ一部13aを有する開口部14を形成し、n型シ
リコンエピタキシャル層12の主面を部分的に露出させ
る。この様子を第1図(b)に示す。
続いて前記シリコン酸化膜13をマスクとしてフレオン
系のドライエツチングを行い、シリコン酸化膜開口部の
内部に深さ100〜6000人の凹部12aを形成する
。この様子を第1図(C)  に示す。このエツチング
はフッ酸と硝酸の混合液をエッチャントとするウェット
エツチングによって行うこともできるが、上述したドラ
イエツチングの方がテーパ一部13aの形状を変化させ
ることが少ないので好適である。
次に酸化雲囲気中で全体を加熱し、前記凹部12aの表
面に、前記シリコン酸化膜13よりも薄いシリコン酸化
膜15を形成した様子を第1図(d)に示す。
このシリコン酸化膜15の厚さとしては例えば約200
〜600人とすることができる。
続いて再度エツチングを施し、シリコン酸化膜15を除
去してシリコンエピタキシャル層12の表面を露出させ
る。このエツチングによりシリコン酸化膜13の開口の
テーパ一部13aの先端は第2図に拡大して示すように
丸味が付けられるとともにテーパ一部13aの先端の下
側はアンダーエツチングされることになる。このように
シリコン酸化膜13のテーパー113aの先端が丸くな
るとともにその下側がアンダーエツチングされることに
よってテーパ一部の先端における電界集中を著しく緩和
することができ、耐圧を向上することができるとともに
リーク電流を低減することができる。
次に例えばモリブデンより成るバリヤメタル膜16を約
500〜5000人の厚さに蒸着し、さら(ごその上に
、例えばアルミニウムの電極膜17を約5〜10μmの
厚さに蒸着した様子を第1図(e)に示す。このアルミ
ニウム電極膜17には通常のようにワイヤをボンディン
グして素子を完成する。
第3図(a)〜(d)は本発明の方法によりショットキ
バリヤダイオードを製造する他の実施例の順次の製造工
程における構成を示す断面図である。シリコン基板11
.12の主面にシリコン酸化膜13を形成し、このシリ
コン酸化膜にテーパ一部13aを有する開口部14を形
成した様子を第3図(a)に示すが、ここまでの処理は
第1図に示した実施例と同じである。本例ではこの開口
部14の中にフォトエツチング技術によりフォトレジス
ト膜18を選択的に形成した後、シリコン酸化膜13お
よびフォトレジスト膜18をマスクとしてフレオン系の
ドライエツチングを施し、開口部の周縁に沿って深さ1
00〜6000 Aの溝状の凹部12aを形成する。こ
の様子を第3図b)に示す。
次にフォトレジスト膜18を除去した後、熱酸化処理を
施し、シリコンエピタキシャル層12の露出表面に厚さ
200〜600 人の薄い酸化膜15を形成した様子を
第3図(C)に示す。
続いて、この薄いシリコン酸化膜15をエツチングによ
り除去した後、モリブデンより成るバリヤメタル膜16
を500〜5000 Aの厚さに蒸着形成し、さらにそ
の上にアルミニウムより成る金属電極膜17を約5〜1
0μmの厚さに蒸着した様子を第3図(d)に示す。
本発明においては、半導体基体の主面に凹部を形成する
が、この凹部を余り深く形成するとバリヤメタル膜が段
切れを起し易くなり、金属電極膜が半導体基体と直接接
触するようになる。したがって本発明では、この凹部の
深さは100〜6000人、特に1000人前後とする
のが好適である。
本発明は上述した実施例にのみ限定されるものではなく
、幾多の変形や変更を加えることができる。例えば上述
した実施例では、絶縁膜を一層の酸化膜を以て構成した
が、異なる絶縁材料より成る複合絶縁膜とすることもで
きる。また、上述した実施例ではバリヤメタルとしてモ
リブデンを用いたが、クロム、ニッケル、チタン、タン
グステン、白金等の他の高融点金属を用いることもでき
る。
さらに、第31ffl(b)の工程において、フォトレ
ジストパターンを複数に分割し、n型半導体層12の表
面に複数の凹凸を形成してもよい。このようにすると、
バリヤメタルとn型半導体層との密着性が良好となり、
順方向電圧■、かさらに安定化す効果がある。
さらにまた、上述した実施例ではテーパー周縁部を等方
性エツチングをしたが、例えばKOI(あるいはヒドラ
ジン等で異方性エツチングしてもよい。
この場合にはテーパー先端はオーバーハング状でなくて
もよく、異方性エツチングしたエツチング縁部と同じか
あるいは誤差程度に絶縁膜テーパー先端が後退していて
もよい。
(発明の効果) 上述した本発明によれば、バリヤメタル膜を形成する以
前に半導体基体の主面に凹部を形成するとともにこれを
酸化するため、この半導体基板の主面近くに存在してい
た結晶欠陥や汚染が除去されるので、従来は生じていた
これらの結晶欠陥や汚染による耐圧の低下や変動が軽減
され、耐圧の高い信頼性のある半導体装置を1辱ること
ができ。
しかも、本発明では浅い凹部を形成するだけでよいので
、絶縁膜のエツジ効果はそのまま利用することができ、
逆方向電圧の低下や変動を抑え、安定した逆方向電圧を
有するものとすることができる。
また、従来では絶縁膜テーパ一部の先端付近に電界が集
中し易かったが、本発明では凹部を浅く形成することに
より電界が拡散され、特にアバランシェブレークダウン
後も電界が安定し、逆方向電圧の変動は殆ど無くなる効
果がある。そのため、特に高耐圧ショットキバリヤダイ
オードに適しており、シリコン基板の特性を変えること
によって100V、 150Vさらにはそれ以上の素子
も可能である。
第4図は本発明によるショットキバリヤ形ダイオードの
逆方向電圧特性を示し、第5図は従来のショットキバリ
ヤ形ダイオードの逆方向電圧特性を示すものである。こ
れらの特性曲線を比べると、本発明の方がハードブレー
クダウン特性となっていることがわかる。すなわち、電
流値の大小に拘らず逆電圧が等しく、リーク電流が少な
い理想的な特性が得られている。これはエツチングによ
って半導体基板表面の汚染や結晶欠陥が取り除かれるた
めであと考えられる。
また、凹部はきわめて浅く形成されているため、エツチ
ング量による耐圧の劣化等の恐れがなく、しかもリーク
電流が少ないため、例えば1mAと50mAとでの逆方
向電圧の差が無いことから、n型エピクキシャル層を低
濃度でさらに薄く形成することができ、これによって順
方向電圧■、の小さい半導体装置を得ることができる。
さらに、半導体基体の表面の開口部内部全体に亘って酸
化膜を形成したため、半導体基体の表面に凹凸が形成さ
れたり、異物が付着したりすることがないので、バリヤ
メタルと半導体基体との接触状態は安定となり、順方向
電圧■、は安定したものとなる。
【図面の簡単な説明】
第1図(a)〜(e)は本発明の方法によってショット
キバリヤ形半導体装置を製造する際の順次の製造工程に
おける構成を示す断面図、 第2図は同じその一部分を拡大して示す断面図、第3図
(a)〜(d)は本発明の他の実施例における順次の製
造工程における構成を示す断面図、第4図および第5図
は本発明および従来のショットキバリヤ形半導体装置の
逆方向電圧特性を示すグラフ、 第6図は従来のショットキバリヤ形ダ摺オードの構成を
示す断面図である。 11・・・n°型シリコン基板 12・・・、1型シリコン工ピタキシヤル層12a・・
・凹部      13・・・シリコン酸化膜13a・
・・テーパ一部   14・・・開口部15・・・シリ
コン酸化膜  16・・・バリヤメタル膜17・・・金
属電極膜    18・・・フォトレジスト膜特許出願
人 ティーディーケイ株式会社第1図 第1図 If        /2 ^                    ど)閃 
          = 一ノ                      (
)ど) と) Q         ℃ 手  続  補  正  書 昭和62年 1月26日 特許庁長官  黒  1) 明  雄  殿1、事件の
表示 昭和61年特許願第122267号 2、発明の名称 ショットキバリヤ形半導体装置の製造方法3、補正をす
る者 事件との関係 特許出願人 (306)ティーディーケイ株式会社 4、代理人 1、明細書第11頁第14行の「(d)に示す。」の後
に次の文を加入する。 「なお、本例では薄いシリコン酸化膜15を除去するエ
ツチング処理を前例とは相違させ、シリコン酸化膜13
の開口のテーパ一部13aの先端には丸みを付けるが、
アンダーエツチングは行なわないようにする。」 2、図面中、「第3図(d)」を別紙訂正図の通りに訂
正する。

Claims (1)

    【特許請求の範囲】
  1. 1、一導電型の半導体基体の主面に絶縁膜を形成する工
    程と、この絶縁膜に、前記半導体基体の主面が選択的に
    露出するように開口部を形成し、この開口部の周縁にテ
    ーパーを形成する工程と、このテーパーを有する開口部
    を形成した絶縁膜をマスクとして前記半導体基体の主面
    をエッチングすることにより、少なくとも前記開口部の
    周縁に沿って凹部を形成する工程と、前記絶縁膜開口部
    を経て熱酸化処理を施し、開口部内の半導体基体表面に
    前記絶縁膜よりも薄い酸化膜を形成する工程と、この酸
    化膜をエッチングにより除去する工程と、前記開口部を
    覆うように絶縁膜上にバリヤメタル膜を形成する工程と
    を具えることを特徴とするショットキバリヤ形半導体装
    置の製造方法。
JP12226786A 1986-05-29 1986-05-29 シヨツトキバリヤ形半導体装置の製造方法 Pending JPS62281366A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12226786A JPS62281366A (ja) 1986-05-29 1986-05-29 シヨツトキバリヤ形半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12226786A JPS62281366A (ja) 1986-05-29 1986-05-29 シヨツトキバリヤ形半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS62281366A true JPS62281366A (ja) 1987-12-07

Family

ID=14831727

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12226786A Pending JPS62281366A (ja) 1986-05-29 1986-05-29 シヨツトキバリヤ形半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS62281366A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0325977A (ja) * 1989-06-23 1991-02-04 Fuji Electric Co Ltd ショットキーバリアダイオードの製造方法
EP1041643A1 (en) * 1998-10-08 2000-10-04 Mitsubishi Denki Kabushiki Kaisha Semiconductor device, a method of manufacturing the same, and a semiconductor device protective circuit
WO2014061724A1 (ja) * 2012-10-19 2014-04-24 日産自動車株式会社 半導体装置及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0325977A (ja) * 1989-06-23 1991-02-04 Fuji Electric Co Ltd ショットキーバリアダイオードの製造方法
EP1041643A1 (en) * 1998-10-08 2000-10-04 Mitsubishi Denki Kabushiki Kaisha Semiconductor device, a method of manufacturing the same, and a semiconductor device protective circuit
EP1041643A4 (en) * 1998-10-08 2003-05-21 Mitsubishi Electric Corp SEMICONDUCTOR ARRANGEMENT AND METHOD FOR THE PRODUCTION AND PROTECTIVE CIRCUIT OF A SEMICONDUCTOR ARRANGEMENT
WO2014061724A1 (ja) * 2012-10-19 2014-04-24 日産自動車株式会社 半導体装置及びその製造方法

Similar Documents

Publication Publication Date Title
JPH0496227A (ja) エッチング方法
JPS62281366A (ja) シヨツトキバリヤ形半導体装置の製造方法
JPS61285766A (ja) 半導体装置の製造方法
JPS62222672A (ja) シヨツトキバリヤ形半導体装置およびその製造方法
JPS62222673A (ja) シヨツトキバリヤ形半導体装置およびその製造方法
JPS63138771A (ja) シヨツトキバリア形半導体装置およびその製造方法
JPH06252381A (ja) ショットキーバリアダイオードの製造方法
JPH07106336A (ja) プレーナ型ダイオードの製造方法
JPS5834943A (ja) 半導体装置の製造方法
JPS63138772A (ja) シヨツトキバリア形半導体装置およびその製造方法
JPS6212669B2 (ja)
JP3620344B2 (ja) ショットキバリアダイオード及びその製造方法
JPS6156617B2 (ja)
JPH0645617A (ja) 単結晶薄膜部材の製造方法
JPS61268077A (ja) 光電変換素子
JPS5866367A (ja) 半導体整流装置及びその製造方法
JP2724490B2 (ja) ゲートターンオフサイリスタの製造方法
JPH02114669A (ja) メサ型トライアック
JPS61116877A (ja) 電界効果トランジスタの製造方法
JP2666375B2 (ja) アクティブマトリクス型液晶表示装置の製造方法
JP3196567B2 (ja) 圧接平型半導体装置およびその製造方法
JP2926880B2 (ja) 半導体装置の製造方法
JP2730014B2 (ja) 半導体素子のベベル構造
JPS6130434B2 (ja)
JPS62128566A (ja) 薄膜トランジスタの製造方法