JP2730014B2 - 半導体素子のベベル構造 - Google Patents
半導体素子のベベル構造Info
- Publication number
- JP2730014B2 JP2730014B2 JP13593389A JP13593389A JP2730014B2 JP 2730014 B2 JP2730014 B2 JP 2730014B2 JP 13593389 A JP13593389 A JP 13593389A JP 13593389 A JP13593389 A JP 13593389A JP 2730014 B2 JP2730014 B2 JP 2730014B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- layer
- bevel
- beveling
- junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 29
- 239000000758 substrate Substances 0.000 claims description 16
- 238000001039 wet etching Methods 0.000 claims description 7
- 239000000956 alloy Substances 0.000 description 14
- 229910045601 alloy Inorganic materials 0.000 description 14
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 230000005684 electric field Effects 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005488 sandblasting Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229920002379 silicone rubber Polymers 0.000 description 2
- 239000004945 silicone rubber Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229940125773 compound 10 Drugs 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- ZLVXBBHTMQJRSX-VMGNSXQWSA-N jdtic Chemical compound C1([C@]2(C)CCN(C[C@@H]2C)C[C@H](C(C)C)NC(=O)[C@@H]2NCC3=CC(O)=CC=C3C2)=CC=CC(O)=C1 ZLVXBBHTMQJRSX-VMGNSXQWSA-N 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000004576 sand Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はpn接合とｎ層内に濃度差を有し、pn接合の側
面の部分がポジテイブベベリングされたパワー半導体素
子を用いた半導体素子のベベル構造に関するものであ
る。
面の部分がポジテイブベベリングされたパワー半導体素
子を用いた半導体素子のベベル構造に関するものであ
る。
通常パワー半導体素子において、側面にベベリングを
施すが、pn接合を超えて両領域のうちのドーピング濃度
の小さい領域に達する際にパワー半導体素子の横断面が
縮小するようにベベリングにより角度を設定することを
ポジテイブベベリングという。これとは反対の場合をネ
ガテイブベベリングという。
施すが、pn接合を超えて両領域のうちのドーピング濃度
の小さい領域に達する際にパワー半導体素子の横断面が
縮小するようにベベリングにより角度を設定することを
ポジテイブベベリングという。これとは反対の場合をネ
ガテイブベベリングという。
パワー半導体素子の側面をベベリングする目的は、側
面の表面電界を低減し、突発的な破壊がパワー半導体素
子内部で生じ、決して表面より誘発されないようにする
ことである。表面破壊は制御が極めて困難であり、素子
自体の破壊を招き易い。ネガテイブベベリングでは角度
を３°以下にする必要があるため、素子の有効面に大き
なロスを生じる。よって、限られた素子面積を有効に活
用するにはポジテイブベベリングを行なう必要がある。
面の表面電界を低減し、突発的な破壊がパワー半導体素
子内部で生じ、決して表面より誘発されないようにする
ことである。表面破壊は制御が極めて困難であり、素子
自体の破壊を招き易い。ネガテイブベベリングでは角度
を３°以下にする必要があるため、素子の有効面に大き
なロスを生じる。よって、限られた素子面積を有効に活
用するにはポジテイブベベリングを行なう必要がある。
ポジテイブベベリングの従来から行なわれている加工
技術には次のようなものがある。
技術には次のようなものがある。
サンドブラストによる加工、ドリル式の加工具による
溝状の加工、スライシングマシンによる端面の加工など
がある。この内一般的に行なわれているサンドブラスト
によるポジテイブベベリングについて、第５図を用いて
説明する。
溝状の加工、スライシングマシンによる端面の加工など
がある。この内一般的に行なわれているサンドブラスト
によるポジテイブベベリングについて、第５図を用いて
説明する。
第５図（イ），（ロ），（ハ）は従来例の素子を得る
工程図であり、端面が第５図（イ）のような構造をも
つ、一方の面にｎ層１とｐ層２のpn接合を有し、他方の
面にｎ層１とn+層４のｎ−n+層を有す逆導通サイリスタ
において、サンドブラストにて加工を施し、第５図
（ロ）に示すようなポジテイブベベリングを行なう。そ
の際ベベル角αは40〜70°に設定されている。形状が設
定された後に、湿式エッチングによってベベル面９′の
加工歪み層を除去する。その後、表面を十分に清浄化し
た後に、オリイミド系化合物10を第５図（ハ）に示すよ
うに塗布し、その上にシリコーンゴム11を付着しベベル
部を保護する。
工程図であり、端面が第５図（イ）のような構造をも
つ、一方の面にｎ層１とｐ層２のpn接合を有し、他方の
面にｎ層１とn+層４のｎ−n+層を有す逆導通サイリスタ
において、サンドブラストにて加工を施し、第５図
（ロ）に示すようなポジテイブベベリングを行なう。そ
の際ベベル角αは40〜70°に設定されている。形状が設
定された後に、湿式エッチングによってベベル面９′の
加工歪み層を除去する。その後、表面を十分に清浄化し
た後に、オリイミド系化合物10を第５図（ハ）に示すよ
うに塗布し、その上にシリコーンゴム11を付着しベベル
部を保護する。
かような工程によって、一般的なサンドブラストによ
るポジテイブベベリングとその表面が保護される。
るポジテイブベベリングとその表面が保護される。
ここで、３はｎ形エミッタ領域、５はｐ形のエミッタ
領域、６は合金接着領域、7,8は電極である。
領域、６は合金接着領域、7,8は電極である。
かような素子において、ポジテイブベベリングを施し
たパワー半導体素子に内部の設計耐圧に近い電圧を両電
極７と８間に印加すると、ベベル面９′においては第６
図に示す電界強度−ベベル表面距離特性図のような電界
強度の分布になる。つまり、このパワー半導体素子では
ベベル面９′に露出したｐ−ｎ接合部ａとともに、ｎ−
n+境界部ｂ付近においても電界強度の極大点をもつ。な
お、このベベル面９′は現実的な素子に近いものとし、
完全な清浄面ではないと仮定する。
たパワー半導体素子に内部の設計耐圧に近い電圧を両電
極７と８間に印加すると、ベベル面９′においては第６
図に示す電界強度−ベベル表面距離特性図のような電界
強度の分布になる。つまり、このパワー半導体素子では
ベベル面９′に露出したｐ−ｎ接合部ａとともに、ｎ−
n+境界部ｂ付近においても電界強度の極大点をもつ。な
お、このベベル面９′は現実的な素子に近いものとし、
完全な清浄面ではないと仮定する。
ここで、従来技術による第５図（ハ）のｎ−n+境界部
ｂ付近を拡大したのが第７図の主要部構成図である。現
実の素子では、半導体基板の厚さは厚いもので数百μｍ
であり、ベベル角αは40〜70°である。
ｂ付近を拡大したのが第７図の主要部構成図である。現
実の素子では、半導体基板の厚さは厚いもので数百μｍ
であり、ベベル角αは40〜70°である。
しかし、かような構造のパワー半導体素子においては
ｂ部付近は極めて保護しにくい状況にある。さらに、合
金接着領域６や湿式エッチングによる影響がベベル面
９′形状にみられる。このため、ｂ部付近には末保護部
分12が存在することが多い。このような状況下では設計
耐圧付近で漏れ電流が増加し、表面劣化につながること
になる。
ｂ部付近は極めて保護しにくい状況にある。さらに、合
金接着領域６や湿式エッチングによる影響がベベル面
９′形状にみられる。このため、ｂ部付近には末保護部
分12が存在することが多い。このような状況下では設計
耐圧付近で漏れ電流が増加し、表面劣化につながること
になる。
本発明は上述した点に鑑みて創案されたもので、その
目的とするところは、ベベル面９′の保護などして良好
な素子が得られる半導体素子のベベル構造を提供するも
のである。
目的とするところは、ベベル面９′の保護などして良好
な素子が得られる半導体素子のベベル構造を提供するも
のである。
つまり、その目的を達成するための手段は、一方の面
にpn接合を有し、他方の面にｎ−n+層を有する側面を，
前者のpn接合に対しポジテイブベベル加工されたパワー
半導体素子において、この素子を電極と接着させると
き、ｐ形低抵抗半導体基板を前記ｎ−n+層側にはさみ込
むように接着させる。この時にｐ形低抵抗半導体基板の
上下の接着面には合金接着領域が生成する。本発明では
この方法を二重合金という。この二重合金を実施した素
子の側面をポジテイブベベル加工を施した後、耐圧的に
安定な構造を得るために湿式エッチングを行なうよう構
成したものである。
にpn接合を有し、他方の面にｎ−n+層を有する側面を，
前者のpn接合に対しポジテイブベベル加工されたパワー
半導体素子において、この素子を電極と接着させると
き、ｐ形低抵抗半導体基板を前記ｎ−n+層側にはさみ込
むように接着させる。この時にｐ形低抵抗半導体基板の
上下の接着面には合金接着領域が生成する。本発明では
この方法を二重合金という。この二重合金を実施した素
子の側面をポジテイブベベル加工を施した後、耐圧的に
安定な構造を得るために湿式エッチングを行なうよう構
成したものである。
次にその作用について説明する。
その作用は、後述するｐ形低抵抗半導体基板13がｎ−
n+層側と電極８との間に入ることによって、ｎ−n+境界
付近が電極８より離れ、よりち密な保護が可能となる。
つまり、第７図における末保護部分12の発生が極めて抑
制されることになり、設計耐圧付近においても漏れ電流
が微少なものとなる。さらに、このｎ−n+層付近を拡大
すると、第３図に示すようになり、n+層４部分は結果的
にメサ状の構造部分16となっている。このメサ状の構造
16は空乏層の拡がりに対して沿面距離を増やす意味で非
常に耐圧的に安定な構造となっている。
n+層側と電極８との間に入ることによって、ｎ−n+境界
付近が電極８より離れ、よりち密な保護が可能となる。
つまり、第７図における末保護部分12の発生が極めて抑
制されることになり、設計耐圧付近においても漏れ電流
が微少なものとなる。さらに、このｎ−n+層付近を拡大
すると、第３図に示すようになり、n+層４部分は結果的
にメサ状の構造部分16となっている。このメサ状の構造
16は空乏層の拡がりに対して沿面距離を増やす意味で非
常に耐圧的に安定な構造となっている。
以上のように、この二重合金におけるポジテイブベベ
リングと選択的湿式エッチングによって得られる構造
は、表面保護的にも構造的にも耐圧の極めて安定したも
のである。
リングと選択的湿式エッチングによって得られる構造
は、表面保護的にも構造的にも耐圧の極めて安定したも
のである。
以下、本発明の半導体素子のベベル構造の一実施例
を、図面に基づいて詳述する。
を、図面に基づいて詳述する。
第１図は本発明の一実施例を示す主要部構成図、第２
図（イ），（ロ），（ハ）は本発明の素子を得る工程図
であり、第１図において、半導体基板（ｎ層）１と電極
８と間にｐ形低抵抗半導体基板13（抵抗率0.005Ω−cm
以下）をはさんだ構造となっている。この構造は後述す
る第２図（イ），（ロ），（ハ）の製法により得られ
る。すなわち、第２図（イ）に示すように、拡散を施し
た半導体基板１を電極８と合金する際に、ｐ形低抵抗半
導体基板（以下単にｐ基板という）13をはさむ二重合金
とする。さらに、第２図（ロ）に示すように、表面に電
極７を付けた後、第２図（ハ）に示すようにポジテイブ
ベベリングを施す。ベベリング後に湿式エッチングを行
なうが、その際にエッチング液を不純物濃度による選択
性の強い液（例えばCP4など）とすることによって、第
２図（ハ）に示すエッチングされる部分15のようにな
る。
図（イ），（ロ），（ハ）は本発明の素子を得る工程図
であり、第１図において、半導体基板（ｎ層）１と電極
８と間にｐ形低抵抗半導体基板13（抵抗率0.005Ω−cm
以下）をはさんだ構造となっている。この構造は後述す
る第２図（イ），（ロ），（ハ）の製法により得られ
る。すなわち、第２図（イ）に示すように、拡散を施し
た半導体基板１を電極８と合金する際に、ｐ形低抵抗半
導体基板（以下単にｐ基板という）13をはさむ二重合金
とする。さらに、第２図（ロ）に示すように、表面に電
極７を付けた後、第２図（ハ）に示すようにポジテイブ
ベベリングを施す。ベベリング後に湿式エッチングを行
なうが、その際にエッチング液を不純物濃度による選択
性の強い液（例えばCP4など）とすることによって、第
２図（ハ）に示すエッチングされる部分15のようにな
る。
このようにしてベベル面９が得られ、この上に第１図
に示す保護材10,11を塗布することにより第１図に示す
構造のものが得られる。ここで14は合金接着領域であ
る。
に示す保護材10,11を塗布することにより第１図に示す
構造のものが得られる。ここで14は合金接着領域であ
る。
なお、かような素子を得るための材料として、ｎ型シ
リコン基板100Ω−cm、ｐ型拡散層（ｐ層）２の幅35μ
ｍ、ｎ型拡散層（n+層）４の幅20μｍとして素子の熱抵
抗の増加を考慮し、厚さ200μｍ、，抵抗率0.003Ω−cm
のｐ基板13を用いて二重合金した。
リコン基板100Ω−cm、ｐ型拡散層（ｐ層）２の幅35μ
ｍ、ｎ型拡散層（n+層）４の幅20μｍとして素子の熱抵
抗の増加を考慮し、厚さ200μｍ、，抵抗率0.003Ω−cm
のｐ基板13を用いて二重合金した。
次に、本発明のものと従来のものとを比較するため
に、第１図に示すように仕上げたものをパワー半導体素
子Ａとし、同様な拡散を施した後、従来例の第５図
（ハ）のようにｐ基板13を用いないで合金したものをパ
ワー半導体素子Ｂとする。これらの素子ＡとＢはともに
内部のブレークダウン耐圧は約2300Vである。ここで、
両素子の実際のＶ−Ｉ特性は第４図のようになる。
に、第１図に示すように仕上げたものをパワー半導体素
子Ａとし、同様な拡散を施した後、従来例の第５図
（ハ）のようにｐ基板13を用いないで合金したものをパ
ワー半導体素子Ｂとする。これらの素子ＡとＢはともに
内部のブレークダウン耐圧は約2300Vである。ここで、
両素子の実際のＶ−Ｉ特性は第４図のようになる。
第４図において明らかなように、二重合金を施した素
子Ａは極めて漏れ電流の少ない構造となっており、設計
上の内部耐圧に近いものである。これに対して素子Ｂは
1500V以上において漏れ電流の増加がみられる。
子Ａは極めて漏れ電流の少ない構造となっており、設計
上の内部耐圧に近いものである。これに対して素子Ｂは
1500V以上において漏れ電流の増加がみられる。
以上のように、第１図の構造は極めて耐圧的に良好な
ものであると言える。
ものであると言える。
以上説明したごとく本発明のベベル構造によれば、ｐ
基板13を用いた二重合金を採用した素子をポジテイブベ
ベリングし、湿式エッチングをした構造に表面保護を施
したパワー半導体素子は、従来の合金の型に比べて漏れ
電流の極めて少ない素子となる。さらに、この湿式エッ
チングによって得られるｎ−n+付近の構造はメサ状の形
状であり、耐圧的に安定なものとなっている。
基板13を用いた二重合金を採用した素子をポジテイブベ
ベリングし、湿式エッチングをした構造に表面保護を施
したパワー半導体素子は、従来の合金の型に比べて漏れ
電流の極めて少ない素子となる。さらに、この湿式エッ
チングによって得られるｎ−n+付近の構造はメサ状の形
状であり、耐圧的に安定なものとなっている。
以上のように本構造は、よりち密なベベル面保護を可
能にし、形状的に安定なものを簡易に作製できるように
したものである。
能にし、形状的に安定なものを簡易に作製できるように
したものである。
なお、ｐ形低抵抗半導体基板13がｎ層１より径を小さ
くした構造であっても同様の効果があることは言うまで
もない。
くした構造であっても同様の効果があることは言うまで
もない。
第１図は本発明の一実施例を示す主要部構成図、第２図
（イ），（ロ），（ハ）は第１図の素子加工工程図、第
３図は第２図（ハ）のｎ−n+部分の拡大図、第４図はそ
のＶ−Ｉ特性図、第５図（イ），（ロ），（ハ）は従来
のものを得る工程図、第６図はその特性図、第７図は第
５図（ハ）のｎ−n+部分の拡大図である。 １……ｎ層、２……ｐ層、３……ｎ形エミッタ領域、４
……n+層、５……ｐ形エミッタ領域、6,14……合金接着
領域、7,8……電極、9,9′……ベベル面、10……ポリイ
ミド系化合物、11……シリコーンゴム、12……未保護部
分、13……ｐ形低抵抗半導体基板、15はエッチングされ
る部分、16……メサ状の構造。
（イ），（ロ），（ハ）は第１図の素子加工工程図、第
３図は第２図（ハ）のｎ−n+部分の拡大図、第４図はそ
のＶ−Ｉ特性図、第５図（イ），（ロ），（ハ）は従来
のものを得る工程図、第６図はその特性図、第７図は第
５図（ハ）のｎ−n+部分の拡大図である。 １……ｎ層、２……ｐ層、３……ｎ形エミッタ領域、４
……n+層、５……ｐ形エミッタ領域、6,14……合金接着
領域、7,8……電極、9,9′……ベベル面、10……ポリイ
ミド系化合物、11……シリコーンゴム、12……未保護部
分、13……ｐ形低抵抗半導体基板、15はエッチングされ
る部分、16……メサ状の構造。
Claims (1)
- 【請求項１】一方の面にpn接合を有し、他方の面にｎ−
n+層を有する側面を、前者のpn接合に対しポジティブベ
ベル加工されたパワー半導体素子において、この素子を
電極と接着させるとき、ｐ形低抵抗半導体基板を前記ｎ
−n+層側にはさみ込むように接着させ、これらの側面を
ポジティブベベル加工を施した後、耐圧的に安定な構造
を得るために湿式エッチングを行ったことを特徴とする
半導体素子のベベル構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13593389A JP2730014B2 (ja) | 1989-05-31 | 1989-05-31 | 半導体素子のベベル構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13593389A JP2730014B2 (ja) | 1989-05-31 | 1989-05-31 | 半導体素子のベベル構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH033271A JPH033271A (ja) | 1991-01-09 |
| JP2730014B2 true JP2730014B2 (ja) | 1998-03-25 |
Family
ID=15163241
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13593389A Expired - Lifetime JP2730014B2 (ja) | 1989-05-31 | 1989-05-31 | 半導体素子のベベル構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2730014B2 (ja) |
-
1989
- 1989-05-31 JP JP13593389A patent/JP2730014B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH033271A (ja) | 1991-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6325509B2 (ja) | ||
| US4255757A (en) | High reverse voltage semiconductor device with fast recovery time with central depression | |
| JPS6235580A (ja) | モノリシツク温度補償形電圧基準ダイオ−ド | |
| JP2730014B2 (ja) | 半導体素子のベベル構造 | |
| JP2010062518A (ja) | ショットキーバリアダイオードとその製造方法 | |
| JP2020202345A (ja) | 半導体装置、及び、半導体装置の製造方法 | |
| JPH06112216A (ja) | 高耐圧半導体装置 | |
| TWI823610B (zh) | 功率二極體元件及其製造方法 | |
| JPH0429223B2 (ja) | ||
| JPH088419A (ja) | 半導体装置 | |
| JPS61144871A (ja) | 半導体素子のベベル構造 | |
| WO1997012403A1 (fr) | Diode | |
| JPS639670B2 (ja) | ||
| JPS5812371A (ja) | 半導体装置 | |
| JP3620344B2 (ja) | ショットキバリアダイオード及びその製造方法 | |
| CA1222576A (en) | Semiconductor device with improved support member | |
| JPH0580834B2 (ja) | ||
| JPH0677262U (ja) | 半導体装置 | |
| JPS61129867A (ja) | 半導体装置 | |
| JPS6335112B2 (ja) | ||
| JPS644665B2 (ja) | ||
| JPH0756895B2 (ja) | メサ型半導体基体 | |
| JPS62281366A (ja) | シヨツトキバリヤ形半導体装置の製造方法 | |
| JPS59150471A (ja) | 半導体装置 | |
| JP3196567B2 (ja) | 圧接平型半導体装置およびその製造方法 |