JPS61129867A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS61129867A JPS61129867A JP59252319A JP25231984A JPS61129867A JP S61129867 A JPS61129867 A JP S61129867A JP 59252319 A JP59252319 A JP 59252319A JP 25231984 A JP25231984 A JP 25231984A JP S61129867 A JPS61129867 A JP S61129867A
- Authority
- JP
- Japan
- Prior art keywords
- region
- field plate
- plate electrode
- junction
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 32
- 239000012535 impurity Substances 0.000 claims description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 10
- 238000009792 diffusion process Methods 0.000 claims description 3
- 230000007257 malfunction Effects 0.000 abstract description 5
- 239000003990 capacitor Substances 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 52
- 230000000694 effects Effects 0.000 description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 230000015556 catabolic process Effects 0.000 description 8
- 239000000758 substrate Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- -1 boron ions Chemical class 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/404—Multiple field plate structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/7302—Bipolar junction transistors structurally associated with other devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7809—Vertical DMOS transistors, i.e. VDMOS transistors having both source and drain contacts on the same surface, i.e. Up-Drain VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の技術分野）
本発明はプレーナ型の半導体装置に関し、就中、その接
合耐圧を向上するために用いられるフィールドプレート
構造の改良に係る。
合耐圧を向上するために用いられるフィールドプレート
構造の改良に係る。
プレーナ型の半導体装置は一導電型の半導体層表面から
該半導体層に対して逆導電型の不純物領域を形成した構
造を有し、これにより形成される接合（プレーナ接合）
は必然的に湾曲され且つその接合端部は半導体層の表面
に露出されることになる。
該半導体層に対して逆導電型の不純物領域を形成した構
造を有し、これにより形成される接合（プレーナ接合）
は必然的に湾曲され且つその接合端部は半導体層の表面
に露出されることになる。
第２図（Ａ）は上記プレーナ接合の一例を示す断面図で
ある。同図において、１はＮ型シリコン層である。ＩＮ
型シリコン１１１の表面からは高濃度のＰ＋型不純物領
域２が形成されると共に、全表面を覆うシリコン酸化１
１３が形成されている。
ある。同図において、１はＮ型シリコン層である。ＩＮ
型シリコン１１１の表面からは高濃度のＰ＋型不純物領
域２が形成されると共に、全表面を覆うシリコン酸化１
１３が形成されている。
このプレーナ接合に逆バイアスが印加されると、接合近
傍には図中破線で示す状態で空乏層が広がる。空乏層は
Ｐ＋型領域２内にも形成されるが、不純物濃度の高いＰ
＋型領域内部での空乏層の幅は極めて狭いから、図では
省略しである。
傍には図中破線で示す状態で空乏層が広がる。空乏層は
Ｐ＋型領域２内にも形成されるが、不純物濃度の高いＰ
＋型領域内部での空乏層の幅は極めて狭いから、図では
省略しである。
一般にプレーナ接合にはブレークダウン耐圧が低いとい
う問題があり、これは主に接合面の湾曲部に電界が集中
することによるものであるが、図示のように接合表面近
傍における空乏層の幅が狭くなっていることも耐圧低下
の原因になっている。
う問題があり、これは主に接合面の湾曲部に電界が集中
することによるものであるが、図示のように接合表面近
傍における空乏層の幅が狭くなっていることも耐圧低下
の原因になっている。
即ち、表面近傍でのみ空乏層が狭くなるため空乏層の湾
曲部は更に湾曲が大きくなり、電界集中が激しくなる。
曲部は更に湾曲が大きくなり、電界集中が激しくなる。
そこで、プレーナ接合における耐圧向上を図るために、
従来からフィールドプレート構造が採用されている。
従来からフィールドプレート構造が採用されている。
第２図（Ｂ）は最も一般的に行なわれているフィールド
プレート構造を示しており、図示のように接合近傍のＮ
型シリコン層領域２上に、酸化膜３を介してアルミニウ
ム等の導電性金属からなるフィールドプレート電極４が
形成されている。該フィールドプレート電極４には負の
電圧が印加され、これにより電極下のＮ型シリコン層領
域表層から電子が排斥される結果、図示のように空乏層
が形成される。こうしてフィールドプレート効果により
表面の空乏層の形状が補正されるため、プレーナ接合の
耐圧の向上を図ることが可能となる。
プレート構造を示しており、図示のように接合近傍のＮ
型シリコン層領域２上に、酸化膜３を介してアルミニウ
ム等の導電性金属からなるフィールドプレート電極４が
形成されている。該フィールドプレート電極４には負の
電圧が印加され、これにより電極下のＮ型シリコン層領
域表層から電子が排斥される結果、図示のように空乏層
が形成される。こうしてフィールドプレート効果により
表面の空乏層の形状が補正されるため、プレーナ接合の
耐圧の向上を図ることが可能となる。
第３図（Ａ）は従来行なわれている他のフィールドプレ
ート構造を示す断面図である。この構造では、例えば酸
素添加された多結晶シリコン層等の高抵抗導体からなる
フィールドプレート電極４′を用い、且つ該電極４′の
Ｙ端からＸ端に向けて図示ように微少電流ｉを流すよう
になっている。微少電流ｉが流れることによって電圧降
下が生じるから、フィールドプレート電極４′にはＹ端
からＸ端にかけて第３図（Ｂ）に示すような電位勾配が
形成される。このような勾配をもった電圧が印加される
結果、この場合にフィールドプレート効果により形成さ
れる空乏層は、図中破線で示すように周辺部に向って清
かに傾斜した形状になる。
ート構造を示す断面図である。この構造では、例えば酸
素添加された多結晶シリコン層等の高抵抗導体からなる
フィールドプレート電極４′を用い、且つ該電極４′の
Ｙ端からＸ端に向けて図示ように微少電流ｉを流すよう
になっている。微少電流ｉが流れることによって電圧降
下が生じるから、フィールドプレート電極４′にはＹ端
からＸ端にかけて第３図（Ｂ）に示すような電位勾配が
形成される。このような勾配をもった電圧が印加される
結果、この場合にフィールドプレート効果により形成さ
れる空乏層は、図中破線で示すように周辺部に向って清
かに傾斜した形状になる。
第２図（Ｂ）の構造では空乏層の形状補正はなされるも
のの、フィールドプレート電極４に印加される電圧は一
定であるため、延長して形成された空乏層の端部には曲
率の大きい湾曲部が発生する。このため、この新たな湾
曲部分に電界集中を生じ、充分な耐圧向上効果が得られ
ないという問題があった。
のの、フィールドプレート電極４に印加される電圧は一
定であるため、延長して形成された空乏層の端部には曲
率の大きい湾曲部が発生する。このため、この新たな湾
曲部分に電界集中を生じ、充分な耐圧向上効果が得られ
ないという問題があった。
これに対し、第３図（Ａ）の構造ではフィールドプレー
ト効果による空乏層の延びは極めて清らかであるため第
２図（Ｂ）の場合のような問題はなく、充分な耐圧向上
効果が得られる。しかし、この場合にはフィールドプレ
ート電極４′に微少電流１を流さなければならないから
、電力損失を生じるという問題があった。また、このよ
うな構造をトランジスタ等の素子に採用した場合、小電
流領域での動作が困難で、誤動作を生じ易いという問題
があった。
ト効果による空乏層の延びは極めて清らかであるため第
２図（Ｂ）の場合のような問題はなく、充分な耐圧向上
効果が得られる。しかし、この場合にはフィールドプレ
ート電極４′に微少電流１を流さなければならないから
、電力損失を生じるという問題があった。また、このよ
うな構造をトランジスタ等の素子に採用した場合、小電
流領域での動作が困難で、誤動作を生じ易いという問題
があった。
本発明は上記事情に鑑みてなされたもので、逆バイアス
されたプレーナ接合の空乏層の形状を滑らかな理想的な
形状に補正して充分な耐圧向上効果を得ることができ、
且つ電流損失やＷｊ４１１Ｊ作の発生をも防止できるフ
ィールドプレート構造を具備した半導体装置を提供する
ものである。
されたプレーナ接合の空乏層の形状を滑らかな理想的な
形状に補正して充分な耐圧向上効果を得ることができ、
且つ電流損失やＷｊ４１１Ｊ作の発生をも防止できるフ
ィールドプレート構造を具備した半導体装置を提供する
ものである。
（発明の概要〕
本発明による半導体装置は、第一導電型半導体層と、該
第一導電型半導体層の表面から所定の拡散深さで選択的
に形成されて第一導電型半導体層との間にプレーナ接合
を形成している第二導電型不純物領域と、該第二導電型
不純物領域および前記第一導電型半導体層の表面を覆う
絶縁膜と、該絶縁膜を介して前記第二導電型不純物領域
の周縁からその外側の第−Ｓ電型領域に亙る領域上に形
成された半導体層からなるフィールドプレート電極と、
該フィールドプレート電極を構成する半導体層において
前記第二導電型不純物領域の周縁からプレーナ接合の外
側方向に向けて交互に形成された複数の第一導電型領域
および複数の第二導電型領域と、該第一導電型領域およ
びこれよりも内側の第二導電型領域により前記フィール
ドプレート電極の全膜厚に亙って形成される少なくとも
二つ以上の接合とを具備し、前記プレーナ接合に逆バア
スを印加して動作させる際、前記フィールドプレート電
極の両端部間にも前記中なくとも二つ以上の接合が逆バ
イアスとなる電圧を印加するようにしたことを特徴とす
るものである。
第一導電型半導体層の表面から所定の拡散深さで選択的
に形成されて第一導電型半導体層との間にプレーナ接合
を形成している第二導電型不純物領域と、該第二導電型
不純物領域および前記第一導電型半導体層の表面を覆う
絶縁膜と、該絶縁膜を介して前記第二導電型不純物領域
の周縁からその外側の第−Ｓ電型領域に亙る領域上に形
成された半導体層からなるフィールドプレート電極と、
該フィールドプレート電極を構成する半導体層において
前記第二導電型不純物領域の周縁からプレーナ接合の外
側方向に向けて交互に形成された複数の第一導電型領域
および複数の第二導電型領域と、該第一導電型領域およ
びこれよりも内側の第二導電型領域により前記フィール
ドプレート電極の全膜厚に亙って形成される少なくとも
二つ以上の接合とを具備し、前記プレーナ接合に逆バア
スを印加して動作させる際、前記フィールドプレート電
極の両端部間にも前記中なくとも二つ以上の接合が逆バ
イアスとなる電圧を印加するようにしたことを特徴とす
るものである。
上記本発明におけるフィールドプレート電極には、少な
くとも三つのＰＮ接合が存在することになりる。しかも
、プレーナ接合に逆バイアスが印加されて半導体装置が
動作される際、フィールドプレート電極における少なく
とも二つの接合は逆バイアスとなり、その近傍には空乏
層が形成される。この空乏層が形成されている状態のフ
ィールドプレート電極は直列に接続された複数のコンデ
ンサと等価であり、空乏層領域にはその幅方向に電位勾
配が形成される。従ってフィールドプレート電極の両端
間には、何等電流が流れなくても傾斜した電位勾配部分
が複数形成され、河谷電力損失を伴うことなく第３図（
Ａ）の場合に近似したフィールドプレート効果を得るこ
とができる。
くとも三つのＰＮ接合が存在することになりる。しかも
、プレーナ接合に逆バイアスが印加されて半導体装置が
動作される際、フィールドプレート電極における少なく
とも二つの接合は逆バイアスとなり、その近傍には空乏
層が形成される。この空乏層が形成されている状態のフ
ィールドプレート電極は直列に接続された複数のコンデ
ンサと等価であり、空乏層領域にはその幅方向に電位勾
配が形成される。従ってフィールドプレート電極の両端
間には、何等電流が流れなくても傾斜した電位勾配部分
が複数形成され、河谷電力損失を伴うことなく第３図（
Ａ）の場合に近似したフィールドプレート効果を得るこ
とができる。
以下に本発明を高耐圧バイポーラトランジスタに適用し
た一実施例を説明する。
た一実施例を説明する。
第１図は本発明の一実施例になる高耐圧バイポーラ型半
導体装置を示すＦＩｆｒ面図である。、同図において、
１１はＰ型シリコン基板である。該Ｐ型シリコン基板上
にはＮ型エピタキシャルシリコン層が成長され、両者の
間にはＮ０型埋込１ｉ！ｉ１２が形成されている。Ｎ型
エピタキシャルシリコン層の表面からは前記Ｐ型基板に
達するＰ＋型分離鋼域１３が選択的に形成され、これに
よってＮ型コレクタ領域１４が周囲から電気的に分離さ
れている。
導体装置を示すＦＩｆｒ面図である。、同図において、
１１はＰ型シリコン基板である。該Ｐ型シリコン基板上
にはＮ型エピタキシャルシリコン層が成長され、両者の
間にはＮ０型埋込１ｉ！ｉ１２が形成されている。Ｎ型
エピタキシャルシリコン層の表面からは前記Ｐ型基板に
達するＰ＋型分離鋼域１３が選択的に形成され、これに
よってＮ型コレクタ領域１４が周囲から電気的に分離さ
れている。
コレクタ領域１４の表層にはＰ型ベース領域１５が形成
され、該ベース領域内にはＮ＋型エミッタ領域１６が形
成されている。また、ベース領域１５にはＰ＋型ベース
コンタクト領域１７が形成され、コレクタ領域にもＮ＋
型コレクタコンタクト領域１８が形成されている。エピ
タキシャルシリコン層の表面はシリコン酸化膜１９で覆
われ、咳。
され、該ベース領域内にはＮ＋型エミッタ領域１６が形
成されている。また、ベース領域１５にはＰ＋型ベース
コンタクト領域１７が形成され、コレクタ領域にもＮ＋
型コレクタコンタクト領域１８が形成されている。エピ
タキシャルシリコン層の表面はシリコン酸化膜１９で覆
われ、咳。
酸化膜上には多結晶シリコン層からなるフィールドプレ
ート電極２０がパターンニングされている。
ート電極２０がパターンニングされている。
該フィールドプレート電極２０はＰ型ベース領域１５の
周縁部上からその外側のＮ型コレクタ領域１４上に亙っ
て形成され、その表面は酸化膜゛２１で覆われている。
周縁部上からその外側のＮ型コレクタ領域１４上に亙っ
て形成され、その表面は酸化膜゛２１で覆われている。
また、このフィールドプレート電極２０にはその内側端
部、即ちＰ型ベース領域側の端部から外側端部方向に向
けて複数のＰ型領域２２・・・、複数のＮ型領域２３・
・・が交互に形成されている。これらＰ型・多結晶シリ
コンｌｌ域２２・・・およびＮ型多結晶シリコン領域２
３の両者はフィールドプレート電極２ｏの全膜厚に屋る
ＰＮ接合を形成している。
部、即ちＰ型ベース領域側の端部から外側端部方向に向
けて複数のＰ型領域２２・・・、複数のＮ型領域２３・
・・が交互に形成されている。これらＰ型・多結晶シリ
コンｌｌ域２２・・・およびＮ型多結晶シリコン領域２
３の両者はフィールドプレート電極２ｏの全膜厚に屋る
ＰＮ接合を形成している。
シリコン酸化膜１９上にはアルミニウムパターンからな
るエミッタ電極２４、ベース電極２５、コレクタ電橋２
６が形成されており、これらの電極はコンタクトホール
を介して夫々エミッタ領域１６、ベースコンタクト領域
１７、コレクタコンタクト領域１８に接続されている。
るエミッタ電極２４、ベース電極２５、コレクタ電橋２
６が形成されており、これらの電極はコンタクトホール
を介して夫々エミッタ領域１６、ベースコンタクト領域
１７、コレクタコンタクト領域１８に接続されている。
更に、エミッタ電極２４はフィールドプレート電極２０
における内側端部のＰ型領域２２に接続され、またコレ
クタ電極２６はフィールドプレート電極２０における外
側端部のＮ型領域２３に接続されている。
における内側端部のＰ型領域２２に接続され、またコレ
クタ電極２６はフィールドプレート電極２０における外
側端部のＮ型領域２３に接続されている。
上記実施例における作用を説明すれば次の通りである。
第一図のバイポーラ型半導体装置を動作させる際、エミ
ッタ領域１６とベース領域１５の間には順バイアスが印
加され、ベース領域１５とコレクタ領域１４との間には
逆バイアスが印加される。
ッタ領域１６とベース領域１５の間には順バイアスが印
加され、ベース領域１５とコレクタ領域１４との間には
逆バイアスが印加される。
その結果、第４図（Ａ）に示すようにフィールドプレー
ト電極２０には内側端部ＸのＰ型領域２２゜が負、外側
端部ＹのＮ型頭１１２３が正になる電圧が印加される。
ト電極２０には内側端部ＸのＰ型領域２２゜が負、外側
端部ＹのＮ型頭１１２３が正になる電圧が印加される。
従って、ベース／コレクタ間のＰＮ接合近傍に空乏層が
広がると共に、フィールドプレート電極２０のＰＮ接合
にも逆バイアスが印加されて空乏層が広がる。第４図（
Ａ）はフィールドプレート電極２０に空乏層が広がった
状態を示しており、図中交差斜線を付した部分が空乏層
を示している。なお、フィールドプレート電極２０のＰ
Ｎ接合のうち、逆バイアスが加わるのは内側のＰ型領域
と外側のＮ型領域とで形成される接合Ａであって、内１
１Ｎ領域と外側Ｐ領域とで形成される接合Ｂは順バイア
スとなる。従って、図示のように接合の一つおきに空乏
層が形成される。
広がると共に、フィールドプレート電極２０のＰＮ接合
にも逆バイアスが印加されて空乏層が広がる。第４図（
Ａ）はフィールドプレート電極２０に空乏層が広がった
状態を示しており、図中交差斜線を付した部分が空乏層
を示している。なお、フィールドプレート電極２０のＰ
Ｎ接合のうち、逆バイアスが加わるのは内側のＰ型領域
と外側のＮ型領域とで形成される接合Ａであって、内１
１Ｎ領域と外側Ｐ領域とで形成される接合Ｂは順バイア
スとなる。従って、図示のように接合の一つおきに空乏
層が形成される。
もちろん、順バイアスの接合にも空乏層は存在するが、
そこにおける電位の変化は微少であるため、ここでは省
略する。
そこにおける電位の変化は微少であるため、ここでは省
略する。
このような状態おけるフィールドプレート電極２０は、
空乏層を誘電体層としたコンデンサを直列に結合したも
のと等価である。従って全く電流が流れない状態でも空
乏層領域には電位勾配が形成され、フィールドプレート
電極２０全体では第４図（Ｂ）に示すよな電位分布が形
成される。このような電位分布をもった電極２０による
フィールドプレート効果が加わる結果、コレクタ領域の
ベース領域１５との接合近傍表面には第５図中に破線で
示す形状の空乏層が形成され、第２図の通常のフィール
ドプレート構造に比較して接合耐圧の向上を図ることが
できる。また、既述のようにフィールドプレート電極２
０に電流を流す必要がないから、第３図の従来例のよう
に電力損失や微少電流動作領域での誤動作を生じること
がない。
空乏層を誘電体層としたコンデンサを直列に結合したも
のと等価である。従って全く電流が流れない状態でも空
乏層領域には電位勾配が形成され、フィールドプレート
電極２０全体では第４図（Ｂ）に示すよな電位分布が形
成される。このような電位分布をもった電極２０による
フィールドプレート効果が加わる結果、コレクタ領域の
ベース領域１５との接合近傍表面には第５図中に破線で
示す形状の空乏層が形成され、第２図の通常のフィール
ドプレート構造に比較して接合耐圧の向上を図ることが
できる。また、既述のようにフィールドプレート電極２
０に電流を流す必要がないから、第３図の従来例のよう
に電力損失や微少電流動作領域での誤動作を生じること
がない。
この場合、第３図の改良された従来例に比較すると空乏
層の形状補正効果は若干劣ると思われるが、これは接合
め数を増加することでかなりの程度改良され、それより
も電力損失がないこと及び誤動作を防止できる効果の方
が大きい。しかも、多結晶シリコン層に形成された接合
は単結晶シリコン層に形成された接合に比較して耐圧が
低くならざるを得ないが、フィールドプレート電極の両
端に印加される電圧を複数の接合部分に分割することで
その欠点を補える利点がある。
層の形状補正効果は若干劣ると思われるが、これは接合
め数を増加することでかなりの程度改良され、それより
も電力損失がないこと及び誤動作を防止できる効果の方
が大きい。しかも、多結晶シリコン層に形成された接合
は単結晶シリコン層に形成された接合に比較して耐圧が
低くならざるを得ないが、フィールドプレート電極の両
端に印加される電圧を複数の接合部分に分割することで
その欠点を補える利点がある。
次に、第１図の実施例におけるフィールドプレート電極
２ｏを形成する方法の一例につき、第６図（Ａ）〜（Ｄ
）を参照して説明する。
２ｏを形成する方法の一例につき、第６図（Ａ）〜（Ｄ
）を参照して説明する。
まず、Ｐ型シリコン基板１１を用いた従来のバイポーラ
プロセスにおける定法に従って、Ｎ型工、 ピタキシャ
ル層１４Ｎ＋型埋込層１２、Ｐ”型分離領域１３を形成
した後、エピタキシャル層表面を１１００℃の上記雰囲
気中で６０分酸化し、膜厚６０００人のフィールド酸化
膜１９を形成する。
プロセスにおける定法に従って、Ｎ型工、 ピタキシャ
ル層１４Ｎ＋型埋込層１２、Ｐ”型分離領域１３を形成
した後、エピタキシャル層表面を１１００℃の上記雰囲
気中で６０分酸化し、膜厚６０００人のフィールド酸化
膜１９を形成する。
続いてＣＶＤ法により膜厚５０００人のＮ型多結晶シリ
コン層を堆積し、これをパターンニングしてフィールド
プレート電極となるＮ型多結晶シリコンパターン２０′
を形成する（第６図（Ａ）図示）。
コン層を堆積し、これをパターンニングしてフィールド
プレート電極となるＮ型多結晶シリコンパターン２０′
を形成する（第６図（Ａ）図示）。
次に、フォトエツチングによりベース領域となる部分の
フィールド酸化膜を選択的にエツチングして開孔した後
、１１００℃でドライ酸化を行なうことにより、ベース
開孔部および多結晶シリコンパターン２０の表面に膜厚
１０００人の薄い酸化膜２１を形成する（第６図（Ｂ）
図示）。
フィールド酸化膜を選択的にエツチングして開孔した後
、１１００℃でドライ酸化を行なうことにより、ベース
開孔部および多結晶シリコンパターン２０の表面に膜厚
１０００人の薄い酸化膜２１を形成する（第６図（Ｂ）
図示）。
次に、ベース領域開孔部上およびフィールドプレート電
極゛のＰ型領域２２・・・となる部分上に開孔部を有す
るレジストパターン３１を形成し、該レジストパターン
３１をマスクとしてボロンのイオン注入を行なことによ
り、ベース領域予定部およびＰ型領域２２・・・の予定
部にボロンをドープする（第６図（Ｃ）図示）。
極゛のＰ型領域２２・・・となる部分上に開孔部を有す
るレジストパターン３１を形成し、該レジストパターン
３１をマスクとしてボロンのイオン注入を行なことによ
り、ベース領域予定部およびＰ型領域２２・・・の予定
部にボロンをドープする（第６図（Ｃ）図示）。
次に、レジストパターン３１を除去し、熱処理をを行な
って先にイオン注入したボロンの活性化を行ない、Ｐ型
ベース領域２５を形成すると同時に、フィールドプレー
ト電極２０のＰ型領域２２・・・を形成する（第６図（
Ｄ）図示）。
って先にイオン注入したボロンの活性化を行ない、Ｐ型
ベース領域２５を形成すると同時に、フィールドプレー
ト電極２０のＰ型領域２２・・・を形成する（第６図（
Ｄ）図示）。
その後は定法に従ってエミッタ拡散およびコレクタコン
タクト領域１８の形成、ベースコンタクト領域１７の形
成、更にアルミニウム配線２４゜２５．２６の形成を行
なえば第１図の構造を具備したバイポーラ型半導体装置
を得ることができる。
タクト領域１８の形成、ベースコンタクト領域１７の形
成、更にアルミニウム配線２４゜２５．２６の形成を行
なえば第１図の構造を具備したバイポーラ型半導体装置
を得ることができる。
以上詳述したように、本発明によれば半導体装置のフィ
ールドプレート電極構造を改良することにより、逆バイ
アスされたプレーナ接合の空乏層の形状を滑らかな理想
的な形状に補正して充分な耐圧向上効果を得ると同時に
、電流損失や誤動作の発生をも防止できる等、顕著な効
果が得られるものである。
ールドプレート電極構造を改良することにより、逆バイ
アスされたプレーナ接合の空乏層の形状を滑らかな理想
的な形状に補正して充分な耐圧向上効果を得ると同時に
、電流損失や誤動作の発生をも防止できる等、顕著な効
果が得られるものである。
第１図は本発明をバイポーラ型半導体装置に適用した一
実施例を示す断面図、第２図（Ａ）はプレーナ接合とそ
の耐圧低下の問題を説明する断面図であり、同図（Ｂ）
は従来の半導体装置におけるフィールドプレート構造を
示す断面図、第３図（Ａ、）（Ｂ）は従来の改良された
フィールドプレート構造を示す説明図、第４図（Ａ）（
Ｂ）は第１図の実施例における作用を示す説明図、第５
図は第１図の実施例においてベース領域１５とコレクタ
領域１４の接合近傍に広がる空乏層の形状を示す断面図
、第６図（Ａ）〜（Ｄ）は第１図の実施例になる半導体
装置の要部製造工程を順を追って示す断面図である。 １１・・・Ｐ型シリコン基板、１２・・・Ｎ９型埋込領
域、１３・・・Ｐ＋型分離領域、１４・・・Ｎ型コレク
タ領域、１５・・・Ｐ型ベース領域、１６・・・Ｎ＋型
エミッタ領域、１７・・・Ｐ＋型ベースコンタクト領域
、１８・・・Ｎ＋型コレクタコンタクト領域、１９・・
・フィールド酸化膜、２ｏ・・・フィールドプレート電
極、２０′・・・Ｎ型多結晶シリコンパターン、２１・
・・薄い酸化膜、２２・・・Ｐ型頭域、２３・・・Ｎ型
領域、３１・・・レジストパターン。
実施例を示す断面図、第２図（Ａ）はプレーナ接合とそ
の耐圧低下の問題を説明する断面図であり、同図（Ｂ）
は従来の半導体装置におけるフィールドプレート構造を
示す断面図、第３図（Ａ、）（Ｂ）は従来の改良された
フィールドプレート構造を示す説明図、第４図（Ａ）（
Ｂ）は第１図の実施例における作用を示す説明図、第５
図は第１図の実施例においてベース領域１５とコレクタ
領域１４の接合近傍に広がる空乏層の形状を示す断面図
、第６図（Ａ）〜（Ｄ）は第１図の実施例になる半導体
装置の要部製造工程を順を追って示す断面図である。 １１・・・Ｐ型シリコン基板、１２・・・Ｎ９型埋込領
域、１３・・・Ｐ＋型分離領域、１４・・・Ｎ型コレク
タ領域、１５・・・Ｐ型ベース領域、１６・・・Ｎ＋型
エミッタ領域、１７・・・Ｐ＋型ベースコンタクト領域
、１８・・・Ｎ＋型コレクタコンタクト領域、１９・・
・フィールド酸化膜、２ｏ・・・フィールドプレート電
極、２０′・・・Ｎ型多結晶シリコンパターン、２１・
・・薄い酸化膜、２２・・・Ｐ型頭域、２３・・・Ｎ型
領域、３１・・・レジストパターン。
Claims (3)
- （１）第一導電、型半導体層と、該第一導電型半導体層
の表面から所定の拡散深さで選択的に形成されて第一導
電型半導体層との間にプレーナ接合を形成している第二
導電型不純物領域と、該第二導電型不純物領域および前
記第一導電型半導体層の表面を覆う絶縁膜と、該絶縁膜
を介して前記第二導電型不純物領域の周縁からその外側
の第一導電型領域に亙る領域上に形成された半導体層か
らなるフィールドプレート電極と、該フィールドプレー
ト電極を構成する半導体層において前記第二導電型不純
物領域の周縁からプレーナ接合の外側方向に向けて交互
に形成された複数の第一導電型領域および複数の第二導
電型領域と、該第一導電型領域およびこれよりも内側の
第二導電型領域により前記フィールドプレート電極の全
膜厚に亙って形成される少なくとも二つ以上の接合とを
具備し、前記プレーナ接合に逆バアスを印加して動作さ
せる際、前記フィールドプレート電極の両端部間にも前
記少なくとも二つ以上の接合が逆バイアスとなる電圧を
印加するようにしたことを特徴とする半導体装置。 - （２）前記第一導電型半導体層がバイポーラトランジス
タのコレクタ領域を構成し、前記第二導電型不純物領域
がバイポーラトランジスタのベース領域を構成している
ことを特徴とする特許請求の範囲第１項記載の半導体装
置。 - （３）前記フィールドプレート電極を構成する半導体層
が多結晶シリコン層であることを特徴とする特許請求の
範囲第１項または第２項記載の半導体装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59252319A JPS61129867A (ja) | 1984-11-29 | 1984-11-29 | 半導体装置 |
| KR1019850008747A KR890004495B1 (ko) | 1984-11-29 | 1985-11-22 | 반도체 장치 |
| US06/802,372 US4707720A (en) | 1984-11-29 | 1985-11-27 | Semiconductor memory device |
| EP85115145A EP0190423B1 (en) | 1984-11-29 | 1985-11-29 | Planar semiconductor device having a field plate electrode |
| DE8585115145T DE3585225D1 (de) | 1984-11-29 | 1985-11-29 | Planare halbleitervorrichtung mit einer feldplatte. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59252319A JPS61129867A (ja) | 1984-11-29 | 1984-11-29 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61129867A true JPS61129867A (ja) | 1986-06-17 |
| JPH0464458B2 JPH0464458B2 (ja) | 1992-10-15 |
Family
ID=17235598
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59252319A Granted JPS61129867A (ja) | 1984-11-29 | 1984-11-29 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61129867A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0750303A (ja) * | 1994-04-15 | 1995-02-21 | Nippondenso Co Ltd | 半導体装置の製造方法 |
| US5475258A (en) * | 1992-10-30 | 1995-12-12 | Nippondenso Co., Ltd. | Power semiconductor device with protective element |
| CN103681808A (zh) * | 2012-09-09 | 2014-03-26 | 苏州英能电子科技有限公司 | 含场板结构的横向双极型晶体管 |
-
1984
- 1984-11-29 JP JP59252319A patent/JPS61129867A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5475258A (en) * | 1992-10-30 | 1995-12-12 | Nippondenso Co., Ltd. | Power semiconductor device with protective element |
| JPH0750303A (ja) * | 1994-04-15 | 1995-02-21 | Nippondenso Co Ltd | 半導体装置の製造方法 |
| CN103681808A (zh) * | 2012-09-09 | 2014-03-26 | 苏州英能电子科技有限公司 | 含场板结构的横向双极型晶体管 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0464458B2 (ja) | 1992-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4399449A (en) | Composite metal and polysilicon field plate structure for high voltage semiconductor devices | |
| JP4282972B2 (ja) | 高耐圧ダイオード | |
| EP0663698B1 (en) | Semiconductor device and its manufacture | |
| US4375717A (en) | Process for producing a field-effect transistor | |
| JPH07115189A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JP4607266B2 (ja) | 半絶縁ポリシリコン（ｓｉｐｏｓ）を用いた電力半導体装置及びその製造方法 | |
| KR890004495B1 (ko) | 반도체 장치 | |
| JPH0494576A (ja) | 縦型パワーｍｏｓ ｆｅｔ | |
| JP3468571B2 (ja) | 半導体装置 | |
| JPS61129867A (ja) | 半導体装置 | |
| EP0194199B1 (en) | Double gate static induction thyristor and method for manufacturing the same | |
| JP2753011B2 (ja) | 高耐圧プレーナ型半導体素子およびその製造方法 | |
| JPS61129868A (ja) | 半導体装置 | |
| KR19990010738A (ko) | 전력용 반도체소자 및 그 제조방법 | |
| JP2904545B2 (ja) | 高耐圧プレーナ型半導体素子およびその製造方法 | |
| KR100289742B1 (ko) | 반절연폴리실리콘막을이용한전력반도체장치 | |
| KR100192966B1 (ko) | 모스 콘트롤 다이오드 및 그 제조방법 | |
| JPS6359262B2 (ja) | ||
| JPS6327865B2 (ja) | ||
| JP3267478B2 (ja) | ツェナーザッピング用ダイオード | |
| JP2000058869A (ja) | 半導体装置 | |
| JP2000216381A (ja) | 電界効果トランジスタ | |
| JPS61220377A (ja) | 半導体装置 | |
| JPH0883918A (ja) | 半導体装置 | |
| JP2000294779A (ja) | 半導体装置およびその製法 |