JP3267478B2 - ツェナーザッピング用ダイオード - Google Patents
ツェナーザッピング用ダイオードInfo
- Publication number
- JP3267478B2 JP3267478B2 JP26013195A JP26013195A JP3267478B2 JP 3267478 B2 JP3267478 B2 JP 3267478B2 JP 26013195 A JP26013195 A JP 26013195A JP 26013195 A JP26013195 A JP 26013195A JP 3267478 B2 JP3267478 B2 JP 3267478B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- layer
- zener zapping
- diode
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、バイポーラトラ
ンジスタを含む半導体装置等において抵抗値調整や回路
特性調整等のトリミングを行うツェナーザッピング用ダ
イオードに関するものである。
ンジスタを含む半導体装置等において抵抗値調整や回路
特性調整等のトリミングを行うツェナーザッピング用ダ
イオードに関するものである。
【０００２】
【従来の技術】半導体装置におけるトリミング方法の一
つにツェナーダイオードの破壊を用いるツェナーザッピ
ング法がある。ツェナーザッピングを行うにはｐｎ接合
間に逆方向に過大な電力を印加しダイオードの破壊を行
う。従来のツェナーザッピング用ダイオードとしては例
えば図２に示すようなものが知られている。
つにツェナーダイオードの破壊を用いるツェナーザッピ
ング法がある。ツェナーザッピングを行うにはｐｎ接合
間に逆方向に過大な電力を印加しダイオードの破壊を行
う。従来のツェナーザッピング用ダイオードとしては例
えば図２に示すようなものが知られている。
【０００３】図２（ａ）〜（ｅ）を用いて従来のツェナ
ーザッピング用ダイオードの製造方法を説明する。図２
（ａ）において、１はｎ形のエピタキシャル層であり、
このエピタキシャル層１を酸化膜（ＳｉＯ2 膜）５が覆
っている。つぎに、図２（ｂ）に示すように、ｐ+ 領域
３を形成用窓８を用いて形成する。同様に、図２（ｃ）
に示すように、ｐｎ接合を形成するためｎ+ 領域４を形
成用窓９を用いて形成する。つぎに、コンタクト窓１０
Ｋ，１０Ａを形成し（図２（ｄ））、カソード電極６Ｋ
およびアノード電極６Ａを形成する（図２（ｅ））。ｐ
+ 領域３は、拡散深さが２μｍで１ｋΩ／□の層抵抗を
有し、ｎ+ 領域４は、拡散深さが１μｍで２０Ω／□の
層抵抗を有している。
ーザッピング用ダイオードの製造方法を説明する。図２
（ａ）において、１はｎ形のエピタキシャル層であり、
このエピタキシャル層１を酸化膜（ＳｉＯ2 膜）５が覆
っている。つぎに、図２（ｂ）に示すように、ｐ+ 領域
３を形成用窓８を用いて形成する。同様に、図２（ｃ）
に示すように、ｐｎ接合を形成するためｎ+ 領域４を形
成用窓９を用いて形成する。つぎに、コンタクト窓１０
Ｋ，１０Ａを形成し（図２（ｄ））、カソード電極６Ｋ
およびアノード電極６Ａを形成する（図２（ｅ））。ｐ
+ 領域３は、拡散深さが２μｍで１ｋΩ／□の層抵抗を
有し、ｎ+ 領域４は、拡散深さが１μｍで２０Ω／□の
層抵抗を有している。
【０００４】
【発明が解決しようとする課題】一般にツェナーザッピ
ングを行う際、カソード電極６Ｋ−アノード電極６Ａ間
に整流方向とは逆向きに電力を印加する。このとき、カ
ソード電極６Ｋ−アノード電極６Ａ間にツェナーザッピ
ングが開始する電位差以上の電圧を印加すると、ツェナ
ーザッピングが開始する。
ングを行う際、カソード電極６Ｋ−アノード電極６Ａ間
に整流方向とは逆向きに電力を印加する。このとき、カ
ソード電極６Ｋ−アノード電極６Ａ間にツェナーザッピ
ングが開始する電位差以上の電圧を印加すると、ツェナ
ーザッピングが開始する。
【０００５】このツェナーザッピングが開始する電圧
は、カソード電極６Ｋ−アノード電極６Ａ間の抵抗値に
より決まる。すなわち、カソード電極６Ｋ−アノード電
極６Ａ間の抵抗値が大きければこの電圧も大きくなる。
通常、ツェナーザッピングはバイポーラトランジスタを
含む半導体装置にて使用され、ツェナーザッピング用ダ
イオードのカソード層はＮＰＮトランジスタのエミッタ
層と、またアノード層はＮＰＮトランジスタのベース層
と同時に形成されることが多い。上記のＮＰＮトランジ
スタのベース層は高利得、高速動作を得るため近年その
濃度が薄くされ、かつ拡散深さは浅くなり抵抗は大きく
なる傾向にある。
は、カソード電極６Ｋ−アノード電極６Ａ間の抵抗値に
より決まる。すなわち、カソード電極６Ｋ−アノード電
極６Ａ間の抵抗値が大きければこの電圧も大きくなる。
通常、ツェナーザッピングはバイポーラトランジスタを
含む半導体装置にて使用され、ツェナーザッピング用ダ
イオードのカソード層はＮＰＮトランジスタのエミッタ
層と、またアノード層はＮＰＮトランジスタのベース層
と同時に形成されることが多い。上記のＮＰＮトランジ
スタのベース層は高利得、高速動作を得るため近年その
濃度が薄くされ、かつ拡散深さは浅くなり抵抗は大きく
なる傾向にある。
【０００６】しかるにこのようなベース形成用の拡散層
を用いて図２のようなダイオードを形成した場合、カソ
ード電極６Ｋ−アノード電極６Ａ間の抵抗が高く、その
ためツェナーザッピングが開始する電圧が高くなり、そ
の電圧に耐えるようにダイオードとダイオード周辺の素
子のセルサイズを大きくしたり、あるいは高い電圧を発
生することができる特別な検査機が必要となるという問
題点がある。
を用いて図２のようなダイオードを形成した場合、カソ
ード電極６Ｋ−アノード電極６Ａ間の抵抗が高く、その
ためツェナーザッピングが開始する電圧が高くなり、そ
の電圧に耐えるようにダイオードとダイオード周辺の素
子のセルサイズを大きくしたり、あるいは高い電圧を発
生することができる特別な検査機が必要となるという問
題点がある。
【０００７】この発明の目的は、ツェナーザッピング開
始電圧を低減することができるツェナーザッピング用ダ
イオードを提供することである。
始電圧を低減することができるツェナーザッピング用ダ
イオードを提供することである。
【０００８】
【課題を解決するための手段】この発明のツェナーザッ
ピング用ダイオードは、一導電型の半導体基板の表面部
に、反対導電型の第１領域と一導電型の第２領域とを相
互に接合を形成するように選択的に形成し、第２領域と
重畳し第２領域より拡散層が深くかつ第１領域と接合を
形成するように一導電型の第３領域を形成し、第１領域
および第２領域に各々アノード電極およびカソード電極
を形成している。この場合、第２領域、第３領域、半導
体基板の順に拡散濃度が低くなるように設定している。
ピング用ダイオードは、一導電型の半導体基板の表面部
に、反対導電型の第１領域と一導電型の第２領域とを相
互に接合を形成するように選択的に形成し、第２領域と
重畳し第２領域より拡散層が深くかつ第１領域と接合を
形成するように一導電型の第３領域を形成し、第１領域
および第２領域に各々アノード電極およびカソード電極
を形成している。この場合、第２領域、第３領域、半導
体基板の順に拡散濃度が低くなるように設定している。
【０００９】この構成によれば、第２領域と重畳し第２
領域より拡散層が深くかつ第１領域と接合を形成するよ
うに一導電型の第３領域を形成したので、カソード電極
からアノード電極までの抵抗値が小さくなり、その結
果、ツェナーザッピング開始電圧が低くなる。
領域より拡散層が深くかつ第１領域と接合を形成するよ
うに一導電型の第３領域を形成したので、カソード電極
からアノード電極までの抵抗値が小さくなり、その結
果、ツェナーザッピング開始電圧が低くなる。
【００１０】
【発明の実施の形態】以下、図１（ａ）〜（ｆ）を用い
て、この発明のツェナーザッピング用ダイオードの実施
の形態についてその製造方法を説明する。図１（ａ）に
おいて、１は燐の濃度が１０15／ｃｍ3 のｎ形のエピタ
キシャル層であり、このエピタキシャル層１を酸化膜５
が覆っている。
て、この発明のツェナーザッピング用ダイオードの実施
の形態についてその製造方法を説明する。図１（ａ）に
おいて、１は燐の濃度が１０15／ｃｍ3 のｎ形のエピタ
キシャル層であり、このエピタキシャル層１を酸化膜５
が覆っている。
【００１１】つぎに、図１（ｂ）に示すように、拡散深
さ４μｍ、層抵抗１５０Ω／□のｎ + 層２を、形成用窓
７を用いて形成する。同様に、図１（ｃ）に示すよう
に、ｐｎ接合を形成するため、拡散深さ２μｍ、層抵抗
１ｋΩのｐ+ 層３を、形成用窓８を用いて形成する。つ
ぎに、図１（ｄ）に示すように、拡散深さ１μｍ、層抵
抗２０Ω／□のｎ+層４を、形成用窓９を用いて形成す
る。
さ４μｍ、層抵抗１５０Ω／□のｎ + 層２を、形成用窓
７を用いて形成する。同様に、図１（ｃ）に示すよう
に、ｐｎ接合を形成するため、拡散深さ２μｍ、層抵抗
１ｋΩのｐ+ 層３を、形成用窓８を用いて形成する。つ
ぎに、図１（ｄ）に示すように、拡散深さ１μｍ、層抵
抗２０Ω／□のｎ+層４を、形成用窓９を用いて形成す
る。
【００１２】そしてコンタクト窓１０Ｋ，１０Ａを形成
し（図１（ｅ））、厚さ１．５μｍのアルミニウム製の
カソード電極６Ｋおよびアノード電極６Ａを形成する
（図１（ｆ））。カソード・アノードのコンタクトサイ
ズは２×２μｍ2 でそのコンタクト間の間隔は６μｍで
ある。上記において、ｎ+ 層４、ｎ+ 層２、ｎ型エピタ
キシャル層１の順に拡散濃度が低くなるように各部の拡
散濃度が設定されている。
し（図１（ｅ））、厚さ１．５μｍのアルミニウム製の
カソード電極６Ｋおよびアノード電極６Ａを形成する
（図１（ｆ））。カソード・アノードのコンタクトサイ
ズは２×２μｍ2 でそのコンタクト間の間隔は６μｍで
ある。上記において、ｎ+ 層４、ｎ+ 層２、ｎ型エピタ
キシャル層１の順に拡散濃度が低くなるように各部の拡
散濃度が設定されている。
【００１３】なお、カソードを形成するｎ+ 層４はバイ
ポーラトランジスタを含む集積回路においてＮＰＮトラ
ンジスタのエミッタ形成層と同時に形成し、アノードを
形成するｐ+ 層３は同じくＮＰＮトランジスタのベース
形成層と同時に形成する。また、カソードを形成するｎ
+ 層２はＮＰＮトランジスタ形成に用いるコレクタ抵抗
低減用のｎ+ 層と同時に形成すると、工程の増加を伴う
ことなくこの発明のダイオードを形成できる。通常この
コレクタ抵抗低減用のｎ+ 層２は、エピタキシャル層１
に比べて高濃度であり、かつｎ+ 層４やｐ+ 層３に比べ
て拡散深さが深いので、抵抗は低い。また、拡散後の横
拡がりはカソードを形成するｎ+ 層４のそれに比べて大
きい。また、アノードを形成するｐ+ 層３はＮＰＮトラ
ンジスタのベース層形成用拡散層と同時に形成され、こ
のベース層は高利得、高速動作を得るため近年その濃度
が薄くされ、かつ拡散深さは浅くなり抵抗は大きくなる
傾向にある。そこで、カソードを構成するｎ+ 層２の横
拡がりの分だけアノードを構成するｐ+ 層３が占める割
合は少なくなりカソード電極６Ｋからアノード電極６Ａ
までの抵抗は下がる。
ポーラトランジスタを含む集積回路においてＮＰＮトラ
ンジスタのエミッタ形成層と同時に形成し、アノードを
形成するｐ+ 層３は同じくＮＰＮトランジスタのベース
形成層と同時に形成する。また、カソードを形成するｎ
+ 層２はＮＰＮトランジスタ形成に用いるコレクタ抵抗
低減用のｎ+ 層と同時に形成すると、工程の増加を伴う
ことなくこの発明のダイオードを形成できる。通常この
コレクタ抵抗低減用のｎ+ 層２は、エピタキシャル層１
に比べて高濃度であり、かつｎ+ 層４やｐ+ 層３に比べ
て拡散深さが深いので、抵抗は低い。また、拡散後の横
拡がりはカソードを形成するｎ+ 層４のそれに比べて大
きい。また、アノードを形成するｐ+ 層３はＮＰＮトラ
ンジスタのベース層形成用拡散層と同時に形成され、こ
のベース層は高利得、高速動作を得るため近年その濃度
が薄くされ、かつ拡散深さは浅くなり抵抗は大きくなる
傾向にある。そこで、カソードを構成するｎ+ 層２の横
拡がりの分だけアノードを構成するｐ+ 層３が占める割
合は少なくなりカソード電極６Ｋからアノード電極６Ａ
までの抵抗は下がる。
【００１４】この実施の形態のツェナーザッピング用ダ
イオードと、ｎ+ 層２を用いず、図１の実施の形態と同
じカソード形成層、アノード形成層を用い、コンタクト
サイズも図１の実施の形態と同じく形成した従来例の図
２のツェナーザッピング用ダイオードとのツェナーザッ
ピング条件を比較した結果を、図３に示す。図３におい
て、Ｘはこの発明の実施の形態により形成された図１の
ツェナーザッピング用ダイオードの特性で、Ｙは従来例
で形成された図２のツェナーザッピング用ダイオードの
特性である。図から明らかなように、ＸはＹに比べて１
０Ｖ低い電圧でツェナーザッピングが開始しており、ツ
ェナーザッピングが開始する電圧を低減することができ
たのが明らかである。
イオードと、ｎ+ 層２を用いず、図１の実施の形態と同
じカソード形成層、アノード形成層を用い、コンタクト
サイズも図１の実施の形態と同じく形成した従来例の図
２のツェナーザッピング用ダイオードとのツェナーザッ
ピング条件を比較した結果を、図３に示す。図３におい
て、Ｘはこの発明の実施の形態により形成された図１の
ツェナーザッピング用ダイオードの特性で、Ｙは従来例
で形成された図２のツェナーザッピング用ダイオードの
特性である。図から明らかなように、ＸはＹに比べて１
０Ｖ低い電圧でツェナーザッピングが開始しており、ツ
ェナーザッピングが開始する電圧を低減することができ
たのが明らかである。
【００１５】
【発明の効果】この発明のツェナーザッピング用ダイオ
ードは、カソード電極からアノード電極までの抵抗が下
がることにより、ツェナーザッピングが開始する電圧を
低減することができる。その結果、ダイオードとダイオ
ード周辺のセルサイズを大きくする必要がなくなり、ま
た、高電圧を出力できる特別な検査機が不要となる。
ードは、カソード電極からアノード電極までの抵抗が下
がることにより、ツェナーザッピングが開始する電圧を
低減することができる。その結果、ダイオードとダイオ
ード周辺のセルサイズを大きくする必要がなくなり、ま
た、高電圧を出力できる特別な検査機が不要となる。
【図１】（ａ）〜（ｆ）は、この発明のツェナーザッピ
ング用ダイオードの実施の形態の製造工程図である。
ング用ダイオードの実施の形態の製造工程図である。
【図２】（ａ）〜（ｅ）は、従来のツェナーザッピング
用ダイオードの製造工程図である。
用ダイオードの製造工程図である。
【図３】実施の形態と、従来例とのツェナーザッピング
条件の比較結果を示す特性図である。
条件の比較結果を示す特性図である。
１ ｎ形エピタキシャル層 ２ カソードを形成するｎ+ 層（第３領域） ３ アノードを形成するｐ+ 層（第１領域） ４ カソードを形成するｎ+ 層（第２領域） ５ 絶縁膜（酸化膜） ６Ｋ カソード電極 ６Ａ アノード電極 ７ ｎ+ 層形成用の窓 ８ ｐ+ 層形成用の窓 ９ ｎ+ 層形成用の窓 １０Ａ コンタクト窓 １０Ｂ コンタクト窓
Claims (2)
- 【請求項１】 一導電型の半導体基板の表面部に、反対
導電型の第１領域と一導電型の第２領域とを相互に接合
を形成するように選択的に形成し、前記第２領域と重畳
し前記第２領域より拡散層が深くかつ前記第１領域と接
合を形成するように一導電型の第３領域を形成し、前記
第１領域および第２領域に各々アノード電極およびカソ
ード電極を形成したことを特徴とするツェナーザッピン
グ用ダイオード。 - 【請求項２】 第２領域、第３領域、半導体基板の順に
拡散濃度が低くなるように設定した請求項１記載のツェ
ナーザッピング用ダイオード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26013195A JP3267478B2 (ja) | 1995-10-06 | 1995-10-06 | ツェナーザッピング用ダイオード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26013195A JP3267478B2 (ja) | 1995-10-06 | 1995-10-06 | ツェナーザッピング用ダイオード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09102618A JPH09102618A (ja) | 1997-04-15 |
| JP3267478B2 true JP3267478B2 (ja) | 2002-03-18 |
Family
ID=17343738
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26013195A Expired - Fee Related JP3267478B2 (ja) | 1995-10-06 | 1995-10-06 | ツェナーザッピング用ダイオード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3267478B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117542899A (zh) * | 2023-11-27 | 2024-02-09 | 遵义筑芯威半导体技术有限公司 | 一种稳压管芯片的结构和制作方法 |
-
1995
- 1995-10-06 JP JP26013195A patent/JP3267478B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09102618A (ja) | 1997-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3306273B2 (ja) | 半導体集積回路とその製造方法 | |
| JPH0671079B2 (ja) | 双方向導通可能なモノリシック集積半導体デバイスとその製造方法 | |
| US5411898A (en) | Method of manufacturing a complementary bipolar transistor | |
| JP3267478B2 (ja) | ツェナーザッピング用ダイオード | |
| US4109273A (en) | Contact electrode for semiconductor component | |
| KR0161415B1 (ko) | BiCMOS 반도체장치 및 그 제조방법 | |
| JPH10189755A (ja) | 半導体装置及びその製造方法 | |
| US4905070A (en) | Semiconductor device exhibiting no degradation of low current gain | |
| JP2527049B2 (ja) | 半導体装置の製造方法 | |
| JP3249355B2 (ja) | 半導体集積回路とその製造方法 | |
| JP3128958B2 (ja) | 半導体集積回路 | |
| JP2853761B2 (ja) | 半導体装置およびその製造方法 | |
| JP2758509B2 (ja) | 半導体装置およびその製造方法 | |
| JPS61129867A (ja) | 半導体装置 | |
| JPH01223740A (ja) | 半導体集積回路の製造方法 | |
| JP2752655B2 (ja) | バイポーラ集積回路装置 | |
| JPH0436578B2 (ja) | ||
| JPS58107645A (ja) | 半導体装置の製法 | |
| JPS6120141B2 (ja) | ||
| JPS6158981B2 (ja) | ||
| KR100264519B1 (ko) | 바이폴라 트랜지스터 제조방법 | |
| JPH0344412B2 (ja) | ||
| JPS6356956A (ja) | 半導体装置の製造方法 | |
| JPS6152575B2 (ja) | ||
| JPH09283534A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080111 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090111 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090111 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100111 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100111 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120111 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |