CN117542899A - 一种稳压管芯片的结构和制作方法 - Google Patents
一种稳压管芯片的结构和制作方法 Download PDFInfo
- Publication number
- CN117542899A CN117542899A CN202311595443.5A CN202311595443A CN117542899A CN 117542899 A CN117542899 A CN 117542899A CN 202311595443 A CN202311595443 A CN 202311595443A CN 117542899 A CN117542899 A CN 117542899A
- Authority
- CN
- China
- Prior art keywords
- region
- diffusion
- junction
- etching
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 230000000087 stabilizing effect Effects 0.000 title claims abstract description 21
- 238000009792 diffusion process Methods 0.000 claims abstract description 81
- 238000005530 etching Methods 0.000 claims abstract description 42
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 238000000034 method Methods 0.000 claims abstract description 22
- 239000000463 material Substances 0.000 claims abstract description 14
- 238000002161 passivation Methods 0.000 claims abstract description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 33
- 229910052710 silicon Inorganic materials 0.000 claims description 32
- 239000010703 silicon Substances 0.000 claims description 32
- 230000015556 catabolic process Effects 0.000 claims description 25
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 4
- 239000011521 glass Substances 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 239000004642 Polyimide Substances 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 239000011810 insulating material Substances 0.000 claims description 3
- 229920001721 polyimide Polymers 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 230000008569 process Effects 0.000 abstract description 11
- 238000005468 ion implantation Methods 0.000 abstract description 4
- 230000000694 effects Effects 0.000 abstract description 3
- 238000000407 epitaxy Methods 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 13
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 238000004088 simulation Methods 0.000 description 5
- 238000012360 testing method Methods 0.000 description 5
- 238000001459 lithography Methods 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- MWOZJZDNRDLJMG-UHFFFAOYSA-N [Si].O=C=O Chemical compound [Si].O=C=O MWOZJZDNRDLJMG-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Weting (AREA)
Abstract
本发明公开了一种稳压管芯片的结构和制作方法，结构包括：衬底N+区、P+区、N+区、阳极、阴极、蚀刻槽和钝化材料；在衬底N+区上表面分别扩散出P+区和N+区；所述P+区上表面引出阳极，所述N+区上表面引出阴极；所述蚀刻槽位于两个扩散交接面形成的PN结处；所述钝化材料位于所述蚀刻槽的上表面。本发明P区和N区都是使用扩散工艺制备，避免了离子注入和外延工艺大大降低了生产成本，电极布局调整为横向，加上蚀刻部分区域的调整作用，降低了对扩散过程中温度精度的要求，提高了生产芯片的良品率。
Description
技术领域
本发明属于半导体器件芯片技术领域，具体涉及一种稳压管芯片的结构和制作方法。
背景技术
随着万物互联概念的提出，各种小型终端新型应用频出，例如智能穿戴，设备智能医疗设备，智能监控设备等，这些小型应用的特点是需要长时间工作，不方便使用电源线直接进行供电，一般使用电池供电，在这个背景下就需要设计电路在更小的电压下实现稳定的工作。
现有稳压二极管芯片往往是使用外延工艺和扩散工艺两种方式来制备PN结，利用PN结反向击穿特性来实现稳压目的。
图1为外延工艺，通常是在N+层上通过外延生长方式生长一层N-EPI层，然后在N-EPI层通过扩散或者离子注入的方式形成P+层，两个电极(部件1和部件2)为纵向设置，利用P+层和N-EPI形成的PN结的反向击穿特性实现稳压的目的，这种工艺的优点是通过N-EPI的浓度来控制击穿电压，使其满足较低击穿电压从而实现低压稳压要求。这种工艺由于涉及外延工艺，因此通常生产成本都非常高。
图2为扩散工艺生产的稳压管芯片，其通常是在P+衬底上直接通过扩散形成N+区，两个电极(部件3和部件4)为纵向设置，利用N+和P+形成的PN结反向击穿特性，最终实现稳压功能，这种工艺的有点是仅使用扩散工艺，生产成本相对较低，其缺点是PN结形成由高温扩散形成，对扩散炉的温度控制需要相当精准，扩散工艺温度由热电偶控制，外界温度或者热电偶位置，还有扩散晶片摆放的位置都会影响到实际的扩散温度，这样导致了批次与批次，之间击穿电压差异非常大，导致了生产合格率波动交大。
因此，本发明提供了一种低压的稳压管来实现较低电压的稳定供电。
发明内容
针对现有技术的不足，本发明提出了一种稳压管芯片的结构和制作方法，P区和N区都是使用扩散工艺制备，避免了离子注入和外延工艺大大降低了生产成本，电极布局调整为横向，加上蚀刻部分区域的调整作用，降低了对扩散过程中温度精度的要求，提高了生产芯片的良品率。
为实现上述目的，本发明提供了如下方案：
一种稳压管芯片的结构，包括：衬底N+区、P+区、N+区、阳极、阴极、蚀刻槽和钝化材料；
在衬底N+区上表面分别扩散出P+区和N+区；所述P+区上表面引出阳极，所述N+区上表面引出阴极；所述蚀刻槽位于两个扩散交接面形成的PN结处；所述钝化材料位于所述蚀刻槽的上表面。
优选的，所述P+区引出的阳极和所述N+区引出的阴极均采取横向布局。
优选的，通过控制蚀刻槽深H来调整击穿电压。
优选的，所述钝化材料为：玻璃、二氧化硅、氮化硅或聚酰亚胺绝缘材料。
本发明还公开了一种稳压管芯片的制作方法，包括：
在N+型衬底上通过两次扩散分别在硅片表面形成P+区和N+区，在两个扩散交接面处形成PN结；
在PN结交界处采用蚀刻的方式，对PN结部分硅区域进行去除，形成稳压管芯片。
优选的，扩散前，将硅片在1100±100℃下恒温1-4小时，在硅片表面反应生成一层氧化层。
优选的，在N+型衬底上扩散形成P+区的方法包括：在硅片氧化层表面涂敷上P型参杂源，使用扩散炉，温度设定为1200-1270摄氏度下恒温1-100小时进行P+区扩散。
优选的，在N+型衬底上扩散形成N+区的方法包括：使用扩散炉，温度设定为1200-1270摄氏度下恒温1-100小时，通入N型参杂扩散源进行沉积和扩散。
优选的，在PN结交界处采用蚀刻的方式，对PN结部分硅区域进行去除的方法包括：
通过干法或者湿法蚀刻的方式，对硅片进行蚀刻。
与现有技术相比，本发明的有益效果为：
本发明使用扩散工艺替代现有外延工艺，稳压管的P区和N区全部使用扩散工艺制备，在PN结交界处通过蚀刻部分区域实现调整稳压电压的目的，同时芯片两个电极采取横向布局。P区和N区都是使用扩散工艺制备，避免了离子注入和外延工艺大大降低了生产成本，电极布局调整为横向，加上蚀刻部分区域的调整作用，降低了对扩散过程中温度精度的要求，提高了生产芯片的良品率。
附图说明
为了更清楚地说明本发明的技术方案，下面对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为现有的外延工艺制造的稳压管示意图；
图2为现有的扩散工艺制造的稳压管示意图；
图3为本发明实施例中的一种稳压管芯片的结构整体框架图；
图4为本发明实施例中的具体蚀刻深度与击穿电压仿真曲线示意图；
图5为本发明实施例中的稳压管芯片的制作方法具体实施流程示意图。
附图说明：1-外延工艺制造的稳压管阳极；2-外延工艺制造的稳压管阴极；3-现有的扩散工艺制造的稳压管阴极；4-现有的扩散工艺制造的稳压管阳极；5-本发明的稳压管阴极；6-本发明的稳压管阳极；7-钝化材料。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
实施例一
如图3所示，本发明提供了一种稳压管芯片的结构，包括：衬底N+区、P+区、N+区、阳极、阴极、蚀刻槽和钝化材料。
在衬底N+区上表面分别扩散出P+区和N+区；P+区上表面引出阳极，N+区上表面引出阴极；蚀刻槽位于两个扩散交接面形成的PN结处；钝化材料位于蚀刻槽的上表面。
在本实施例中，P+区引出的阳极和N+区引出的阴极均采取横向布局，如图3所示的(阴极5和阳极6)。
在本实施例中，本发明设计的稳压管，由于增加了蚀刻槽，槽深上图标注为H，通过在衬底N+区上分别扩散出P+区和N+区，这两区上分别设计两个电极，部件6为阳极，部件5为阴极。
在中间区域蚀刻槽，通过控制蚀刻槽深H来调整击穿电压。部件7为钝化材料。其是为了隔离P+区与N+区击穿电场不受外界环境影响所设计，避免外界环境对击穿过程的影响，起到钝化作用，其可以是玻璃，二氧化硅，氮化硅，聚酰亚胺等绝缘材料。
在本实施例中，在N+型衬底上通过扩散P+区和扩散N+区，在两个扩散交接面处形成PN结，利用这个PN结的反向击穿特性实现具有稳压功能的稳压二极管。同时在PN结交界处采用蚀刻的方式，对PN结部分硅区域进行去除，通过去除这部分区域，让PN结的浓度梯度有所调整，最终体现为PN结的击穿电压变化，从而增加了一个调整击穿电压的方式，降低了生产过程中对扩散温度精度的要求。
在本实施例中，通过在N+衬底上通过两次扩散分别在硅片表面形成P+区和N+区，同时将两个电极设定在两区表面，在PN结交界处进行蚀刻通过蚀刻深度来调整PN结界面参杂状况，具体蚀刻深度与击穿电压仿真曲线如图4。不同蚀刻深度下VI曲线仿真结果，由结果可以看出，通过蚀刻深度的调整图4中击穿电压由9V左右逐步变到11V左右然后由增加到13V，既通过蚀刻的深度可以调整击穿电压。
实施例二
本发明还公开了一种稳压管芯片的制作方法，包括：
在N+型衬底上通过两次扩散分别在硅片表面形成P+区和N+区，在两个扩散交接面处形成PN结；
在PN结交界处采用蚀刻的方式，对PN结部分硅区域进行去除，形成稳压管芯片。
在本实施例中，扩散前，将硅片在1100±100℃下恒温1-4小时，在硅片表面反应生成一层氧化层。
在本实施例中，在N+型衬底上扩散形成P+区的方法包括：在硅片氧化层表面涂敷上P型参杂源，使用扩散炉，温度设定为1200-1270摄氏度下恒温1-100小时进行P+区扩散。
在本实施例中，在N+型衬底上扩散形成N+区的方法包括：使用扩散炉，温度设定为1200-1270摄氏度下恒温1-100小时，通入N型参杂扩散源进行沉积和扩散。
在本实施例中，在PN结交界处采用蚀刻的方式，对PN结部分硅区域进行去除的方法包括：
通过干法或者湿法蚀刻的方式，对硅片进行蚀刻。
在本实施例中，在N+型衬底上通过扩散P+区和扩散N+区，在两个扩散交接面处形成PN结，利用这个PN结的反向击穿特性实现具有稳压功能的稳压二极管。同时在PN结交界处采用蚀刻的方式，对PN结部分硅区域进行去除，通过去除这部分区域，让PN结的浓度梯度有所调整，最终体现为PN结的击穿电压变化，从而增加了一个调整击穿电压的方式，降低了生产过程中对扩散温度精度的要求。
在本实施例中，通过在N+衬底上通过两次扩散分别在硅片表面形成P+区和N+区，同时将两个电极设定在两区表面，在PN结交界处进行蚀刻通过蚀刻深度来调整PN结界面参杂状况，具体蚀刻深度与击穿电压仿真曲线如图4。不同蚀刻深度下VI曲线仿真结果，由结果可以看出，通过蚀刻深度的调整图4中击穿电压由9V左右逐步变到11V左右然后由增加到13V，既通过蚀刻的深度可以调整击穿电压。
实施例三
本发明的具体实施方式如图5，整个流程说明如下：
硅片氧化：1100±100℃下恒温1-4小时，在硅表面反应生成一层氧化层，为后续扩散提供条件。
N+区扩散窗口光刻：使用光刻方式，在硅片表面做出相应N+扩散图形。
N+扩散：使用扩散炉，温度设定为1200-1270摄氏度下恒温1-100小时，通入N型参杂扩散源进行沉积和扩散。
P+区扩散窗口光刻：使用光刻方式，在硅片表面做出相应P+扩散图形。
P+扩散：硅片涂敷上P型参杂源，使用扩散炉，温度设定为1200-1270摄氏度下恒温1-100小时进行P+区扩散。
调整区蚀刻光刻：使用光刻方式，在硅片表面做出相应调整区图形。
调整区蚀刻：通过干法或者湿法蚀刻的方式，对硅片进行蚀刻。
调整区钝化：使用二氧化碳硅，或者玻璃或者氮化硅等钝化材料对蚀刻后的硅片进行钝化保护。
接触面光刻：通过光刻的方式，将部分需要上金属的区域外漏，为后续蚀刻提供条件。
接触面蚀刻：通过湿法或者干法蚀刻的方式，对需要上金属的区域进行蚀刻，为后续金属化连接提供条件。
表面金属化：通过蒸发或者化学镀的方式在蚀刻好的接触面形成一层金属层，便于后续封装，具体的说这个金属层可以是镍、金、钛、银、铝等单层金属或者复合而成的多层金属。
测试划片：使用专用测试仪表对制备好的芯片进行测试，不良品打点，然后使用划片机对硅片进行切割，为后续封装单个芯片提供条件。
封装测试：通过引线引出相关电极，并使用环氧树脂、金属或者陶瓷等材料对芯片进行保护，在经过最终成品测试，完成产品制备。
本发明在N+型衬底上通过扩散P+区和扩散N+区，在两个扩散交接面处形成PN结，利用这个PN结的反向击穿特性实现具有稳压功能的稳压二极管。同时在PN结交界处采用蚀刻的方式，对PN结部分硅区域进行去除，通过去除这部分区域，让PN结的浓度梯度有所调整，最终体现为PN结的击穿电压变化，从而增加了一个调整击穿电压的方式，降低了生产过程中对扩散温度精度的要求。
以上所述的实施例仅是对本发明优选方式进行的描述，并非对本发明的范围进行限定，在不脱离本发明设计精神的前提下，本领域普通技术人员对本发明的技术方案做出的各种变形和改进，均应落入本发明权利要求书确定的保护范围内。
Claims (9)
1.一种稳压管芯片的结构，其特征在于，包括：衬底N+区、P+区、N+区、阳极、阴极、蚀刻槽和钝化材料；
在衬底N+区上表面分别扩散出P+区和N+区；所述P+区上表面引出阳极，所述N+区上表面引出阴极；所述蚀刻槽位于两个扩散交接面形成的PN结处；所述钝化材料位于所述蚀刻槽的上表面。
2.根据权利要求1所述的稳压管芯片的结构，其特征在于，所述P+区引出的阳极和所述N+区引出的阴极均采取横向布局。
3.根据权利要求1所述的稳压管芯片的结构，其特征在于，通过控制蚀刻槽深H来调整击穿电压。
4.根据权利要求1所述的稳压管芯片的结构，其特征在于，所述钝化材料为：玻璃、二氧化硅、氮化硅或聚酰亚胺绝缘材料。
5.一种稳压管芯片的制作方法，其特征在于，包括：
在N+型衬底上通过两次扩散分别在硅片表面形成P+区和N+区，在两个扩散交接面处形成PN结；
在PN结交界处采用蚀刻的方式，对PN结部分硅区域进行去除，形成稳压管芯片。
6.根据权利要求5所述的稳压管芯片的制作方法，其特征在于，扩散前，将硅片在1100±100℃下恒温1-4小时，在硅片表面反应生成一层氧化层。
7.根据权利要求6所述的稳压管芯片的制作方法，其特征在于，在N+型衬底上扩散形成P+区的方法包括：在硅片氧化层表面涂敷上P型参杂源，使用扩散炉，温度设定为1200-1270摄氏度下恒温1-100小时进行P+区扩散。
8.根据权利要求6所述的稳压管芯片的制作方法，其特征在于，在N+型衬底上扩散形成N+区的方法包括：使用扩散炉，温度设定为1200-1270摄氏度下恒温1-100小时，通入N型参杂扩散源进行沉积和扩散。
9.根据权利要求5所述的稳压管芯片的制作方法，其特征在于，在PN结交界处采用蚀刻的方式，对PN结部分硅区域进行去除的方法包括：
通过干法或者湿法蚀刻的方式，对硅片进行蚀刻。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311595443.5A CN117542899A (zh) | 2023-11-27 | 2023-11-27 | 一种稳压管芯片的结构和制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311595443.5A CN117542899A (zh) | 2023-11-27 | 2023-11-27 | 一种稳压管芯片的结构和制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117542899A true CN117542899A (zh) | 2024-02-09 |
Family
ID=89791595
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311595443.5A Pending CN117542899A (zh) | 2023-11-27 | 2023-11-27 | 一种稳压管芯片的结构和制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117542899A (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09102618A (ja) * | 1995-10-06 | 1997-04-15 | Matsushita Electron Corp | ツェナーザッピング用ダイオード |
| US6586317B1 (en) * | 2001-05-08 | 2003-07-01 | National Semiconductor Corporation | Method of forming a zener diode in a npn and pnp bipolar process flow that requires no additional steps to set the breakdown voltage |
| US20040016971A1 (en) * | 2002-01-29 | 2004-01-29 | Ryuichiro Abe | Diode and producing method thereof |
| JP2009277756A (ja) * | 2008-05-13 | 2009-11-26 | Denso Corp | ツェナーダイオードおよびその製造方法 |
| CN104022162A (zh) * | 2013-03-01 | 2014-09-03 | 上海华虹宏力半导体制造有限公司 | Bcd工艺中的隔离型横向齐纳二极管及其制造方法 |
| CN105990452A (zh) * | 2015-03-19 | 2016-10-05 | 意法半导体(鲁塞)公司 | 具有可调整击穿电压的齐纳二极管 |
| CN110061066A (zh) * | 2019-04-30 | 2019-07-26 | 苏州固锝电子股份有限公司 | 一种浅沟槽的电极同侧二极管芯片的制造工艺 |
| CN112768355A (zh) * | 2019-11-06 | 2021-05-07 | 上海先进半导体制造有限公司 | 齐纳二极管的制作方法 |
-
2023
- 2023-11-27 CN CN202311595443.5A patent/CN117542899A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09102618A (ja) * | 1995-10-06 | 1997-04-15 | Matsushita Electron Corp | ツェナーザッピング用ダイオード |
| US6586317B1 (en) * | 2001-05-08 | 2003-07-01 | National Semiconductor Corporation | Method of forming a zener diode in a npn and pnp bipolar process flow that requires no additional steps to set the breakdown voltage |
| US20040016971A1 (en) * | 2002-01-29 | 2004-01-29 | Ryuichiro Abe | Diode and producing method thereof |
| JP2009277756A (ja) * | 2008-05-13 | 2009-11-26 | Denso Corp | ツェナーダイオードおよびその製造方法 |
| CN104022162A (zh) * | 2013-03-01 | 2014-09-03 | 上海华虹宏力半导体制造有限公司 | Bcd工艺中的隔离型横向齐纳二极管及其制造方法 |
| CN105990452A (zh) * | 2015-03-19 | 2016-10-05 | 意法半导体(鲁塞)公司 | 具有可调整击穿电压的齐纳二极管 |
| CN110061066A (zh) * | 2019-04-30 | 2019-07-26 | 苏州固锝电子股份有限公司 | 一种浅沟槽的电极同侧二极管芯片的制造工艺 |
| CN112768355A (zh) * | 2019-11-06 | 2021-05-07 | 上海先进半导体制造有限公司 | 齐纳二极管的制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20230223443A1 (en) | Silicon carbide semiconductor device | |
| US7936065B2 (en) | Semiconductor devices and method of manufacturing them | |
| KR101876579B1 (ko) | 전력용 반도체 소자 및 그 소자의 제조 방법 | |
| US4419681A (en) | Zener diode | |
| US4075649A (en) | Single chip temperature compensated reference diode and method for making same | |
| EP0211174B1 (en) | Monolithic temperature compensated voltage-reference diode and method for its manufacture | |
| WO2020217683A1 (ja) | 半導体装置および製造方法 | |
| CN117542899A (zh) | 一种稳压管芯片的结构和制作方法 | |
| JPS6135705B2 (zh) | ||
| JP3143915B2 (ja) | 電解エッチングされる半導体基板 | |
| CN113314951B (zh) | 一种vcsel芯片氧化实时监控方法及设备 | |
| CN108573857B (zh) | 高可靠性gpp芯片制备方法 | |
| JP2011210774A (ja) | 半導体装置の製造方法 | |
| RU2783629C1 (ru) | Стабилитрон на структуре "кремний на изоляторе" | |
| CN115274436B (zh) | 一种快恢复二极管及其制备方法 | |
| CN116053327A (zh) | 一种低击穿电压低漏电流的防护芯片及制作方法 | |
| RU2788587C1 (ru) | Диод с отрицательной дифференциальной проводимостью на структуре "кремний на изоляторе" | |
| RU2162622C1 (ru) | Низковольтный термокомпенсированный стабилитрон и способ его изготовления | |
| JP5467543B2 (ja) | 半導体装置およびその製造方法 | |
| JPH06204232A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH0864843A (ja) | ツェナーダイオードの製造方法 | |
| KR820000015B1 (ko) | 트랜지스터 | |
| CN112967927A (zh) | 一种具有稳定击穿电压的稳压二极管的制备方法 | |
| JP2022161357A (ja) | 半導体装置および製造方法 | |
| JP2006179518A (ja) | ツェナーダイオードの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |