KR820000015B1 - 트랜지스터 - Google Patents

Abstract

내용 없음.

Description

트랜지스터

제 1 도는 종래의 삼중확산형 실리콘 파워 트랜지스터를 보인 단면도.

제 2 도는 제 1 도에서 보인 종래의 트랜지스터의 베이스 에미터간 전압 V_BE의 온도 의존성을 보이기 위한 25℃, 75℃, 150℃에 있어서의 V_BE－I_C특성 곡선도.

제 3 도는 제 1 도에 보인 종래의 트랜지스터의 콜렉터전류 I_C에 대한 직류 전류 증폭을 h_FE의 직선성을 보이는 I_C－h_FE특성 곡선도.

제 4 도－제 9 도는 본 발명 실시예에 의한 삼중확산형 실리콘 파워 트랜지스터를 제조공정순으로 도시한 단면도.

제 10 도는 제 9 도에 도시한 본 발명 트랜지스터의 V_BE의 온도 의존성을 보이기 위해 25℃, 75℃, 150℃에 있어서의 V_BE－I_C특성 곡선도.

제 11 도는 제 9 도에 도시한 본 발명 트랜지스터의 I_C에 대한 h_FE의 직선성을 도시하는 I_C－h_FE특성 곡선도.

제 12 도는 본 발명을 적용한 확산 접합형 트랜지스터를 도시한 단면도.

본 발명은 입력특성 및 전류증폭율의 직선성이 뛰어난 트랜지스터에 관한 것이다.

트랜지스터에 있어서 온도변화에 의한 특성변동을 최소한으로 하기 위해 베이스 에미터 사이의 전압 V_BE의 온도 의존성을 될 수 있는 한 작게 하는 것이 바람직하고 또 일반적으로 트랜지스터의 입력전압이 되는 베이스 에미터 사이의 전압 V_BE을 적은 값으로 억제할 필요가 있다.

예를들면 콜렉터 전류가 최대 정격치일 때 V_BE값은 2V 이하라고 하는 등의 요구를 만족시키지 않으면 안된다. 그러나 제 1 도에 도시한 종래의 삼중확산형 실리콘 파워 트랜지스터, 즉 N형 실리콘기판 위에 확산에 의해 P형 베이스 영역(10)을 형성하고 이러한 베이스 영역(10) 속에 확산에 의해 N^＋형 에미터 영역(11)과 전극형성을 위한 P^＋형 베이스 저 저항 영역(12)을 형성하고 또 N형 실리콘 기판의 아랫면에서 불순물 확산을 함으로써 N^＋형 콜렉터 저 저항 영역(13)을 형성하고 이 N^＋형 콜렉터 저 저항 영역(13)과 베이스 영역(10)과의 사이에 남은 N형 실리콘 영역을 콜렉터영역(14)으로 하고 다시 상면에 SiO₂피막(15)을 형성하여 이 SiO₂피막(15)에 선택적으로 구멍을 형성하고 에미터 영역(11)과 P^＋형 베이스 저 저항영역(12)에 전극(16)(17)을, 또 아랫면의 N^＋형 콜렉터 저 저항영역(13)의 표면에 전극(18)을 각기 형성한 트랜지스터의 전술한 바와 같은 특성은 만족할 만한 것이 못되었다.

제 2 도는 제 1 도에 도시한 트랜지스터의 온도를 변수로하여 V_BE－I_C특성을 보인 것이며 이러한 특성 곡선에서 알 수 있는 바와 같이 25℃, 75℃, 150℃로 온도가 변화하는데 따라 특성이 대폭적으로 변화하여 같은 크기의 콜렉터 전류 I_C에 대해 베이스 에미터간 전압(V_BE)의 온도 의존성이 크다. 게다가 대전류 영역에서의 베이스 에미터간 전압이 온도가 증가함에 따라 과대하게 된다.

또 트랜지스터에 있어서 전류 증폭율의 전류의존성, 즉 h_FE의 직선성이 뛰어난 것이 바람직하다.

그러나 제 1 도에 도시한 종래의 트랜지스터의 h_FE－I_C특성은 제 3 도에 도시한 바와 같고 h_FE의 피크(peak)가 0.5A 근방에 있고, 특히 대 전류영역에서의 h_FE의 저하가 크고 I_C에 대한 h_FE의 직선성이 좋지 않다.

h_FE의 직선성이 나쁘면 충실도의 증폭특성을 얻을 수가 없으며 또 대 전류영역에서 h_FE가 저하되면 h_FE의 값을 어떤 일정치 이상으로 필요성이 있는 경우에 전류 용량을 크게 할 수가 없다.

그래서 본 발명의 목적은 상술한 바와 같은 결함을 시정하고 입력특성 및 전류 증폭율의 직선성이 뛰어난 트랜지스터를 제공하는데 있다.

이하 본 발명을 상세히 설명한다.

본 발명의 트랜지스터는 에미터 영역과 에미터 영역을 둘러싸는 베이스 전극 접속용 저저항영역과의 접합부 및 이러한 접합부의 근방을 제거함으로서 형성되는 홈을 구비하고 또 홈에 의해 전기한 에미터 영역과 전기한 베이스 저저항영역과의 사이가 완전히 분리되는 일 없이 에미터 접합의 일부로서 전기한 에미터 영역과 전기한 베이스 영역과의 접합을 구비하고 있음을 특징으로 하는 것이다.

이러한 트랜지스터에 있어서 베이스 저 저항영역의 깊이는 에미터 영역의 길이와 거의 같은 것이 바람직하다. 그러나 내압을 고려하여 에미터 영역의 깊이보다 깊은 것은 좋지 않고 에미터영역과 깊이가 같든가 그보다 약간 얕은 것이 바람직하다. 에미터 영역과 베이스 저 저항 영역과의 접합부에 형성되는 홈의 깊이는 본 발명의 목적을 달성하기 위해 또 2차 파괴에 강한 트랜지스터를 제공하기 위해 에미터 영역 깊이의 약 1/3 이상으로 하는 것이 좋고, 예를들면 에미터의 깊이가 15μ이라면 5μ 이상으로 하는 것이 좋다.

한편 홈의 깊이를 너무 깊게 하면 본 발명의 목적을 달성할 수 없음과 동시에 콜렉터 포화전압 V_CE(sat)이 과대해지므로 에미터 깊이의 2/3 이하로 하는 것이 좋다.

예를들면 에미터의 깊이가 15μ, 베이스 저 저항영역의 깊이가 12μ라면 약 10μ 이하로 하는 것이 좋다.

물론 홈의 깊이는 베이스 저 저항영역보다도 얕지 않으면 안되고 베이스 저 저항영역이 홈의 하부에 잔존하지 않으면 안된다. 트랜지스터를 이와같이 구성하면 베이스, 에미터간 전압(V_BE)의 온도 의존성이 작아짐과 동시에 V_BE의 값이 작아져 입력특성이 개선된다. 또 대전류영역에서의 전류 증폭율의 저하가 작아진다. 때문에 콜렉터 전류에 대한 전류 증폭율의 직선성이 좋게 된다. 또 2차 파괴에 강한 트랜지스터가 된다.

다음 본 발명의 실시예를 도면에 의거 설명하면 먼저 모체 반도체로서 비 저항 약 20Ω.cm의 N형 실리콘 웨이퍼를 준비하여 제 4 도에 도시한 바와 같이 아랫면에서 인(燐) 확산에 의해 표면 불순물농도 약 5×10²⁰atoms/㎤로 깊이 약 95μ의 N^＋형 콜렉터영역(20)을 또, 붕소확산에 의해 표면불순물농도 약 1×10¹⁸atoms/㎤로 깊이 약 20μ의 P형 베이스 영역(21)을 형성한 후 인확산에 의해 표면불순물농도 약 2×10²¹atoms/㎤로 깊이 약 3μ의 얕은 N^＋형 에미터영역(22)을 각기 공지된 일반적인 방법으로 형성하고 확산공정으로 형성된 웨이퍼 표면의 S_iO₂를 HF 엣칭액으로 제거했다. 또 제 4 도에 있어서 (24)는 모체의 N형 실리콘이 그대로 남겨진 두께 약 30μ의 N형 콜렉터 영역이다.

다음에 제 4 도에 도시한 것에 확산원으로서 산화붕소(B₂O₃: 고체)을 사용하여 N₂가스 분위기 중에서 1200℃, 120분간의 붕소확산 처리하여 표면불순물 농도 약 1×10²⁰atoms/㎤, 확산의 깊이 약 12μ의 P^＋형 베이스 저 저항영역(23)을 제 5 도에 도시한 바와 같이 형성했다. 이때 N^＋형 에미터영역(22) 및 N^＋형 콜렉터영역(20)에도 붕소가 확산되지만 N^＋형 에미터영역(22)과 N^＋형 콜렉터영역(20)의 표면의 인 농도가 P^＋형 베이스 저 저항영역(23)의 표면불순물농도보다 크므로 영역(20)(22)에 반전층이 형성되는 일은 없다.

또 이러한 열처리로 N^＋형 에미터영역(22)도 신장하여 약 15μ의 깊이가 되고 베이스 너비가 약 5.5μ가 된다.

다음에 제 6 도에 도시한 바와 같이 HF : HNO₃＝1 : 10으로 한 혼합산의 엿칭액│ 사용하여 공지의 포토엿칭법에 의해 N^＋형 에미타영역(22)과 P^＋형 베이스 저 저항영역(23)과의 경계부, 즉 에미타 접합부 및 P^＋형 베이스 저 저항영역의 일부를 제거하여 깊이 약 6μ의 홈(25)을 설했다. 이때 제 6 도에서 볼 수 있는 바와 같이 홈(25) 밑에 P^＋형 베이스 저 저항영역(23)의 일부가 잔존하도록 홈을 설한다.

즉, 잔존부(23a)를 설한다. 다음에 제 7 도에 도시한 바와 같이 HF : HNO₃: CH₃COOH＝1 : 3 : 1의 혼합산으로 된 엣칭액을 사용한 공지의 포토엣칭법으로 P^＋형 베이스 저 저항영역(23)을 P형 베이스영역(21) 안에 한정되도록 깊이 약 30μ의 메사엣칭(mesaetching)을 하여 홈(25a)을 형성했다.

다음에 홈(25)(25a)을 형성한 제 7 도에 도시한 바와 같은 것에 습기 및 산소가스를 포함한 산화성분위기 중에서 1050℃, 120분간의 열처리를 하여 제 8 도에 도시한 바와 같이 웨이퍼 표면에 약 8000Å 두께의 SiO₂피막(26)을 형성했다. 또 이러한 열처리로 불순물의 확산이 약간 진행하지만 극히 적은 것이므로 무시할 수가 있다. 다음에 NH₄F 엣칭액에 의한 공지의 포토엣칭법으로 에밋타, 베이스, 콜렉타의 각 전극을 형성할 곳의 SiO₂피막(26)을 선택적으로 제거하여 구멍(27)(28)을 제 9 도에 도시한 바와 같이 설했다. 이렇게 한 뒤 NiCl₂를 NaH₂PO₂H₂O(티오인산나트륨)으로 환원하여 넉켈을 석출하는 무전해 넉켈멕기법에 의해 N^＋형 콜렉터 영역(20)의 표면, N^＋형 에미타영역(22) 및 P^＋형 베이스 저 저항영역(23)의 표면에 먼저 얇은 닉켈층을 입혀 합금화의 열처리 후 재차 무전해 닉켈멕기를 하여 약 3μ 두께의 닉켈전극을 형성했다. 즉 제 9 도에 도시한 바와 같이 에미타전극(30), 베이스전극(31) 및 콜렉터전극(32)을 형성했다.

이렇게 한 뒤 웨이퍼를 절단하여 약 4.4mm 각의 독립된 트랜지스타 칩(Chip)으로 했다.

이와같이 만들어진 트랜지스터에 있어서 칩의 온도를 25℃, 75℃, 150℃로 바꾸었을 때의 V_BE－I_C특성변화, 즉 V_BE의 온도 의존성을 V_CE＝4V에서, 측정하여 보니, 제 10 도에 도시한 바와 같이 되었다.

이러한 특성곡선에서 알 수 있는 바와 같이 제 2 도에 도시한 특성을 갖는 종래의 트랜지스터와 비교하여 V_BE의 온도 의존성이 대폭적으로 개선되어 있다. 또 제 2 도에서는 콜렉터 전류 I_C＝10A에 있어서 베이스 에미러간 전압 V_BE이 150℃에서 약 2.5V인데 비해 제 10 도에서는 콜렉터전류 I_C＝150℃에 있어서 V_BE＝1.5V 정도로 작아져 있다. 즉 본 발명 실시예의 트랜지스터의 베이스 에미터 사이의 전압 V_BE를 작게 걸어주고도 큰 전류 영역에서 V_BE값의 조금의 변화로 조절할 수 있다.

또 본 실시예에서 제작된 트랜지스터에 있어서 콜렉터 전류 I_C에 대한 직류전류 증폭율 h_FE의 직선성을 V_CE＝4V로 측정하면 제 11 도에 도시한 바와 같이 되었다. 이러한 제 11 도의 곡선과 제 3 도의 곡선과의 비교에서 알 수 있듯이 제 11 도에서 직류 전류증폭율 h_FE의 피크(peak)가 약 I_C＝1.5A 근방에 있고, 제 3 도에서 h_FE의 피크가 약 0.5A 부근에 있고 본 발명의 트랜지스터 h_FE의 피크가 커다란 전류측에 존재하여 커다란 전류영역에 있어서의 직류 전류 증폭율 h_FE의 저하가 작아지고 있다. 이러한 것은 이와같은 크기의 트랜지스터의 실용 전류 허용 범위가 약 0.05－5A의 범위라는 것을 생각하면 직류 전류 증폭율 h_FE의 적선성이 상당히 우수하다는 것의 의미하고 있다. 이러한 직석성의 향상은 P^＋형 베이스 저 저항영역(23)이 일부 잔존되어 N^＋형 에미터영역(22)에 접하고 있는데 기인하고 있다. 또 본 실시예의 트랜지스터와 제 1 도에 도시한 바와 같은 종래의 트랜지스터와의 2차 강복파괴 내량을 비교 측정하면 본 발명의 트랜지스터가 우수하다.

이상 본 발명의 실시예에 대해 설명했으나, 본 발명은 상술한 실시예에만 국한되어 있는 것이 아니라 본 발명을 기초로 여러가지 변경이 가능하다.

예를들면 제 12 도에 도시한 바와 같이 N형 모체반도체를 그대로 베이스영역(21a)으로 한 확산접합형 트랜지스터, 즉 베이스영역(21a)을 확산으로 형성하지 않는 트랜지스터에 본 발명을 적용하더라도 같은 효과를 얻을 수 있다는 것이 확인되고 있다. 이러한 제 12 도의 트랜지스터의 설명은 제 9 도의 트랜지스터와 공통하는 부분을 동일 부호로 기재함으로서 상략한다.

아울러 본 발명을 요약 설명하면 다음과 같다.

트랜지스터 구조에 대한 새로운 실험으로서 베이스와 에미터 사이의 저항값이 제 6 도에서 보는 바와 같은 구조가 됨으로 하여 감소하게 되어 V_BE전압의 낮은 값에 대해서도 베이스 전류는 크게 흐르게 된다.

I_C＝－(h_FE) I_B의 식에서,

의 관계식을 대입해 보면,

h_IE값이 작아짐에 따라, I_C의 절대값이 V_BE같은 값에 대해서 증가함을 알 수 있다.

또한 베이스 전극부분(23)과 에미터 전극부분(25)가 직접 연결되어 있으므로 에미터와 베이스 사이의 전류는 실제 베이스층인(21)로 흐르기 보다는 대부분 전극들을 통해 직접 흐르게 되므로 베이스와 콜렉터 사이의(즉, (21) 부분과 (24) 부분) 누설 전류가 감소하게 된다.

이 누설 전류는 온도에 따라 증가하여 h_FE의 감소를 초래하는 요인인데 이와같은 구조를 만들어줌으로 하여 누설 전류를 감소시켜 주었으므로 h_FE의 온도에 따른 직선성이 향상되어진다.

홈(25)는 단지 2차 파괴에 강한 트랜지스터를 만들기 위해 형성해 둔 것으로 대략적으로 베이스 전극층 두께의 1/3－2/3가 되는 것이 적합한 것이며, 정확한 계산에 의한 결과는 아니다.

Claims (1)

1. 에미터영역과 콜렉터영역에, 전기한 에미터영역과 전기한 콜렉터영역과의 사이에 설치한 베이스영역과, 전기한 에미터영역을 감싸도록 형성되고, 또 전기한 콜렉터영역에는 도달하지 않도록 전기한 베이스영역 위에 형성된 베이스 전극 접속용의 베이스 저 저항영역과, 전기한 에미터영역과 전기한 베이스 저 저향영역과의 PN 접합의 일부를 잔존시키도록 전기한 에미터영역과 전기한 베이스 저 저항영역과의 사이에 설치한 홈을 구비하여서 됨을 특징으로 하는 트랜지스터.

Images