KR0144353B1

KR0144353B1 - 바이폴라소자의 제조방법

Info

Publication number: KR0144353B1
Application number: KR1019890012018A
Authority: KR
Inventors: 류시봉
Original assignee: 문정환; 엘지반도체주식회사
Priority date: 1989-08-23
Filing date: 1989-08-23
Publication date: 1998-07-01
Also published as: KR910005476A

Abstract

내용없음

Description

바이폴라 소자의 제조방법

제1도는 본 발명의 바이폴라 트랜지스터의 제조공정도

제2도는 본 발명의 바이폴라 트랜지스터의 평면도

제3도는 종래의 바이폴라 트랜지스터의 제조공정도

제4도는 종래의 바이폴라 트랜지스터의 평면도

*도면의 주요부분에 대한 부호의 설명

1,1-1:n형 기판2:매몰산화막

3,3a,3b:산화막4,8a,8b:홈식각부

5:실리콘6:p형 다결정실리콘

6a:P형 불순물 측면확산영역6b:베이스

7a:n⁺다결정실리콘7b:에미터

7b:콜렉터7c:n형 불순물 측면확산영역

9:격리영역9a:격리용 홈

본 발명은 바이폴라 소자의 제조방법에 관한 것으로, 특히 고주파 동작 및 집적도를 향상시킬 수 있음은 물론 다중 홈 식각 후 다결정실리콘으로 불순물을 주입하여 에미터와 베이스를 형성하여 줌으로써 n⁺매몰층 및 에피택셜층을 형성하지 않고도 콜렉터 직렬 저항을 감소시킬 수 있도록 한 것이다.

제3도는 종래의 NPN바이폴라 트랜지스터의 제조공정도이고, 제4도는 제3도의 NPN바이폴라 트랜지스터의 평면도이다.

종래의 NPN트랜지스터는 제3도a와 같은 p형 기판(10)에 제3도 b와 같이, 콜렉터 직렬 저항을 감소시키기 위한 n⁺매몰층(20)을 형성하고, 매몰층(20)을 형성하고, 매몰층(20)을 포함한 기판상에 n형 에피택셜층(30)상에 제1 산화막(35)을 얇게 증착한 후 소자를 격리시킬 부분의 제1산화막(35)을 이방성 식각한다.

이후에 제거된 제1산화막(35)하부의 n형 에피택셜층(30)에 p형 불순물을 주입하여 격리층(40)을 형성한다.

그리고 제3도 d와 같이 제1산화막(35)을 제거하고 제2 산화막(45)을 얇게 증착한 후 소정영역을 이방성 식각하여 n형 에피택셜층(30)내에 p형 불순물을 주입하여 에미터와 베이스를 형성한다.

이어서 제3도 e에 도시한 바와 같이 제2산화막(45)을 제거하고 제3산화막(55)을 얇게 증착한 후 소정영역을 이방성 식각한다. 이후에 식각된 영역의 n형 불순물을 주입하여 에미터(60) 및 콜렉터(70)를 형성시킨다.

제3도 f와 같이 기판 전면에 절연막(110)을 형성한 후 베이스, 에미터 및 콜렉터(50)(60)(70)상의 절연막(110)을 제거하여 콘택을 형성하고, 각 콘택에 금속으로 된 베이스전극(80), 에미터전극(90) 및 콜렉터전극(100)을 형성하여 제4도와 같은 NPN 트랜지스터 소자를 제조하였다.

제4도의 평면도를 참조하면 종래의 NPN트랜지스터는 베이스전극(80), 에미터전극(90) 및 콜렉터전극(100)이 일렬로 배열되어 있는 구조를 갖는다. 그러나, 이와 같은 종래의 NPN바이폴라 트랜지스터의 제조방법에 있어서는 n⁺매몰층(20)형성 후n형 에피택셜층(30)을 성장시켜야 하므로 이 n형 에피택셜층(30)의 성장에 따라 n⁺매몰층(20)의 모양이 이동되거나 비틈림 현상이 생기고, 이에 따라 다음 공정진행시 모양을 정확하게 맞추기가 어려움은 물론 집적도를 향상시키는데 한계가 있다.

본 발명은 상기한 바와 같이 종래 기술의 문제점을 해결하기 위한 것으로서, 매몰층과 에피택셜층을 형성하지 않고도 콜렉터 직렬 저항을 감소하고, 집적도를 향상시킬 수 있는 바이폴라 소자의 제조방법을 제공하는데 그 목적이 있다.

첨부된 도면 제1도와 제2도에 의하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.

제1도는 본 발명의 실시예에 따른 바이폴라 트랜지스터의 제조공정도이고, 제2도는 제1도의 평면도를 도시한 것이다.

제1도를 참조하여 본 발명의 바이폴라 트랜지스터의 제조방법을 설명하면, 먼저 제1도 a와 같은 n형 기판(1)에 소자격리를 위한 매몰산화막(2)을 산소 이온 주입이나 SOI기술(부도체위에 실리콘막 형성기술)을 이용하여 형성하고, 제1도 b와 같이 기판의 표면에 산화막(3)을 마스크층으로 성장시킨다.

이때, 참조번호 1-1은 매몰산화막(2)상의 기판을 나타낸다.

다음, p형 확산영역을 형성하기 위해 산화막(3)과, 매몰산화막(2)간의 기판(1-1)을 선택적으로 이방성 홈 식각법을 이용하여 식각하여 p형 확산영역을 위한 홈식각부(4)를 형성한다.

이때, 기판(1-1) 표면의 산화막(3)은 마스크층으로 매몰산화막(2)은 에치정지층으로 각각 이용한다.

제1도 c와 같이 상기 홈식각부(4)에 p형으로 도우핑된 P형 다결정실리콘(6)을 채우고(filling) 열처리를 하여 P형 다결정실리콘(6)중 베이스영역으로 이용할 부분에 p형 불순물을 확산시킨다.

이때, P형 다결정실리콘(6)의 측면 기판(1-1)에는 p형 불순물 측면확산영역(6a)이 형성된다.

이어서, P형 다결정실리콘(6)의 표면에 산화막(3a)을 형성시킨다.

제1도 d와 같이 마스킹 작업을 하여 에미터와 콜렉터가 형성될 부분을 정의하고, P형 다결정실리콘(6)과 산화막(3) 그리고 기판(1-1)과 산화막(3)을 홈식각하여 n형 확산영역용 홈식각부(8a, 8b)를 형성한다.

제1도 e와 f와 같이 홈식각부(8a, 8b)에 n⁺형으로 도우핑된 n⁺다결정실리콘(7)을 채우고 열처리하여 불순물을 확산시킨다.

이때, P형 다결정실리콘(6)의 식각에 의해 형성된 홈식각부(8a)에 채워진 n형으로 도우핑된 n⁺다결정실리콘(7)에 의해 확산된 영역을 콜렉터(7b)라 한다.

콜렉터(7b)와 에미터(7a)의 상부 표면에 산화막(3b)을 성장시킨다.

여기서, 7c는 n형 불순물 측면 확산영역이다.

이어서 소자를 서로 격리시키기 위해 마스킹 작업을 하여 격리영역을 정의하고 격리영역에 해당하는 산화막(3)과 기판(1-1) 및 산화막(3a,3b)과 P형 다결정실리콘(6)과 n+다결정실리콘(7)을 선택적 식각하여 격리용 홈(9a)을 형성한다.

이때 식각된 P형 다결정실리콘(6)은 베이스(6b)를 이루고, 식각된 n+다결정실리콘(7)은 에미터(7a)를 이루게 된다.

이후에 제1도 g와 같이 홈(9a)에 유전체나 p⁺다결정 실리콘을 채워 격리영역(9)을 형성한다.

이때, 에미터와 베이스 확산용 다결정실리콘이 접합하여 오동작하는 것을 방지하기 위해 각각의 다결정실리콘이 분리되도록 격리용 홈(9a)을 형성하고, 홈(9a)내에 격리영역(9)을 형성한 것이다.

도면상에는 도시되지 않았지만 n+다결정실리콘으로 형성된 에미터(7a), P형 다결정실리콘(6)으로 형성된 베이스(6b), n+다결정실리콘으로 형성된 콜렉터(7b)에 콘택을 형성하고 금속전극을 형성하면, 제2도에서와 같은 평면도를 갖는 바이폴라 트랜지스터를 제조할 수 있다.

제2도의 평면도를 참조하면, 본 발명은 베이스(6b)와 에미터(7a)가 격리영역(9)에 의해 격리되어 병렬 배열되고, 콜렉터(7b)는 이들과 일렬로 배열된 구조를 갖으며, 이웃하는 두 바이폴라 트랜지스터는 대칭적 구조를 갖는다.

상기와 같이 본 발명의 NPN트랜지스터는 종래와 같이 n⁺매몰층을 형성하지 않고서도 콜렉터 직렬저항을 감소시킬 수 있으며, 에피택셜층을 성장시킬 필요가 없으므로 원가가 절감되고 집적도를 향상시킬 수 있다.

특히, 쌍으로 된 NPN트랜지스터 형성에 더욱 유리하며, 상기와 같은 구조를 이용하면 실리콘 기판, n⁺형 다결정실리콘, p형 다결정실리콘 등을 이용한 저항을 정확하게 설계할 수 있는 효과가 있다.

Claims

n형 기판(1)에 소작격리용 매몰산화막(2)을 형성하는 공정과, 매몰산화막(2)상의 기판(1-1)표면에 산화막(3)을 형성하는 공정과, 마스킹 작업을 하여 베이스영역을 정의하고, 매몰산화막(2)상의 기판(1-1)을 식각하여 p형 확산영역을 위한 홈(4)을 형성하는 공정과, 홈(4)에 p형으로 도우핑된 다결정실리콘(6)을 채우고, 열처리하여 베이스영역을 형성하는 공정과, p형으로 도우핑된 다결정실리콘(6) 표면에 산화막(3a)을 형성하는 공정과, 마스킹 작업을 하여 에미터와 콜렉터영역을 정의하고, 산화막(3a)과 매몰산화막(2)상의 다결정실리콘막(6)과 산화막(3)과 매몰산화막(2)상의 기판(1-1)을 홈식각하여 n형 확산영역을 위한 홈(8a, 8b)을 형성하는 공정과, 홈(8a, 8b)에 n형으로 도우핑된 다결정실리콘(7)을 채우고 열처리하여, 다결정실리콘(6)이 제거된 홈(8a)에는 에미터(7a)를 형성하고, 기판(1-1)이 제거된 홈(8b)에는 콜렉터(7b)를 형성하는 공정과, n형으로 도우핑된 다결정실리콘(7)상에 산화막(3b)을 형성하는 공정과, 마스킹 작업을 하여 격리영역을 정의하고, 산화막(3,3a,3b)과 다결정실리콘(6,7) 및 기판(1-1)을 식각하여 격리용 홈(9a)을 형성하는 공정과, 홈(9a)에 유전체 또는 p⁺형으로 도우핑된 다결정실리콘을 채워 격리층(9)을 형성하는 공정과, 베이스, 에미터 및 콜렉터(6)(7a)(7b)상의 격리층을 제거하여 콘택을 형성한 후 전도성 금속을 형성하는 공정을 포함하는 것을 특징으로 하는 바이폴라 소자의 제조방법.