JPH0677262U - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0677262U
JPH0677262U JP6942893U JP6942893U JPH0677262U JP H0677262 U JPH0677262 U JP H0677262U JP 6942893 U JP6942893 U JP 6942893U JP 6942893 U JP6942893 U JP 6942893U JP H0677262 U JPH0677262 U JP H0677262U
Authority
JP
Japan
Prior art keywords
region
layer
junction
insulating material
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6942893U
Other languages
English (en)
Inventor
ウバルド マーチネリ ラモン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of JPH0677262U publication Critical patent/JPH0677262U/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402Field plates
    • H01L29/405Resistive arrangements, e.g. resistive or semi-insulating field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【目的】 表面降伏を起こさずにPN接合と表面との交
叉部に比較的高い電圧を保持し得る半導体装置を提供す
ることを目的とする。 【構成】 半導体ウエハ(12)は交叉部(32)及び
PN接合(28)を有する導電領域(18)と、絶縁層
(50)及び半絶縁層(52)とを有する。層(42)
は半絶縁層(52)を導電領域(26)にオーム接続す
る。層(54)は絶縁層(52)を導電領域(18)に
オーム接続する。半絶縁層は絶縁層を越えて延びウエハ
表面に接する。

Description

【考案の詳細な説明】
【0001】
【産業上の利用分野】
この考案は、PN接合と半導体ウエハ表面との交叉部(インタセプト)を覆う 不働態化構造に関するもので、更に詳しくは、表面降伏を起こさずにPN接合と 表面との交叉部に比較的高い電圧を保持し得るような構造に関するものである。
【0002】
【考案の背景】
固体半導体装置は、通常、P型領域とN型領域とによって1個以上のPN接合 が形成されている半導体材料のウエハを持っている。典型的なものでは、それら PN接合の少なくとも1個はウエハの表面と交叉している。たとえば、一般にブ レーナ半導体装置と呼ばれる装置、すなわちP型及び/またはN型導電領域をウ エハの主表面から半導体中に拡散させた形式の装置にあっては、各拡散領域のP N接合はウエハ主表面と交叉している。
【0003】 電力装置のようなものの場合には、その動作時に或るPN接合で可なり高い電 界を維持しなければならない。そのような(高電圧)PN接合はその理論的なバ ルク降伏値に近い電圧を保持し得るものであることが望ましい。特定のPN接合 で保持し得る電圧を高めるために、その接合とウエハ表面との交叉部を覆って不 働態化処理を施すことが通常行なわれる。この不働態化部は、通常、絶縁性また は半絶縁性材料の層の形をしていて、PN接合を外気から保護する働きをする。 この不働態化のために、種々の材料及びその組合わせが提案されており、普通使 用されている材料は、2酸化シリコン、窒化シリコン、半絶縁性多結晶シリコン (SIPOS)、及び種々のドープされた或いは非ドープのシリケート・ガラス 等である。
【0004】 PN接合が比較的高い電界を保持しているときには、その交叉部付近の部分は 特に表面電気的降伏を起こし易い。通常の不働態化処理を施した装置では、表面 電気的降伏は、その接合が耐え得る最大電圧であるPN接合バルク降伏電圧の7 0%から80%の電圧で発生し、装置を破壊する。PN接合交叉部近傍のウエハ 表面で電圧を分布させることによって表面電気的降伏電圧値を増大させる試みと して、種々の金属電界遮蔽構造が提案された。例えば、1983年5月24日発 行の「RCAテクニカル・ノート」1325頁のネイルソン(J.M.S.Ne ilson)氏他による「ダブル・フィールド・シールド構造」及び1983年 5月26日発行の「RCAテクニカル・ノート」1326頁のネイルソン氏他の 「テーパード・フィールド・シールド」を参照されたい。
【0005】
【考案の概要】
この考案による半導体装置構造は、第2導電型の領域とPN接合を形成する第 1導電型の領域を有する半導体ウエハより成り、上記PN接合はウエハの表面と 交叉(インタセプト)している。そのウエハ表面には電気的絶縁材料の層が設け られまたこの電気的絶縁材料層の上には半絶縁性材料の層が形成され、これら両 層がPN接合交叉部の上にありかつそのPN接合に付帯する空乏領域の上に延び ている。第1導電型の領域の一部と半絶縁性材料とをオーム接続する第1の手段 と、第2導電型の領域の一部と半絶縁性材料とをオーム接続する第2の手段とが 設けられている。この第1の手段は第2の手段から所定の距離だけ隔てられてい る。
【0006】
【実施例の詳細な説明】
図1と図2に例示されたように、この考案による電圧分布型不働態化層は、ブ レーナ・バイポーラ・トランジスタ10のような装置に容易に適用することがで きる。装置10は、第1と第2の主表面14と16を有するほぼ平坦な半導体ウ エハ12を持っている。第2の主表面16から第1の主表面14へ延びているの は第1導電型のコレクタ領域18である。コレクタ領域18は、第2主表面16 と一体の平坦な比較的高導電性部20と、この高導電性部20と一体で第1主表 面14まで延びる比較的低導電性部22とを持っている。これらの比較的高導電 性部20と比較的低導電性部22との間の界面は符号24で示された高・低接合 と呼ばれる。
【0007】 第1の主表面14からウエハ12の中へは第2導電型のベース領域26が延び ており、このベース領域はコレクタの低導電性部22に比べて比較的高導電性で ある。ベース領域26はコレクタの低導電性部22とベース・コレクタPN接合 28を形成している。このベース・コレクタPN接合28は第1主表面14から 所定の深さまで延びており、また接合28が第1主表面14と交叉部32を形成 するように湾曲部30を持っている。ベース領域26の境界の内側では第1主表 面14からウエハ12の中へ第1導電型のエミッタ領域34が延長しており、エ ミッタ・ベースPN接合36を形成している。第1導電型を有しコレクタの低導 電性部22に比べて比較的高導電性のコレクタ接触領域38が、第1主表面14 の周縁に沿ってウエハ12中へ延びている。
【0008】 第1主表面14の上には、エミッタ領域34とオーム接触を作るエミッタ電極 40と、ベース領域26とオーム接触を作るベース電極42が設けられている。 主表面14のエミッタ・ベース接合36交叉部上には絶縁層44が載っていてエ ミッタ電極40とベース電極42とを相互に隔てている。絶縁層44は例えば2 酸化シリコンより成り、エミッタ及びベースの両電極は例えばアルミニウムより 成るものである。例えばアルミニウムで作り得るコレクタ電極46は、第2主表 面16上でコレクタの比較的高導電性部20にオーム接触を形成している。
【0009】 動作時について説明すると、この装置のベース・コレクタPN接合28は或電 圧を保持し、それによって接合に隣接するベース及びコレクタ領域の部分26と 18中に空乏領域が発生する。この空乏領域の大きさは、接合の両側にあって、 半導体材料から可動電荷キャリヤが除去される距離で表わすことができる。特定 の半導体領域中の空乏領域の大きさは、その内部の不純物濃度分布、PN接合の 寸法形状、その接合が保持すべき電圧及び接合の端部における境界条件などの関 数である。また、或る接合によって保持される特定電圧に対して空乏領域が広け れば広いほどその接合における電界は弱くなることに注意されたい。接合が保持 し得る理論的最大電圧は、バルク降伏電圧と名付けられ、その電圧で空乏領域の 大きさは最大となる。
【0010】 この考案の構造においては、第1主表面14上にしかもベース・コレクタPN 接合28の交叉部32を覆うように電圧分布不働態化層48が設けられている。 この不働態化層48は、主表面14上に直接載っている絶縁層50とこの絶縁層 50上の半絶縁性層52で構成されている。絶縁層50は図2に示すように横寸 法D1を持っている。この絶縁層は、装置の動作時に交叉部32のところでベー ス・コレクタPN接合28に生ずるであろう最大空乏領域を覆うように、主表面 14上に位置づけされている。好ましい実施例においては、絶縁層50は2酸化 シリコンより成り、半絶縁性層52は抵抗率が約107 Ω-cm のSIPOSで形 成されている。高抵抗体として働くこの所要抵抗率を有するSIPOSは約10 %乃至20%の酸素濃度を有する。酸素添加多結晶シリコン材料であるこのSI POSの構造に関するこれ以上の詳細は、1977年3月2日付で松下氏他に与 えられた米国特許第4014037号「半導体装置」に記述されている。
【0011】 ベース電極42は、ベース領域26に接触する(ベース・コレクタPN接合2 8によって空乏化されない部分で)と共に半絶縁性層52とベース領域26との 間のオーム接続も行なう。好ましい実施例においては、このベース電極42は、 図2に距離D2で示すようにベース・コレクタPN接合の交叉部32から測って コレクタ領域の低導電性部22の上に或る所定の横方向距離だけ延長するように 、半絶縁性層52の上を覆っている。ベース電極42がコレクタ領域上に載って いることは絶対必要な条件ではないがそのような構造は一般にベース・コレクタ PN接合交叉部32のフィールド遮蔽と呼ばれている。
【0012】 第2のオーム接続54が、比較的高導電性のコレクタ接触領域38を介して、 半絶縁性層52をコレクタの比較的低導電性部分22にオーム接続している。接 続54は、ベース・コレクタPN接合28によって空乏化されない位置でコレク タ領域18に接触している。ベース電極42は図1及び図2にD3で示されるよ うに第2オーム接続54から所定距離隔てられている。この距離D3は装置の設 計バルク降伏電圧によって決定される。距離D3によって1ミクロン当たり約1 0ボルトに耐えられる。従って、例えば、100ミクロンのD3の場合にはベー ス・コレクタPN接合間の1000ボルトの電圧に耐えられる。距離D3の最適 寸法は、ベース・コレクタPN接合28のバルク降伏電圧のほぼ95%が得られ るように計算すべきである。もしこの寸法D3が最適値より大幅に大きい(例え ば、バルク降伏電圧の100%よりも大きい)と、装置の表面積が不当に犠牲に なる。また、D3が最適値より可なり小さいと早期表面電気的降伏が起こり易い 。
【0013】 通常の不働態化を施した装置では、最大バルク降伏電圧より相当に低い電圧で 降伏が起こるのが普通である。この考案の装置10では、電圧分布不働態化層4 8とそれに付属する接続が、ベース・コレクタPN接合28に生ずる電界をベー ス・コレクタPN接合28とコレクタ接触領域38の間の表面14上に一様に分 布させる。ベース領域26とコレクタ領域18の間の電圧は線形分布されるので 、ベース・コレクタPN接合28に生ずる空乏領域が拡げられる。これによって 、この考案の装置では、主表面と湾曲部30の近傍とにおける降伏電圧が高くな る。
【0014】 この考案の電圧分布型不働態化構造を利用することによって、1100乃至1 300ボルトという降伏電圧が得られるが、この電圧は不働態化されている接合 のバルク降伏電圧の95%から98%である。この考案を実施した装置では、1 000ボルトで20ワット以上(すなわち20ミリアンペア)を安全に消費する ことができた。さらに、この電圧分布型不働態化構造は、装置を例えば約200 ℃の範囲という様な可なり高い温度で動作させる場合に有利である。それは、高 い温度で生ずるSIPOSの抵抗率の低下は、高温下で必ず生ずるベース・コレ クタ接合両端間の漏洩の増大によるオフセット以上であるからである。
【0015】 この考案による構造は通常の処理技法を使用して形成することができる。また この構造は、半導体処理業界で使用されている普通のホトマスク法や被着法と完 全に両立し得るものである。更に、以上この考案をブレーナ・バイポーラ・トラ ンジスタへの応用について説明したが、その応用範囲はこの例に限定されるもの ではない。たとえば、この考案は、MOS装置のような電界効果トランジスタ、 サイリスタ、ダイオード及び非ブレーナ装置にも非ブレーナ半導体ウエハ表面に も、容易に適用し得る。この構造は、また、高圧電力集積回路のような平坦な集 積回路構造とも両立し得るものである。
【図面の簡単な説明】
【図1】この考案による構造の一例を実施した半導体装
置の一例平面図である。
【図2】図1の半導体装置の断面図である。
【符号の説明】
10 半導体装置 12 半導体ウエハ 14,16 ウエハの主表面 18 第2導電型の領域 26 第1導電型の領域 28 PN接合 32 PN接合と主表面との交叉部 42 半絶縁性材料層と領域26との第1接続手段 50 絶縁材料 52 半絶縁性材料層 54 半絶縁性材料層と第2導電型領域との第2接続手

Claims (8)

    【実用新案登録請求の範囲】
  1. 【請求項1】 第1導電型の領域(26)と、該ウエハ
    (12)の表面(14)との交叉部(32)を有しかつ
    それに関する空乏領域を有するPN接合(28)を該第
    1導電型の領域(26)と共に形成する第2導電型の領
    域(18)とを有する半導体ウエハ(12)と、両方共
    上記PN接合の交叉部(32)に重なりかつ該空乏領域
    上に延びている、該ウエハ表面(14)上の電気的絶縁
    材料の層(50)及び該電気的絶縁材料の層(50)上
    の約107 Ω-cm の抵抗率の半絶縁性材料の層(52)
    と、該半絶縁性材料の層(52)を該第1導電型の領域
    (26)の一部分にオーム接続する第1の手段(42)
    と、該半絶縁性材料の層(52)を該第2導電型の領域
    (18)の一部分にオーム接続する、該第1の手段より
    所定距離隔てられた第2の手段(54)とを含み、該半
    絶縁材料の層は該絶縁材料の層を越えて延び該ウエハ表
    面に接する構成としたことを特徴とする半導体装置(1
    0)。
  2. 【請求項2】 該第1導電型の領域(26)が、該第2
    導電型の領域(18)に比べて比較的高い導電率を有す
    る請求項1に記載の半導体装置。
  3. 【請求項3】 該第2導電型の領域(18)に隣接し、
    該ウエハの表面(14)に配置された比較的高い導電率
    の第2導電型の領域(38)と前記第2の手段(54)
    が該比較的高い導電率の第2導電型の領域(38)を含
    むことを特徴とする請求項2に記載の半導体装置。
  4. 【請求項4】 該比較的高い導電率の第2導電型の領域
    (38)はウエハ(12)の縁に隣接していることを特
    徴とする請求項3に記載の半導体装置。
  5. 【請求項5】 該電気的絶縁材料の層(50)が2酸化
    シリコンであることを特徴とする請求項1に記載の半導
    体装置。
  6. 【請求項6】 該半絶縁性材料の層(52)がSIPO
    Sであることを特徴とする請求項1に記載の半導体装
    置。
  7. 【請求項7】 該第1の手段(42)が該半絶縁性材料
    の層(52)及び該ウエハの表面(14)の上に載って
    いる金属層からなることを特徴とする請求項1に記載の
    半導体装置。
  8. 【請求項8】 該第2の手段(54)が、該半絶縁性材
    料の層(52)及び該ウエハの表面(14)の上に載っ
    ている金属層からなることを特徴とする請求項1に記載
    の半導体装置。
JP6942893U 1984-06-15 1993-12-27 半導体装置 Pending JPH0677262U (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US62093184A 1984-06-15 1984-06-15
US620931 1984-06-15

Publications (1)

Publication Number Publication Date
JPH0677262U true JPH0677262U (ja) 1994-10-28

Family

ID=24487993

Family Applications (2)

Application Number Title Priority Date Filing Date
JP13065385A Pending JPS6112069A (ja) 1984-06-15 1985-06-14 半導体装置
JP6942893U Pending JPH0677262U (ja) 1984-06-15 1993-12-27 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP13065385A Pending JPS6112069A (ja) 1984-06-15 1985-06-14 半導体装置

Country Status (2)

Country Link
JP (2) JPS6112069A (ja)
DE (1) DE3520599A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62199062A (ja) * 1986-02-27 1987-09-02 Toshiba Corp 半導体装置
JP2724707B2 (ja) * 1986-03-05 1998-03-09 イクシス・コーポレーション ブリッジ・メタル構造物を持つダイを有する半導体ウェーハおよびその製造方法
EP0255968A3 (en) * 1986-08-08 1988-08-10 SILICONIX Incorporated High sheet resistance polycrystalline silicone film for increasing diode breakdown voltage

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50115479A (ja) * 1974-01-22 1975-09-10
JPS50130368A (ja) * 1974-03-30 1975-10-15
JPS5224833A (en) * 1975-08-19 1977-02-24 Hideo Ikuta Rubber plant having variegated foliages
JPS5853860A (ja) * 1981-09-26 1983-03-30 Toshiba Corp 高耐圧プレ−ナ型半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1260618A (en) * 1969-08-09 1972-01-19 Soc Gen Semiconduttori Spa Planar junctions with integrated resistor, for high voltages
GB1348697A (en) * 1970-07-31 1974-03-20 Fairchild Camera Instr Co Semiconductors
NL7114864A (ja) * 1970-10-30 1972-05-03
BE785747A (fr) * 1971-07-02 1973-01-02 Philips Nv Dispositif semiconducteur

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50115479A (ja) * 1974-01-22 1975-09-10
JPS50130368A (ja) * 1974-03-30 1975-10-15
JPS5224833A (en) * 1975-08-19 1977-02-24 Hideo Ikuta Rubber plant having variegated foliages
JPS5853860A (ja) * 1981-09-26 1983-03-30 Toshiba Corp 高耐圧プレ−ナ型半導体装置

Also Published As

Publication number Publication date
DE3520599A1 (de) 1985-12-19
JPS6112069A (ja) 1986-01-20

Similar Documents

Publication Publication Date Title
US6407413B1 (en) Semiconductor device with guard ring and Zener diode layer thereover
JP3904648B2 (ja) 半導体装置
CA1037160A (en) Semiconductor device having at least one pn junction and channel stopper surrounded by a protective conducting layer
US7196376B2 (en) Trench-type power MOSFET with embedded region at the bottom of the gate and increased breakdown voltage
US8735262B2 (en) Semiconductor device having a through contact and a manufacturing method therefor
US4806999A (en) Area efficient input protection
JPH0457111B2 (ja)
JPH06349849A (ja) 高耐圧薄膜半導体装置
US5218226A (en) Semiconductor device having high breakdown voltage
TW454328B (en) ESD protection circuit triggered by diodes
JP2680788B2 (ja) 集積化構造の能動クランプ装置
US4000507A (en) Semiconductor device having two annular electrodes
JP3869580B2 (ja) 半導体装置
JPH0648691B2 (ja) 半導体デバイス及びその製造方法
US4860083A (en) Semiconductor integrated circuit
JPH0677262U (ja) 半導体装置
GB2084397A (en) Semiconductor integrated circuit
JP3311166B2 (ja) 絶縁ゲート型半導体装置
JPS6239547B2 (ja)
JP4029549B2 (ja) 半導体装置
JPH0475657B2 (ja)
JP3217484B2 (ja) 高耐圧半導体装置
JPH055373B2 (ja)
US20240222476A1 (en) Wide based high voltage bipolar junction transistor with buried collectors as hybrid igbt building block
US10964780B2 (en) Semiconductor device

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19950725