JPS5853860A - 高耐圧プレ−ナ型半導体装置 - Google Patents

高耐圧プレ−ナ型半導体装置

Info

Publication number
JPS5853860A
JPS5853860A JP15139881A JP15139881A JPS5853860A JP S5853860 A JPS5853860 A JP S5853860A JP 15139881 A JP15139881 A JP 15139881A JP 15139881 A JP15139881 A JP 15139881A JP S5853860 A JPS5853860 A JP S5853860A
Authority
JP
Japan
Prior art keywords
substrate
voltage
high resistance
film
junction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15139881A
Other languages
English (en)
Inventor
Jiro Yoshida
二朗 吉田
Akio Nakagawa
明夫 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP15139881A priority Critical patent/JPS5853860A/ja
Publication of JPS5853860A publication Critical patent/JPS5853860A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は高耐圧プレーナ臘半導体装置に関する。
一般にプレーナ履の半導体装置は逆バイアス電圧を印加
し良場合、接合Ｏわん一部に電界集中が生じ、平ｔｉｉ
ｍ合に比べて降伏電圧が低い事は良く知られている。こ
の丸め、高耐圧素子においては接合を平面接合とするメ
ず層構造が多く用いられている。しかし、メｇ″臘構造
社シリ；ン基板ＫＩＩＡい溝を柵る等製作技術の困−が
多い。これに対し、プレーナ鳳構造は製造技術上の困難
は少ない一方、メナ朦に比して耐圧が低いという問題点
があうた。
プレーナ朦構造において耐圧を向上させる方法としては
、従来、素子周囲に基板と異なる導電ｔ１１゜拡散層を
リング状に形成するガードリング法中。
接合の露出部分を絶縁膜で被い、更にその上に導電膜を
形成し、その一方を拡散層に電気的に！ＩＩ触させるフ
ィールドプレート法が知られている。
ガードリング構造は素子にかかる逆電圧を主接合とガー
ドリング接合で分割する丸め、ガードリングの本数を増
す事によってかな９の高耐圧を期待す６事がで自る。し
かし、ガードリングの本数を増すと素子面積は急歇に増
加してしまうと共に、ガードリングと主接合、或いは隣
接し九ガードリング相互の間の距離を最適に設計する事
が極めて離しくなり、集用的には使用し得る本数は制限
されてしまう０ フィールドプレート構造はガードリング構造に比べ製造
は容易であるが、−刃高耐圧は得られないという問題が
ある０この理由を第１図に模式的に示し九０図中１１は
鳳蓋半導体基板、１２はｐ１１拡散層、１３は絶縁属、
１４はフィールドプレートを示している０また、図中破
線で示し九のは逆電圧印加時の空乏層の拡がりの様子で
ある０第１図（→はフィールドプレート下の絶縁膜１３
の厚さが薄い場合で、この場合、絶縁属の担う電圧は小
さいためにフィールドプレートが切れた部分で接合−０
曲率とほとんど同程度の一率を持って空乏層が伸びてい
る０この丸め、フィールドプレートの切れ九部分に電界
が集中し、高耐圧を望む事はで自ない〇一方、第１図（
呻で示し７ｖ：０は絶縁属が厚い場合であるが、この場
合接合終端部近傍で空乏層が拡散層と同程度の一率を持
つため、この部分で降伏がおきやすく、中はり高耐圧は
望めない０フイールトフレートトシテ０ＩＩｌａはｇｉ
ｌ１図（４、（ｂ）　Ｏ中間の条件になる様に絶縁属の
厚さを定めたものであるが、その場合で％接合終端近傍
、及びフィールドプレートの切れた部分における空乏層
形状の一率の緩和には限度があシ、とプわけ拡散層の拡
赦深さが浅い場合には、フィールドプレート構造を用い
る事による著しい耐圧の向上は望めない。
本発明は上記の点に鑑みてなされた４のであ如数Ｚｏｏ
　Ｖ以上の耐圧を容易に実現できる構造の＾耐圧プレー
ナ臘半導体装置を提供するものである。
以下図面を用いて本発明の詳細な説明する０第２図は本
発明の一実施例を模式的に示しえものである。図中２１
はｎｆＪ半導体基板、ｎはｐＨ拡赦層、るは絶縁膜、ス
は高抵抗導電膜、６は半導体と為抵抗導電膜を電気的に
接触させるための金属膜である。第２図に示した構造を
有する半導体装置に逆電圧を印加すると、ｎで示し九拡
数層と社で示した基板の間の電位差によシ高抵抗導電膜
Ｕに微小電流が流れ、この電流による電位降下のために
高抵抗導電膜上の電位は拡散層に電気接触させた部分よ
り基仮に電気接触させた部分に向って線形に増加する。
この結果、高抵抗導電膜はその上で電位が線形に変化し
ているフィールドプレートと同等の働きをする。この場
合の空乏層の伸び方を第２図中に破線で示した０図中に
示し九空乏層の形から明らかなように１本発明の構造を
用いれば接合の一率に伴なう電界集中の効果は著しく緩
和され、素子の降伏電圧は平面接合の場合に極めて近い
ものとなる。
以上に述べた構造を適用するＷＡＫ注意すべき事は、高
抵抗導電膜を流れる電流が接合の逆電流と同程度かそれ
以下におさえるよう導電膜として抵抗の高い物質を選ぶ
盛暑がある事である。−例として、素子耐圧を８００ｖ
として考えてみると、導電膜として比抵抗１．６ＫＱ４
、導電膜の長さ１００μｍ厚さ２０００Ｘ　（１）　４
のを用いると流れる電流は導電膜の幅１１当ｐｌｏｊＡ
ｍ度である。この程度の電流は素子特性を損なうものと
は言えず、十分に実用性のあるものである０高抵抗導電
属としては現状では不純物をドープしていないポリシリ
コンが高抵抗性、及び加工性の点で最適であると考えら
れる０高抵抗導電膜としてポリシリコンを用いた場合の
本発明の他の実施例を第３図に示す０第３図に示しに構
造は次の工程で作製する事かで−る０まず％　ｎ］１半
導体基板３１上に酸化ＪＩＩ３４を形成し、この酸化膜
を選択除去する事によって作製し丸窓よりｐｍ領域３２
．　　ｎ十型領域羽を拡散によシ形成する。
ｎ十臘拡散層は、チャネルストッパとしての役割を果た
すものである。この１橿に続いて酸化編上にアンドープ
のポリシリコンを通常のＣＶＤ法で形成し、その後図中
あで示した部分を残してポリシリコンを除去する。次に
ポリシリコンを酸化ｌ［３６で被覆し、この被覆酸化膜
の一部を選択除去し死後Ｍ等の金属Ｊによｌ）　ｐａｌ
　、　ａｌｌ拡飲層とポリシリコン膜を電気的に接触さ
せる。
以上述べて自たように１本発明によれば容易な１楊によ
）ｉ１６耐圧プレーナー臘半導体装置の作製が可能であ
り、しかもガードリング構造を用い九場合のような素子
面積の増大という問題も回避できるため製造歩留まシの
向上が可能である。
なお、本発明で述べた構造はＭ０８トランジスタ、バイ
ポーラトランジスタ等、いかなる素子にも適用できる。
また、実施例としてはアンドープポリシリコンを高抵抗
導電膜とした場合について述べ九が、この導電膜Ｆｉ鳥
抵拭で加工性に富む物質であれば良く、ポリシリコンに
限定されるものでない事は言うまでもない。
【図面の簡単な説明】
ｌ／Ｉｉ１図（ａ）　、　（ｂ）は従来のフィールドプ
レート構造の動作を説明するための模式図、第２図は本
発明一実施例の構造の動作原理を示すための模式図。 第３図は高抵抗導電体としてポリシリコンを使用した場
合の本Ｊｉｉｆ！ｉＪの他の実施例の模式図である。 ２１　、３１　・ｎ−基板半導体、２２．３２・ｐｉｉ
拡散領域、あ・・・ｎｆＪ拡散領域、２４・・・高抵抗
導電体。 β、３４．３６・・・絶縁属、　　あ・・・アンドープ
ポリシリコン、２５．３７　　金属膜。 代理人　弁理士　　則　近　憲　佑 （ほか１名） 第　　１　　図 （ムフ

Claims (1)

    【特許請求の範囲】
  1. ＠１導電型の半導体基板の表面に選択的に形成され九該
    基板の導電型と異なる第２導電臘の拡歌領域を有する半
    導体装置において、前記基板と帥記拡敏領域の形成する
    接合の基板表面に露出した部分が絶縁属で被われ、かつ
    この絶縁属上に高抵抗導電体層を有し、この高抵抗導電
    体層の一端が前記半導体基板と電気的に接触するととも
    に、高抵抗導電体の他の一端が前記拡歌領域と電気的に
    接触することを特徴とする高耐圧プレーナ臘半導体装置
    。
JP15139881A 1981-09-26 1981-09-26 高耐圧プレ−ナ型半導体装置 Pending JPS5853860A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15139881A JPS5853860A (ja) 1981-09-26 1981-09-26 高耐圧プレ−ナ型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15139881A JPS5853860A (ja) 1981-09-26 1981-09-26 高耐圧プレ−ナ型半導体装置

Publications (1)

Publication Number Publication Date
JPS5853860A true JPS5853860A (ja) 1983-03-30

Family

ID=15517711

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15139881A Pending JPS5853860A (ja) 1981-09-26 1981-09-26 高耐圧プレ−ナ型半導体装置

Country Status (1)

Country Link
JP (1) JPS5853860A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59217359A (ja) * 1983-05-26 1984-12-07 Hitachi Ltd 高耐圧プレ−ナ型半導体装置
JPS6112069A (ja) * 1984-06-15 1986-01-20 ゼネラル・エレクトリック・カンパニイ 半導体装置
JPS6120063U (ja) * 1984-07-10 1986-02-05 三洋電機株式会社 抵抗体内蔵半導体装置
JPS6267871A (ja) * 1985-09-20 1987-03-27 Toshiba Corp 半導体装置
JPS62165363A (ja) * 1986-01-16 1987-07-21 Toshiba Corp 高耐圧パワ−集積回路
JPH0358429A (ja) * 1989-07-21 1991-03-13 Motorola Semiconducteurs Sa 高電圧半導体デバイスとその製造方法
JPH11288949A (ja) * 1998-02-24 1999-10-19 Samsung Electronics Co Ltd 半絶縁ポリシリコン（ｓｉｐｏｓ）を用いた電力半導体装置及びその製造方法
JP2012182302A (ja) * 2011-03-01 2012-09-20 Toyota Motor Corp 半導体装置
WO2015097581A1 (en) * 2013-12-23 2015-07-02 Hkg Technologies Limited Power semiconductor devices having semi-insulating field plate

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59217359A (ja) * 1983-05-26 1984-12-07 Hitachi Ltd 高耐圧プレ−ナ型半導体装置
JPS6112069A (ja) * 1984-06-15 1986-01-20 ゼネラル・エレクトリック・カンパニイ 半導体装置
JPH0677262U (ja) * 1984-06-15 1994-10-28 ゼネラル・エレクトリック・カンパニイ 半導体装置
JPS6120063U (ja) * 1984-07-10 1986-02-05 三洋電機株式会社 抵抗体内蔵半導体装置
JPH0440274Y2 (ja) * 1984-07-10 1992-09-21
JPS6267871A (ja) * 1985-09-20 1987-03-27 Toshiba Corp 半導体装置
JPS62165363A (ja) * 1986-01-16 1987-07-21 Toshiba Corp 高耐圧パワ−集積回路
JPH0358429A (ja) * 1989-07-21 1991-03-13 Motorola Semiconducteurs Sa 高電圧半導体デバイスとその製造方法
JPH11288949A (ja) * 1998-02-24 1999-10-19 Samsung Electronics Co Ltd 半絶縁ポリシリコン（ｓｉｐｏｓ）を用いた電力半導体装置及びその製造方法
JP4607266B2 (ja) * 1998-02-24 2011-01-05 フェアチャイルドコリア半導體株式会社 半絶縁ポリシリコン（ｓｉｐｏｓ）を用いた電力半導体装置及びその製造方法
JP2012182302A (ja) * 2011-03-01 2012-09-20 Toyota Motor Corp 半導体装置
WO2015097581A1 (en) * 2013-12-23 2015-07-02 Hkg Technologies Limited Power semiconductor devices having semi-insulating field plate

Similar Documents

Publication Publication Date Title
US4412242A (en) Planar structure for high voltage semiconductor devices with gaps in glassy layer over high field regions
US4399449A (en) Composite metal and polysilicon field plate structure for high voltage semiconductor devices
US4053916A (en) Silicon on sapphire MOS transistor
GB2087649A (en) Semiconductor switching devices
US5003372A (en) High breakdown voltage semiconductor device
JP3983671B2 (ja) ショットキーダイオード
CN1692449B (zh) 具有可编程阈值电压的dmos器件
JPS5853860A (ja) 高耐圧プレ−ナ型半導体装置
JPH09116094A (ja) 多結晶シリコンで限定された拡散抵抗体
US5323041A (en) High-breakdown-voltage semiconductor element
JPH0324788B2 (ja)
JPS59132671A (ja) 縦型ｍｏｓトランジスタ
JPS63194367A (ja) 半導体装置
GB2071416A (en) Shorted-emitter thyristor device
US5270566A (en) Insulated gate semiconductor device
JP3163674B2 (ja) 浮遊電流の少ない高電圧半導体素子
JPH08130317A (ja) 抵抗性フィ−ルドプレ−トを備えた半導体装置
PL83293B1 (ja)
JP4797484B2 (ja) Ｆｌｒ領域を有する半導体素子
JPS63168051A (ja) 相補ｓｏｉ型横方向絶縁ゲート整流器
JP4697384B2 (ja) 半導体装置
JPH06326253A (ja) 高圧抵抗
JP2522350B2 (ja) 半導体集積回路の保護装置
US4712126A (en) Low resistance tunnel
JPS5988872A (ja) 半導体集積回路装置