JPH0440274Y2 - - Google Patents

Info

Publication number
JPH0440274Y2
JPH0440274Y2 JP1984104039U JP10403984U JPH0440274Y2 JP H0440274 Y2 JPH0440274 Y2 JP H0440274Y2 JP 1984104039 U JP1984104039 U JP 1984104039U JP 10403984 U JP10403984 U JP 10403984U JP H0440274 Y2 JPH0440274 Y2 JP H0440274Y2
Authority
JP
Japan
Prior art keywords
base
resistor
region
electrode
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1984104039U
Other languages
English (en)
Other versions
JPS6120063U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP10403984U priority Critical patent/JPS6120063U/ja
Publication of JPS6120063U publication Critical patent/JPS6120063U/ja
Application granted granted Critical
Publication of JPH0440274Y2 publication Critical patent/JPH0440274Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

【考案の詳細な説明】 (イ) 産業上の利用分野 本考案は抵抗体内蔵半導体装置、特にポリシリ
コン抵抗体を内蔵した高耐圧半導体装置の改良に
関する。
(ロ) 従来の技術 従来第2図イ及びロに示す様な抵抗を内蔵した
高耐圧トランジスタはすでに多くの半導体装置に
組込まれている。
斯る半導体装置は、コレクタ領域となるN型の
半導体基板21と、基板21表面に2重に拡散し
て形成したP型のベース領域22及びN+型のエ
ミツタ領域23と、基板21表面にエミツタ領域
23と同時にベース領域22を囲む様に形成した
ガードリング領域24と、基板21を被覆する酸
化膜25と、ベース領域22の外側の酸化膜上に
付着したポリシリコンより成る抵抗体26と、ベ
ース領域22とオーミツクコンタクトとして抵抗
体26と接続するベース電極28と、エミツタ領
域23とオーミツクコンタクトして抵抗体26と
接続するエミツタ電極29と、ガードリング領域
24とコンタクトして内側に延在する様に形成し
たシールドアルミ電極30と、抵抗体と接続する
ベースボンデイングパツド31より構成されてい
る。
(ハ) 考案が解決しようとする問題点 従来の高耐圧の抵抗体内蔵半導体装置では抵抗
体26をベース領域22の外側に配置していた。
この配置だと高耐圧化のためにベース電極28を
フイールドプレートにシールドアルミ電極30を
シールドアルミとしてベース領域22を包囲する
様に形成してもベース電極28とエミツタ電極2
9を抵抗体26と接続するためにこれらの一部を
分断して形成しなければならなかつた。そのため
この部分のコレクタ.ベース接合面ではフイール
ドプレートが存在しないために表面再結合の影響
で空間電荷層が狭まつて耐圧が低下し、不安定と
なる。またシールドアルミ電極30は実質的なト
ランジスタ領域を包囲できないためにシールドア
ルミとしての役目を完全に果せずに耐圧が不安定
になる。さらに抵抗体26をベース領域22の外
部へ配置するためにどうしてもチツプサイズが大
きくなるという欠点があつた。
(ニ) 問題点を解決するための手段 本考案は斯上の欠点に鑑みてなされ、抵抗体2
6をコレクタ.ベース接合面上に配置し、さらに
フイールドプレートの一部として活用することに
より、従来の欠点を除去した。
(ホ) 作用 本考案によれば抵抗体26をフイールドプレー
トの一部として活用するのでコレクタ.ベース接
合面全周にわたつてフイールドプレートを構成で
きる。更にシールドアルミ電極30で実質的なト
ランジスタ領域を完全に包囲することができる。
従つて安定した高耐圧トランジスタを得る事がで
きた。
(ヘ) 実施例 本考案に依る抵抗体内蔵半導体装置は第1図イ
及びロの如くコレクタ領域となる半導体基板1
と、基板1表面に2重に拡散して形成したベース
領域2及びエミツタ領域3と、基板1をコレクタ
としてベース領域2とエミツタ領域3とで構成さ
れるトランジスタ4と、基板1表面を被覆する酸
化膜5と、ポリシリコン抵抗より成るコレクタ.
ベース接合面に沿つて配置したベース抵抗6とベ
ース領域2上に配置したエミツタ抵抗7と、蒸着
アルミニウムより成るベース電極8とエミツタ電
極9とトランジスタ4を包囲するシールドアルミ
電極10とベースボンデイングパツド11から構
成されている。
本考案の最も特徴とする点はベース抵抗6をコ
レクタ.ベース接合面上に配置してこれとベース
電極8及びベースボンデイングパツド11とでフ
イールドプレートを構成することにある。ベース
電極8とベース抵抗6及びベースボンデイングパ
ツド11はベース領域2からコレクタ.ベース接
合面を越えてコレクタ領域まで達し、ベース電極
8はベース領域2とオーミツクコンタクトしてベ
ース抵抗6と接続し、さらにエミツタ抵抗7と接
続している。ベース抵抗6はベースボンデイング
パツド11と接続している。この構造によればベ
ースボンデイングパツド11にベース電圧を印加
した場合、各々の直下の基板1表面は酸化膜5を
はさんでベース電圧からの電界を受け、特に低濃
度のコレクタ領域で空間電荷層が広がりやすい性
質になる。このため基板1表面でコレクタ.ベー
ス接合面から広がる空間電荷層はコレクタ側に大
きく広がる事になる。
ところで、ベース電極8とベースボンデイング
パツド11を結ぶコレクタ.ベース接合面は2線
路ある。これらを1線路のベース抵抗6で接続す
ると必ずその一部分を覆えない部分ができてしま
い、この部分の基板1表面では表面再結合の影響
で空間電荷層が狭くなつて耐圧が低下する。そこ
でベース抵抗6を2分割して接続する事によりフ
イールドプレートをコレクタ.ベース接合面全周
にわたつて分断することなく配置する事ができ
る。このため空間電荷層が広がらない部分は無く
なり、トランジスタの高耐圧化が図れる。この場
合ベース抵抗6はコレクタ.ベース接合面上に配
置する関係上線長が短くなり、また並列接続の合
成抵抗となるために抵抗値が小さくなる恐れがあ
るが、ポリシリコンにドープする不純物量を調整
して所望の抵抗値が得られる様に比抵抗を決めれ
ば問題はない。
本考案のもうひとつの特徴はベース抵抗6をコ
レクタ.ベース接合面上に配置したためにシール
ドアルミ電極10で実質的にトランジスタとして
動作する領域を完全に包囲する事ができる点にあ
る。この構造によればシールドアルミ電極10は
基板1とオーミツクコンタクトしながら包囲する
のでコレクタ.ベース接合面から広がつた空間電
位層をここで押える事ができ、耐圧の安定化が図
れる。
本考案による抵抗体内蔵半導体装置は以下の様
に形成できる。N型の半導体基板1上に選択拡散
によりP型のベース領域2およびN+型のエミツ
タ領域3を2重に形成する。基板1表面は拡散等
による熱処理やCVD等により酸化膜5で被覆さ
れている。この酸化膜5上にCVD法等によりポ
リシリコン層を付着する。このポリシリコン層は
あらかじめ不純物をドープしたものを用いるかも
しくは後からイオン注入して所望の比抵抗を得
る。ポリシリコン層は所望の形状にエツチングさ
れて各抵抗体6,7を形成する。その後アルミニ
ウムを蒸着し、各電極8,9,10とベースボン
デイングパツド11を形成する。
(ト) 考案の効果 本考案に依れば、耐圧を決めるPN接合面の全
周にわたつてフイールドプレートを構成すること
ができるのでトランジスタの高耐圧化が図れる。
また、トランジスタをシールドアルミ電極10で
完全に包囲することができるので、耐圧の安定化
が図れる。このため、高耐圧で安定したトランジ
スタを容易に設計することができる。さらに抵抗
体をトランジスタの領域内に収めるため、チツプ
サイズの縮少化も同時に図れる。
【図面の簡単な説明】
第1図イは本考案による抵抗体内蔵半導体装置
を説明する平面図で第1図ロは第1図イの−
線断面図である。第2図イは従来の抵抗体内蔵半
導体装置を説明する平面図で第2図ロは第2図イ
の−線断面図である。 主な図番の説明、1は半導体基板、9はエミツ
タ電極、8はベース電極、10はシールドアルミ
電極、11はベースボンデイングパツドである。

Claims (1)

  1. 【実用新案登録請求の範囲】 コレクタとなる一導電型の半導体基体と、前記
    半導体基体の表面に形成した逆導電型のベース領
    域と、前記ベース領域の表面に形成した一導電型
    のエミツタ領域と、前記ベース領域と前記半導体
    基体との境界によつて形成され前記半導体基体の
    表面に環状に露出したPN接合と、前記半導体基
    体の表面を被覆する絶縁膜と、前記ベース領域に
    オーミツク接触し前記PN接合を覆うように前記
    絶縁膜上に延在するベース電極と、前記ベース領
    域の取り出し電極となるボンデイングパツドと、
    前記ベース電極と前記ボンデイングパツドとの間
    に接続され前記PN接合の一部を覆うように前記
    絶縁膜上を延在するポリシリコンから成るベース
    抵抗とを具備し、 前記PN接合の全周において、その表面を前記
    絶縁膜を介して前記ベース電極、前記ベース抵抗
    または前記ボンデイングパツドが覆うように配置
    したことを特徴とする抵抗体内蔵半導体装置。
JP10403984U 1984-07-10 1984-07-10 抵抗体内蔵半導体装置 Granted JPS6120063U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10403984U JPS6120063U (ja) 1984-07-10 1984-07-10 抵抗体内蔵半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10403984U JPS6120063U (ja) 1984-07-10 1984-07-10 抵抗体内蔵半導体装置

Publications (2)

Publication Number Publication Date
JPS6120063U JPS6120063U (ja) 1986-02-05
JPH0440274Y2 true JPH0440274Y2 (ja) 1992-09-21

Family

ID=30663403

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10403984U Granted JPS6120063U (ja) 1984-07-10 1984-07-10 抵抗体内蔵半導体装置

Country Status (1)

Country Link
JP (1) JPS6120063U (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2757864B2 (ja) * 1986-07-03 1998-05-25 ローム 株式会社 半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5853860A (ja) * 1981-09-26 1983-03-30 Toshiba Corp 高耐圧プレ−ナ型半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5853860A (ja) * 1981-09-26 1983-03-30 Toshiba Corp 高耐圧プレ−ナ型半導体装置

Also Published As

Publication number Publication date
JPS6120063U (ja) 1986-02-05

Similar Documents

Publication Publication Date Title
US4831424A (en) Insulated gate semiconductor device with back-to-back diodes
GB2087648A (en) Improvements in or relating to high voltage semiconductor devices
JPH0324791B2 (ja)
JPH0440274Y2 (ja)
JP3297087B2 (ja) 高耐圧半導体装置
JPH02110976A (ja) 絶縁ゲート型半導体装置
JP2932308B2 (ja) 半導体装置
JP4697384B2 (ja) 半導体装置
JP2629426B2 (ja) 2重拡散型misfetを備えた半導体装置及びその製造方法
JPS6244535Y2 (ja)
JP2937099B2 (ja) 2方向性2端子サイリスタ
JPH0412673Y2 (ja)
JP2852557B2 (ja) 半導体装置
JPH0671074B2 (ja) 半導体装置
JPS61278161A (ja) 高耐圧半導体装置
JP2650405B2 (ja) バイポーラトランジスタ
JPH0129795Y2 (ja)
JP3149913B2 (ja) トランジスタの製造方法
JP3435171B2 (ja) 高耐圧半導体素子
JPS5823476A (ja) トランジスタ
JP2682231B2 (ja) 半導体装置
JP2782758B2 (ja) 半導体集積回路
JPH079385Y2 (ja) 半導体集積回路装置
JPS60123050A (ja) 半導体集積回路
JP2676958B2 (ja) 縦型電界効果トランジスタ