JP4697384B2

JP4697384B2 - 半導体装置

Info

Publication number: JP4697384B2
Application number: JP2004010063A
Authority: JP
Inventors: 淳竪谷
Original assignee: Sanken Electric Co Ltd
Current assignee: Sanken Electric Co Ltd
Priority date: 2004-01-19
Filing date: 2004-01-19
Publication date: 2011-06-08
Anticipated expiration: 2024-01-19
Also published as: JP2005203658A

Description

本発明は抵抗素子を内蔵する半導体装置、特に小面積で能動素子及び抵抗素子等を構成する半導体領域全周の耐圧を向上できる半導体装置に関する。

ダイオード又はトランジスタ等の能動素子及びこの能動素子と電気的に接続された抵抗素子を一体的に集積化した半導体装置は公知である。例えば、下記の特許文献１は多数の半導体層を形成した半導体基板の上面に絶縁膜を介して多結晶シリコン（ポリシリコン）から成る膜抵抗素子を設けた半導体装置を示す。多結晶シリコンから成る抵抗素子を形成するには、イオン注入や複雑で微細な加工技術を必要とし且つ所要の抵抗値を得るために比較的大きな面積で形成しなければならないため、半導体装置の大型化を招来する。特に、集積度の低い半導体装置では抵抗素子による半導体装置の大型化が大きな問題となる。また、下記の特許文献２に開示されるように半導体基板内に形成された拡散層によって抵抗素子を形成した半導体装置が提案されている。

特開平７−３２６７７２号公報（第３頁、図１）特公昭５１−２２７９４号公報（第４頁、図５−ｂ）

しかしながら、拡散層によって抵抗素子を形成した半導体装置においても、一般的に高い抵抗値を有する電流経路の長い拡散抵抗素子は形状が大型化するため、半導体装置の小型化が困難である。このため、本願出願人は、能動素子を構成する半導体領域の一部を拡散抵抗素子として使用する新規な半導体構造を開発し、特願２００３−８７４６７号として特許出願を行った。この半導体構造では、半導体構造の深さ方向に能動素子を形成し、半導体構造の主面と並行な横方向に抵抗素子を形成するため、半導体素子を大型化せずに、能動素子と抵抗素子とを併有する半導体素子を形成できる。

ところで、上記の半導体素子では能動素子を構成する半導体領域で抵抗素子を形成するため、能動素子を高耐圧化するためには抵抗素子の耐圧を向上する必要がある。例えば下記の特許文献３に開示される半導体装置に示されるフィールドプレート構造及び下記の特許文献４に開示される半導体装置に示されるＦＬＲ（フィールド・リミッティング・リング［Ｆield Ｌimiting Ｒing］）構造を設けて半導体装置の耐圧を向上することが知られている。

特開平５−２９９６４０号公報（第４頁、図６）特開平１１−２９７９９４号公報（第８頁、図６及び図７）

この場合、半導体領域に形成される抵抗素子の両端子間を電気的に分離するため、その全周に亘ってフィールドプレートを形成できず、抵抗素子を構成する半導体領域の耐圧をフィールドプレートにより向上することは不可能である。一方、半導体領域の全周に亘って形成されるＦＬＲ構造により、半導体領域全周の耐圧を向上することは可能であるが、半導体領域が大型化する問題点がある。即ち、ＦＬＲ構造を備えた抵抗素子内に小さな曲率を有する屈曲形状や、緻密に配置された渦巻形状等に抵抗素子を形成することが困難となり、高い抵抗値を有する抵抗素子を小面積の半導体領域内に形成することができない。

そこで、本発明の目的は、耐圧の高い小占有面積の半導体領域を設けた半導体装置を提供することにある。

本発明による半導体装置は、第１の半導体領域(1)及び第１の半導体領域(1)とは異なる導電型により第１の半導体領域(1)の表面の一部に形成される第２の半導体領域(2)を有する半導体層(20)と、第１及び第２の開口部(4b,4c)をもって半導体層(20)の主面(20a)を被覆する絶縁膜(4)と、絶縁膜(4)を介して半導体層(20)の主面(20a)上に互いに離間して形成される第１の電極(5)及び第２の電極(6)とを備える。第２の半導体領域(2)は、第１の開口部(4b)内の第１の電極(5)に電気的に接続される第１の領域(10)と、第２の開口部(4c)内の第２の電極(6)に電気的に接続される第２の領域(11)と、第１の領域(10)と第２の領域(11)との間に形成される抵抗領域(13)とを有する。第１の電極(5)は、絶縁膜(4)の第１の開口部(4b)内に配置されて第２の半導体領域(2)の主面(2a)に接触する主電極部(5a)と、主電極部(5a)に接続され且つ絶縁膜(4)を介して第２の半導体領域(2)の抵抗領域(13)を被覆する延長部(5b)とを有する。第２の電極(6)は、絶縁膜(4)の第２の開口部(4c)内に配置されて第２の半導体領域(2)の主面(2a)に接触する主電極部(6a)を有する。第２の半導体領域(2)と同一の導電型の半導体領域から成る電界緩和領域(31)を第２の半導体領域(2)から離間して且つ第１の電極(5)の延長部(5b)と第２の電極(6)との間に形成し、電界緩和領域(31)により、空乏層を連続的に形成して、第１の半導体領域(1)と第２の半導体領域(2)との界面に形成されるＰＮ接合(41)の電界集中を緩和する。第１の電極(5)の延長部(5b)と第２の電極(6)との間に第２の半導体領域(2)から離間して電界緩和領域(31)を形成するとは、第１の電極(5)の延長部(5b)の端部に接する接線と第２の電極(6)の端部に接する接線との間に、第２の半導体領域(2)から離間して電界緩和領域(31)を形成することを意味する。

互いに離間して形成される第１の電極(5)と第２の電極(6)との間に介在する第２の半導体領域(2)は、抵抗素子となり、第１の電極(5)の延長部(5b)は、第１の半導体領域(1)と第２の半導体領域(2)との界面に形成される第１のＰＮ接合から広がる空乏層(41)のカーバチャを緩和し、第１のＰＮ接合(41)の曲部近傍に起こる電界集中を抑制するフィールドプレートを形成する。また、フィールドプレートによる電界緩和効果が得られない第１の電極(5)の延長部(5b)と第２の電極(6)との間の第２の半導体領域(2)にＦＬＲとして作用する電界緩和領域(31)を設けることにより、第１の電極(5)の及ばない部分にも空乏層を連続的に形成して、フィールドプレートによる電界緩和効果を補完することができる。このため、第１の半導体領域(1)と第２の半導体領域(2)との界面に形成される第１のＰＮ接合(41)に逆方向電圧が印加されたときに、第１の電極(5)の延長部(5b)と電界緩和領域(31)とにより、電界集中を良好に緩和できる空乏層を形成でき、ＰＮ接合の安定な高耐圧化を図ることができるので、小さな占有面積で半導体領域全周の耐圧の向上が可能となる。

第１の電極(5)によるフィールドプレートと、電界緩和領域(31)によるＦＬＲを併用して、半導体領域(2)の全周に連続的に曲率の大きな空乏層を形成することができる。このため、小さな占有面積で半導体領域のＰＮ接合の曲部に起こる電界集中を緩和して半導体領域全周の耐圧を向上できるので、抵抗素子を内蔵する高耐圧の半導体装置の小型化を実現できる。

以下、双方向ダイオードを含む本発明による半導体装置の実施の形態を図１〜図８について説明する。
本実施の形態の半導体装置は、図１〜図３に示すように、Ｎ−型半導体領域を構成する第１の半導体領域(1)と、第１の半導体領域(1)とは異なる導電型により第１の半導体領域(1)の主面(1a)上に隣接して形成されたＰ＋型半導体領域を構成する第２の半導体領域(2)と、第１の半導体領域(1)とは異なる導電型により第１の半導体領域(1)の主面(1a)とは反対側の他面に隣接して形成されたＰ＋型半導体領域の第３の半導体領域(3)とを有する半導体層(20)を備え、半導体層(20)の主面(20a)とは反対側の底面(20b)には、接地電極(8)が形成される。従って、第２の半導体領域(2)と第３の半導体領域(3)とは互いに同一の導電型であり、第２の半導体領域(2)及び第３の半導体領域(3)と第１の半導体領域(1)とは異なる導電型である。図４及び図５に示すように、互いに離間して形成された第１〜第３の開口部(4b〜4d)を有する絶縁膜(4)は、半導体層(20)の主面(20a)を被覆する。

図４に示すように、第１〜第３の電極(5〜7)は縁部導体(16)から間隙部(15)を介して離間した位置に配置される。第２の半導体領域(2)には第１の領域(10)、第２の領域(11)及び第３の領域(12)が互いに離間して形成され、第１〜第３の領域(10〜12)の各曲部には電界集中を緩和する湾曲接合部(2d)が設けられる。第１の電極(5)は、絶縁膜(4)の第１の開口部(4b)を通じて第２の半導体領域(2)の第１の領域(10)に電気的に接続され、第２の電極(6)は、絶縁膜(4)の第２の開口部(4c)を通じて第２の半導体領域(2)の第２の領域(11)に電気的に接続される。同様に、第３の電極(7)は、絶縁膜(4)の第３の開口部(4d)を通じて第２の半導体領域(2)の第３の領域(12)に電気的に接続される。第１の領域(10)と第２の領域(11)は、第２の半導体領域(2)によって形成された第１の抵抗領域(13)を通じて電気的に接続され、第１の領域(10)と第３の領域(12)は、第２の半導体領域(2)によって形成された第２の抵抗領域(14)により電気的に接続される。

図５に示すように、第２の半導体領域(2)の第１の領域(10)と第２の領域(11)との間を接続する第１の抵抗領域(13)は、第１の領域(10)に接続された蛇行部(2e)と、蛇行部(2e)と第２の領域(11)との間に接続された直線状部(2f)とを有する。第１の抵抗領域(13)が幅狭の帯状の蛇行部(2e)を有することで、第１の領域(10)と第２の領域(11)との間に所望の長さを有する第１の抵抗領域(13)を比較的小さな占有面積で形成できる。このため、比較的小さな占有面積で第１の抵抗領域(13)に所要の高い抵抗値を付与することができる。また、第１の領域(10)と第３の領域(12)との間を接続する第２の抵抗領域(14)は、第１の抵抗領域(13)より幅が広く且つ直線的に延伸する帯状に形成される。このため、第２の抵抗領域(14)は、第１の抵抗領域(13)より低い抵抗値を有する。

本実施の形態では、複数回屈曲する幅狭の帯状に形成される第１の抵抗領域(13)は相対的に高い抵抗値、例えば５kΩに設定され、直線的な幅広の帯状に形成される第２の抵抗領域(14)は相対的に低い抵抗値、例えば２４０Ωに設定される。
通常の動作時には第１及び第２の領域(10,11)間と第１及び第３の領域(10,12)間の抵抗素子が動作し、過電圧が印加された時は図６に示す双方向ダイオード(9)がオンしてバックメタルとしての接地電極(8)を通じて電流を流すことができる。第１の抵抗領域(13)及び第２の抵抗領域(14)の抵抗値は、第１及び第２の抵抗領域(13,14)を構成する第２の半導体領域(2)の幅、長さ及び深さ並びに不純物濃度により適宜設定し又は調整することができる。

絶縁膜(4)は、例えば半導体層(20)の主面(20a)を熱酸化して形成されたシリコン酸化膜(SiO₂)から成り、第１〜第３の領域(10〜12)と第１〜第３の電極(5〜7)とを電気的に接続する３つの開口部(4b〜4d)が形成される。開口部(4b〜4d) が形成された絶縁膜(4)は、第１の半導体領域(1)、第２の半導体領域(2)及び第３の半導体領域(3)が露出する半導体層(20)の主面(20a)を被覆し、絶縁膜(4)を介して互いに離間して配置される第１の電極(5)、第２の電極(6)及び第３の電極(7)は、各開口部(4b)を通じて第２の半導体領域(2)の第１の領域(10)、第２の領域(11)及び第３の領域(12)にそれぞれ電気的に接続される。

図１及び図２に示すように、第１〜第３の電極(5〜7)は、絶縁膜(4)の開口部(4b)を通じて第２の半導体領域(2)の第１〜第３の領域(10〜12)にそれぞれ接触する主電極部(5a〜7a)と、主電極部(5a〜7a)から第２の半導体領域(2)と並行に延伸し且つ絶縁膜(4)を介して第１の半導体領域(1)の主面(1a)を被覆する延長部(5b〜7b)とを備える。第１〜第３の電極(5〜7)は例えば周知のアルミニウム(Al)蒸着等の方法により形成される。第１の電極(5)は一方のダイオード(9a)のアノード電極、第１の抵抗領域(13)の一端の電極及び第２の抵抗領域(14)の一端の電極を構成する。また、第２の電極(6)は第１の抵抗領域(13)の他端の電極を構成し、第３の電極(7)は第２の抵抗領域(14)の他端の電極を構成する。図４に示すように、第２の半導体領域(2)に形成された第１の抵抗領域(13)の蛇行部(2e)は、絶縁膜(4)を介して第１の電極(5)の延長部(5b)により被覆される。このため、第１の電極(5)の延長部(5b)が放熱体として良好に機能し、第１の抵抗領域(13)で発生した熱を延長部(5b)を通じて外部へ放出することができる。この結果、抵抗値の変動や半導体素子の特性変動を良好に防止することができる。

また、図３〜図５に示すように、第１の電極(5)の延長部(5b)と第２の電極(6)との間に介在する第１の抵抗領域(13)の直線状部(2f)の外側には、直線状部(2f)から離間して第１の電界緩和領域(31)が形成されている。更に、図３〜図５に示すように、第１の電極(5)と第３の電極(7)との間に介在する第２の抵抗領域(14)の外側には、第２の抵抗領域(14)から離間して第２の電界緩和領域(32)が形成されている。第１の電界緩和領域(31)及び第２の電界緩和領域(32)は、第２の半導体領域(2)と同一の導電型のＰ＋型半導体領域から成る。

図１〜図３に示すように、第３の半導体領域(3)は、第１の半導体領域(1)に隣接して、半導体層(20)の主面(20a)に向けて下面から上方に広がる傾斜縁部(3b)を有する。第３の半導体領域(3)の傾斜縁部(3b)は、図５に示すように、第１の半導体領域(1)の外周縁を包囲して枠状に形成される。傾斜縁部(3b)の上面には、縁部導体(16)が接続されている。図１〜図３に示すように、第２の半導体領域(2)と第３の半導体領域(3)との間に第１の半導体領域(1)が形成されるので、第１の半導体領域(1)の主面(1a)に第２の半導体領域(2)が接触し、第１の半導体領域(1)の主面(1a)とは反対側の他面及び外周部に第３の半導体領域(3)の主面(3a)及びその傾斜縁部(3b)が接触する。第３の半導体領域(3)の主面(3a)とは反対側の他面は、半導体層(20)の他面(20b)として接地電極(8)に電気的に接続される。接地電極(8)は、例えばアルミニウム(Al)等から成る金属膜を半導体層(20)の他面(20b)にスパッタリング又は真空蒸着することにより形成することができる。

図１に示すように、第１の半導体領域(1)と第２の半導体領域(2)との界面には第１のＰＮ接合(41)が形成され、第１の半導体領域(1)と第３の半導体領域(3)との界面には第２のＰＮ接合(42)が形成されるため、主として破線部(21)で示す領域に第１の電極(5)から接地電極(8)に向かう半導体層(20)の深さ方向に能動素子としての双方向ダイオード(9)のＰＮＰ構造が形成される。即ち、双方向ダイオード(9)は、図６に示すように互いに逆極性に接続された一方のダイオード(9a)と他方のダイオード(9b)とを有し、一方のダイオード(9a)はアノード領域を形成する第２の半導体領域(2)とカソード領域を形成する第１の半導体領域(1)とにより構成され、他方のダイオード(9b)はアノード領域を形成する第３の半導体領域(3)とカソード領域を形成する第１の半導体領域(1)とにより構成される。
図３に示すように、第１の半導体領域(1)と第１の電界緩和領域(31)との界面には第３のＰＮ接合(43)が形成され、第１の半導体領域(1)と第２の電界緩和領域(32)との界面には第４のＰＮ接合(44)が形成される。

第１の半導体領域(1)と第２の半導体領域(2)との界面に形成された第１のＰＮ接合(41)に逆方向電圧が印加されたとき、第１のＰＮ接合(41)から空乏層が広がる。この空乏層は、第１〜第３の電極(5〜7)の延長部(5b〜7b)によって構成されるフィールドプレートによって、第１の半導体領域(1)内に良好に広げられる。即ち、図１に示すように、第２の電極(6)は、主電極部(6a)から第２の半導体領域(2)と並行に延伸し且つ絶縁膜(4)を介して第１の半導体領域(1)の主面(1a)を被覆する延長部(6b)を有し、延長部(6b)は、第１の電極(5)の延長部(5b)と同様にフィールドプレートを形成する。同様に、第３の電極(7)は、主電極部(7a)から第２の半導体領域(2)と並行に延伸し且つ絶縁膜(4)を介して第１の半導体領域(1)の主面(1a)を被覆する延長部(6b)を有し、延長部(6b)は、第１の電極(5)の延長部(5b)と同様にフィールドプレートを形成する。

また、第１〜第３の電極(5〜7)の延長部(5b〜7b)によって構成されるフィールドプレートの効果が及ばない領域には、ＦＬＲとして機能する第１の電界緩和領域(31)と第２の電界緩和領域(32)が形成されており、フィールドプレートによる電界集中緩和効果が補完されている。即ち、第１の電極(5)の延長部(5b)と第２の電極(6)の延長部(6b)との間には第１の電界緩和領域(31)が形成されており、第１の電極(5)の延長部(5b)及び第３の電極(7)の延長部(7b)との間には第２の電界緩和領域(32)が形成されている。このため、第１のＰＮ接合(41)から広がる空乏層が、第１の半導体領域(1)と第１の電界緩和領域(31)との界面に形成された第３のＰＮ接合(43)及び第１の半導体領域(1)と第２の電界緩和領域(32)との界面に形成された第４のＰＮ接合(44)に到達すると、第３のＰＮ接合(43)及び第４のＰＮ接合(44)からも空乏層が広がり、空乏層のカーバチャ（曲率）を緩和することができる。この結果、第１のＰＮ接合(41)の全周にわたって、電界集中を良好に緩和できる連続した空乏層を形成することができる。

半導体層(20)は、第３の半導体領域(3)を構成する厚さ２００〜３００μm程度のＰ＋型シリコン基板を出発母材として形成され、この基板の上面に、例えば厚さ４０μm程度の第１の半導体領域(1)をエピタキシャル成長で形成させる。次に、図示しないが周知のフォトリソグラフィ技術により所定の形状を有する拡散マスクを基板の主面に被覆する。拡散マスクに形成された開口には、第１〜第３の領域(10〜12)、第１及び第２の抵抗領域(13,14)及び第１及び第２の電界緩和領域(31,32)を形成する部分の第１の半導体領域(1)の上面が露出する。続いて、拡散マスクの開口を通じて第１の半導体領域(1)の主面(1a)にＰ型不純物を拡散して１５μm程度の厚さで第２の半導体領域(2)と第１及び第２の電界緩和領域(31,32)を形成する。また、第３の半導体領域(3)のうち半導体層(20)の主面(20a)に露出する部分は、Ｎ型不純物を拡散して形成する。このように、エピタキシャル成長層により第１の半導体領域(1)を形成すれば、図６に示す双方向ダイオード(9)を構成する２つのダイオード(9a,9b)の耐圧をほぼ等しくすることができる。

本実施の形態の半導体装置では、下記の作用効果が得られる。
［１］互いに離間して形成される第１の電極(5)と第２の電極(6)との間及び第１の電極(5)と第３の電極(7)との間にそれぞれ介在する第２の半導体領域(2)を異なる抵抗値を有する抵抗素子として使用することができる。
［２］ＦＬＲとして機能する第１の電界緩和領域(31)と第２の電界緩和領域(32)によって、フィールドプレートによる電界集中緩和効果が補完され、ＰＮ接合(41)の全周にわたって、電界集中を良好に緩和できる曲率の大きい連続的な空乏層を形成することができる。このため、ＰＮ接合の高耐圧化を安定して図ることができる。また、フィールドプレート効果が及ばない領域をＦＬＲで補完する構造としたため、高耐圧化構造を比較的小さな占有面積で構築することができる。
［３］第１及び第２の領域(10,11)間で連続する複数の蛇行部(2e)及び直線状部(2f)を有する第１の抵抗領域(13)に大きな抵抗値を付与することができる。また、第１の抵抗領域(13)の直線状部(2f)から離間して第１の電界緩和領域(31)を形成するので、複数の蛇行部(2e)を互いに隣接して配置でき、半導体層(20)に対する第２の半導体領域(2)の占有面積を比較的小さくすることができる。
［４］第１の電極(5)の延長部(5b)が蛇行部(2e)の曲部に起こる電界集中を良好に緩和するフィールドプレートとして作用するので、第２の半導体領域(2)を相対的に幅狭に且つ小さな曲率で形成することができ、高い抵抗値を有し且つ高耐圧の第１の抵抗領域(13)を比較的小さな占有面積で形成できる。
［５］半導体層(20)の深さ方向に能動素子を形成し、半導体層(20)の主面(20a)と並行な方向に抵抗素子を形成するので、半導体装置を大型化せずに、高耐圧の半導体装置を形成できる。
［６］一方のダイオード(9a)のアノード領域の一部として第１及び第２の抵抗領域(13,14)を作用させて、双方向ダイオードの電流容量を増大させることができる。
［７］相対的に抵抗値の高い第１の抵抗領域(13)を屈曲形状で形成したので、１つの半導体層(20)内に抵抗値の高い第１の抵抗領域(13)と抵抗値の低い第２の抵抗領域(14)とを集積できると共に、その占有面積を十分に小さくすることができる。

本発明の実施態様は前記の実施の形態に限定されず、種々の変更が可能である。例えば、３つ以上の抵抗領域(13,14)を第２の半導体領域(2)に設けてもよい。また、図示の波形パターンに限らず、半導体基板の形状又は抵抗値の設定等の諸条件により渦巻状等の様々な形状に第１の抵抗領域(13)を形成することが可能である。また、図示の一重の第１及び第２の電界緩和領域(31,32)に限定されず、二重以上の電界緩和領域を設けてもよい。更に、図６に示す抵抗値の異なる２つの抵抗領域(13,14)を備えた双方向ダイオードについて上記の実施の形態を説明したが、単方向ダイオード、サイリスタ、トランジスタ又はパワーＩＣ等の異なる形態のＰＮ接合を有する半導体素子を備えた半導体装置にも本発明を適用することができる。また、第１の電界緩和領域(31)を第１の電極(5)の延長部(5b)の側面側まで延伸させても良い。

本発明は、抵抗値の高い拡散抵抗を比較的小さい占有面積で集積でき、且つ素子の耐圧向上に効果が顕著である。

図４に示す双方向ダイオードのＸ−Ｘ線に沿う断面図図４に示す双方向ダイオードのＹ−Ｙ線に沿う断面図図４に示す双方向ダイオードのＺ１−Ｚ１線に沿う断面図本発明を適用した双方向ダイオードの平面図図４の双方向ダイオードの半導体層の主面を示す平面図図４の双方向ダイオードの電気回路図空乏層の形成状態を示す図４のＺ２−Ｚ２線に沿う一部断面図空乏層の形成状態を示す図４のＺ１−Ｚ１線に沿う一部断面図

符号の説明

(1)・・第１の半導体領域（Ｎ−型半導体領域）、 (1a)・・主面、 (2)・・第２の半導体領域（Ｐ＋型半導体領域）、 (2a)・・主面、 (2b)・・一端、 (2c)・・他端、 (2d)・・湾曲接合部、 (2e)・・蛇行部、 (2f)・・直線状部、 (3)・・第３の半導体領域（Ｐ＋型半導体領域）、 (3a)・・主面、 (3b)・・傾斜縁部、 (4)・・絶縁膜、 (4a)・・主面、 (4b〜4d)・・開口部、 (5〜7)・・第１〜第３の電極、 (5a〜7a)・・主電極部、 (5b〜7b)・・延長部、 (8)・・接地電極、 (9)・・双方向ダイオード、 (9a)・・一方のダイオード、 (9b)・・他方のダイオード、 (10〜12)・・第１〜第３の領域、 (13)・・第１の抵抗領域、 (14)・・第２の抵抗領域、 (15)・・間隙部、 (16)・・縁部導体、 (20)・・半導体層、 (20a)・・主面、 (20b)・・他面、 (21)・・破線部、 (31)・・第１の電界緩和領域、 (32)・・第２の電界緩和領域、 (41〜44)・・第１〜第４のＰＮ接合、 (51,52)・・空乏層

Claims

第１の半導体領域及び該第１の半導体領域とは異なる導電型により前記第１の半導体領域の表面の一部に形成される第２の半導体領域を有する半導体層と、
第１及び第２の開口部をもって前記半導体層の主面を被覆する絶縁膜と、
該絶縁膜を介して前記半導体層の主面上に互いに離間して形成される第１の電極及び第２の電極とを備え、
前記第２の半導体領域は、前記第１の開口部内の前記第１の電極に電気的に接続される第１の領域と、前記第２の開口部内の前記第２の電極に電気的に接続される第２の領域と、前記第１の領域と前記第２の領域との間に形成される抵抗領域とを有し、
前記第１の電極は、前記絶縁膜の第１の開口部内に配置されて前記第２の半導体領域の主面に接触する主電極部と、該主電極部に接続され且つ前記絶縁膜を介して前記第２の半導体領域の抵抗領域を被覆する延長部とを有し、
前記第２の電極は、前記絶縁膜の第２の開口部内に配置されて前記第２の半導体領域の主面に接触する主電極部を有し、
前記第２の半導体領域と同一の導電型の半導体領域から成る電界緩和領域を前記第２の半導体領域から離間して且つ前記第１の電極の延長部と前記第２の電極との間に形成し、前記電界緩和領域により、空乏層を連続的に形成して、前記第１の半導体領域と前記第２の半導体領域との界面に形成されるＰＮ接合の電界集中を緩和することを特徴とする半導体装置。
前記第２の電極は、前記第２の半導体領域に並行に前記主電極部から延伸する延長部を有し、
該延長部は、前記絶縁膜を介して前記第１の半導体領域の主面を被覆する請求項１に記載の半導体装置。
前記絶縁膜を介して前記半導体層の主面上に前記第１の電極及び第２の電極から離間して形成される第３の電極と、前記半導体層の主面とは反対側の前記半導体層の底面に形成される接地電極とを備え、
前記半導体層は、前記第１の半導体領域とは異なる導電型により形成される第３の半導体領域を有し、
前記第２の半導体領域は、前記絶縁膜に形成される第３の開口部内の前記第３の電極に電気的に接続される第３の領域を有し、
前記第１の半導体領域と前記第２の半導体領域との界面に第１のＰＮ接合を形成し、
前記第３の半導体領域内に形成される前記第１の半導体領域と前記第３の半導体領域との界面に第２のＰＮ接合を形成し、
前記第１の電極から前記接地電極に向かう前記半導体層の深さ方向に双方向ダイオードを形成した請求項１又は２に記載の半導体装置。
前記第２の半導体領域は、前記第１の領域に接続される前記抵抗領域となる蛇行部と、該蛇行部と前記第２の領域との間に接続される直線状部とを有し、
前記第１の電極と第２の電極とは、前記蛇行部及び直線状部を通じて互いに電気的に接続され、
前記蛇行部は、前記絶縁膜を介して前記第１の電極の延長部により被覆され、
前記電界緩和領域は、前記直線状部の両側に且つ該直線状部から離間して前記第１の半導体領域内に形成される請求項３に記載の半導体装置。
前記第１の電極の延長部は、フィールドプレートを構成し、
前記電界緩和領域は、フィールド・リミッティング・リングを構成する請求項１〜４の何れか１項に記載の半導体装置。