JP7113386B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7113386B2
JP7113386B2 JP2018235770A JP2018235770A JP7113386B2 JP 7113386 B2 JP7113386 B2 JP 7113386B2 JP 2018235770 A JP2018235770 A JP 2018235770A JP 2018235770 A JP2018235770 A JP 2018235770A JP 7113386 B2 JP7113386 B2 JP 7113386B2
Authority
JP
Japan
Prior art keywords
region
layer
conductivity type
electrode
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018235770A
Other languages
English (en)
Other versions
JP2020098836A (ja
Inventor
篤志 大岡
雅彦 庭山
正雄 内田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2018235770A priority Critical patent/JP7113386B2/ja
Priority to CN201911132211.XA priority patent/CN111326586A/zh
Priority to US16/689,135 priority patent/US11366022B2/en
Publication of JP2020098836A publication Critical patent/JP2020098836A/ja
Application granted granted Critical
Publication of JP7113386B2 publication Critical patent/JP7113386B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/01—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using semiconducting elements having PN junctions
    • G01K7/015—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using semiconducting elements having PN junctions using microstructures, e.g. made of silicon
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/01—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using semiconducting elements having PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H01L27/0211—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique adapted for requirements of temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide

Description

本開示は、半導体装置に関する。
金属－絶縁体－半導体電界効果トランジスタ（Ｍｅｔａｌ－Ｉｎｓｕｌａｔｏｒ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ－Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：ＭＩＳＦＥＴ）などの半導体装置に、過度の発熱による信頼性の低下等を防止する目的で、温度センス機能を設ける構成が知られている。例えば車載向けのパワー半導体装置では、炭化珪素半導体基板などの半導体基板上に、分離絶縁膜（フィールド絶縁膜）を介して、ツェナーダイオード等の温度センサが設けられている。
また、半導体装置の半導体基板内に温度センサを設ける構成も提案されている。例えば特許文献１には、炭化珪素（ＳｉＣ）半導体装置において、ＳｉＣ基板内に、温度センサとして機能するｐｎダイオードを設ける構成が開示されている。
特開２０１７－７９３２４号公報
半導体装置をより高効率で動作させるためには、適切な動作温度範囲の上限付近で半導体装置を使用することが好ましい。このためには、半導体装置の温度をより高い精度で検知することが求められている。
本明細書において開示される、限定的ではない例示的なある実施形態は、高い精度で温度を検知することの可能な温度センス機能を備えた半導体装置を提供する。
本開示の一態様の半導体装置は、メイン領域および温度センス領域を含む半導体装置であって、第１導電型の半導体基板と、前記半導体基板の主面上に位置する第１の半導体層と、前記半導体基板の前記メイン領域に配置され、かつ、互いに並列に接続された複数の単位セルと、前記半導体基板の前記温度センス領域に配置された温度センサ部とを備え、前記複数の単位セルのそれぞれは、前記第１の半導体層内に配置され、かつ、前記第１の半導体層の表面に接する第２導電型のメインボディ領域と、前記メインボディ領域内に位置する第１導電型のソース領域と、前記第１の半導体層のうち前記メインボディ領域および前記ソース領域以外の領域に配置された第１導電型のドリフト領域と、前記第１の半導体層上に配置されたゲート絶縁膜と、前記ゲート絶縁膜上に配置されたゲート電極と、前記第１の半導体層上に配置され、かつ、前記ソース領域と電気的に接続されたソース電極と、前記半導体基板の裏面側に配置されたドレイン電極とを有し、前記温度センサ部は、前記第１の半導体層内に配置され、かつ、前記第１の半導体層の表面に接する第２導電型のセンスボディ領域と、前記センスボディ領域内に、互いに間隔を空けて配置された第１導電型の第１領域および第１導電型の第２領域と、前記センスボディ領域内において、前記第１領域および前記第２領域の間に位置する第２導電型の第３領域と、前記第１の半導体層上に配置され、かつ、前記第１領域の一部、前記第３領域、および前記第２領域の一部と接する第１導電型の温度センス通電層と、前記第１領域および前記センスボディ領域に電気的に接続された第１電極と、前記第２領域に電気的に接続された第２電極とを有し、前記温度センス通電層は、前記ドリフト領域よりも高い濃度で第１導電型不純物を含む。
本明細書において開示される半導体装置は、高い精度で温度を検知することの可能な温度センス機能を備えた半導体装置を提供する。
実施形態の半導体装置の概略を示す平面図である。 実施形態の半導体装置における単位セル、温度センサ部および分離部の模式的な断面図である。 実施形態の半導体装置における単位セルおよび配線部の模式的な断面図である。 実施形態の半導体装置の一部を例示する拡大平面図である。 実施形態の半導体装置の一部を例示する拡大平面図である。 実施形態の半導体装置の一部を例示する拡大平面図である。 温度センサ部の模式的な拡大断面図である。 温度センサ部におけるエネルギーバンド構造を示す模式図である。 温度センサ部におけるエネルギーバンド構造を示す模式図である。 実施形態の半導体装置におけるアノード－カソード間電圧Ｖａｃと電流との関係を示す図である。 実施形態の半導体装置におけるアノード－カソード間電圧Ｖａｃと電流との関係を示す図である。 温度センス通電層と分離強化層とが分離している場合の温度センサ部および分離部のホール電流密度の分布を示す図である。 温度センス通電層と分離強化層とが繋がっている場合の温度センサ部および分離部のホール電流密度の分布を示す図である。 半導体装置の製造方法の一例を説明する工程断面図である。 半導体装置の製造方法の一例を説明する工程断面図である。 半導体装置の製造方法の一例を説明する工程断面図である。 半導体装置の製造方法の一例を説明する工程断面図である。 半導体装置の製造方法の一例を説明する工程断面図である。 半導体装置の製造方法の一例を説明する工程断面図である。 半導体装置の製造方法の一例を説明する工程断面図である。 半導体装置の製造方法の一例を説明する工程断面図である。 半導体装置の製造方法の一例を説明する工程断面図である。 半導体装置の製造方法の一例を説明する工程断面図である。 半導体装置の製造方法の一例を説明する工程断面図である。 実施形態の他の半導体装置を例示する断面図である。 参考例の半導体装置の一部を示す模式的な断面図である。 参考例の温度センサダイオードの模式的な拡大断面図である。 参考例の半導体装置におけるアノード－カソード間電圧Ｖａｃと電流との関係を示す図である。 参考例の半導体装置におけるアノード－カソード間電圧Ｖａｃと電流との関係を示す図である。
本開示の半導体装置の概要は以下の通りである。
本開示の一態様の半導体装置は、メイン領域および温度センス領域を含む半導体装置であって、第１導電型の半導体基板と、前記半導体基板の主面上に位置する第１の半導体層と、前記半導体基板の前記メイン領域に配置され、かつ、互いに並列に接続された複数の単位セルと、前記半導体基板の前記温度センス領域に配置された温度センサ部とを備え、前記複数の単位セルのそれぞれは、前記第１の半導体層内に配置され、かつ、前記第１の半導体層の表面に接する第２導電型のメインボディ領域と、前記メインボディ領域内に位置する第１導電型のソース領域と、前記第１の半導体層のうち前記メインボディ領域および前記ソース領域以外の領域に配置された第１導電型のドリフト領域と、前記第１の半導体層上に配置されたゲート絶縁膜と、前記ゲート絶縁膜上に配置されたゲート電極と、前記第１の半導体層上に配置され、かつ、前記ソース領域と電気的に接続されたソース電極と、前記半導体基板の裏面側に配置されたドレイン電極とを有し、前記温度センサ部は、前記第１の半導体層内に配置され、かつ、前記第１の半導体層の表面に接する第２導電型のセンスボディ領域と、前記センスボディ領域内に、互いに間隔を空けて配置された第１導電型の第１領域および第１導電型の第２領域と、前記センスボディ領域内において、前記第１領域および前記第２領域の間に位置する第２導電型の第３領域と、前記第１の半導体層上に配置され、かつ、前記第１領域の一部、前記第３領域、および前記第２領域の一部と接する第１導電型の温度センス通電層と、前記第１領域および前記センスボディ領域に電気的に接続された第１電極と、前記第２領域に電気的に接続された第２電極とを有し、前記温度センス通電層は、前記ドリフト領域よりも高い濃度で第１導電型不純物を含む。
前記温度センス領域は、例えば、前記温度センサ部と、前記メイン領域における前記複数の単位セルとを電気的に分離する分離部をさらに有し、前記分離部は、前記第１の半導体層内に前記センスボディ領域と離間して配置され、かつ、前記第１の半導体層の表面に接する第２導電型の分離ボディ領域であって、前記ソース電極と電気的に接続された分離ボディ領域と、前記第１の半導体層のうち前記分離ボディ領域と前記センスボディ領域との間に位置する第１導電型の第４領域とを有してもよい。
前記分離部は、例えば、前記第１の半導体層上に配置され、かつ、前記第４領域と接する第１導電型の分離強化層をさらに有し、前記分離強化層は、前記ドリフト領域よりも高い濃度で第１導電型不純物を含み、前記分離強化層は、前記温度センス通電層と電気的に分離されていてもよい。
前記第４領域は、例えば、前記ドリフト領域よりも高い濃度で第１導電型不純物を含んでもよい。
前記温度センス通電層の不純物濃度は、例えば、１×１０１７ｃｍ－３以上１×１０１９ｃｍ－３以下であってもよい。
前記温度センス通電層は、例えば、島状であってもよい。
前記半導体基板の前記主面の法線方向から見たとき、前記第１領域は、例えば、前記第２領域を包囲するように配置されており、前記第１領域と前記第２領域との間に前記第３領域が配置されていてもよい。
前記複数の単位セルのそれぞれは、例えば、前記第１の半導体層と前記ゲート絶縁膜との間に、少なくとも前記メインボディ領域と接して配置された第１導電型のチャネル層をさらに備え、前記チャネル層は、前記ドリフト領域よりも高い濃度で第１導電型不純物を含んでもよい。
前記温度センサ部は、例えば、前記センスボディ領域内に位置し、かつ、前記センスボディ領域よりも高い濃度で第２導電型不純物を含む第２導電型のセンスボディコンタクト領域をさらに有し、前記センスボディコンタクト領域は、前記第１電極と接していてもよい。
前記メインボディ領域および前記センスボディ領域の深さ方向における第２導電型の不純物の濃度プロファイルは等しくてもよい。
前記第１の半導体層は、例えば、炭化珪素半導体層であってもよい。
（実施形態）
以下、図面を参照しながら、本開示の実施形態に係る半導体装置を説明する。ここでは、炭化珪素半導体装置を例に説明する。なお、本実施形態の半導体装置は、炭化珪素以外の半導体を用いた装置であってもよい。例えばシリコン半導体装置であってもよい。
図１Ａは、本実施形態に係る半導体装置１０００の概略を示す平面図である。
半導体装置１０００は、半導体基板１０１と、半導体基板１０１に支持された複数の単位セル（図示せず）と、半導体基板１０１に支持された温度センサ部３２とを備える。各単位セルは、例えばＭＩＳＦＥＴである。
本明細書では、半導体装置１０００のうち複数の単位セルが配置された領域２０を「メイン領域」と呼ぶ。また、温度センサ部３２が配置された領域２１を「温度センス領域」と呼ぶ。
半導体基板１０１の主面側には、また、ソースパッド２、ゲートパッド３、第１パッド５および第２パッド６等の電極パッドと、温度センサ部３２の第１電極１５および第２電極１６とが設けられている。ソースパッド２、ゲートパッド３、第１パッド５および第２パッド６は、互いに電気的に絶縁されている。第１電極１５は第１パッド５に、第２電極１６は第２パッド６にそれぞれ電気的に接続されている。第１電極１５および第２電極１６の一方は「アノード電極」、他方は「カソード電極」である。本明細書では、第１パッド５および第２パッド６のうちアノード電極に接続された電極パッドを「アノードパッド」、カソード電極に接続された電極パッドは「カソードパッド」と呼ぶことがある。
ソースパッド２の少なくとも一部はメイン領域２０に配置されている。第１パッド５および第２パッド６は、例えば、温度センス領域２１に配置されている。
次いで、半導体装置１０００の構造をより具体的に説明する。
（半導体装置１０００の断面構造）
図１Ｂおよび図１Ｃは、それぞれ、半導体装置１０００におけるメイン領域２０および温度センス領域２１の模式的な断面図である。図１Ｂは、図１ＡにおけるＩｂ－Ｉｂ’線に沿った断面構造を示す。図１Ｃは、図１ＡにおけるＩｃ－Ｉｃ’線に沿った断面構造を示す。
半導体装置１０００は、第１導電型の半導体基板１０１と、半導体基板１０１の主面１ａ上に配置された第１導電型の第１炭化珪素半導体層（「第１の半導体層」ともいう）１００とを備える。第１炭化珪素半導体層１００は、例えば炭化珪素エピタキシャル層である。半導体基板１０１の裏面１ｂには、ドレイン電極１２０が配置されている。
半導体装置１０００におけるメイン領域２０は、複数の単位セル３１を備えている。これらの単位セル３１は、互いに並列に接続されている。温度センス領域２１は、温度センサ部３２を有する。温度センス領域２１は、分離部３３と、配線部３４とをさらに有してもよい。分離部３３は、温度センサ部３２とメイン領域２０における単位セル３１とを分離する領域である。配線部３４には、温度センサ部３２とカソードパッドおよびアノードパッドとを接続する配線、カソードパッド、アノードパッド等が配置され得る。
以下、単位セル３１、温度センサ部３２、分離部３３および配線部３４のそれぞれの構造を説明する。
＜単位セル３１＞
各単位セル３１は、第１炭化珪素半導体層１００内において、第２導電型のボディ領域（ベース領域ともいう）１０３と、第１導電型のソース領域１０４と、第１導電型のドリフト領域１０２とを有する。
メインボディ領域１０３は、第１炭化珪素半導体層１００内に、第１炭化珪素半導体層１００の表面と接するように配置されている。ソース領域１０４は、ドリフト領域１０２よりも高い濃度で第１導電型不純物を含む。ソース領域１０４は、メインボディ領域１０３内において、第１炭化珪素半導体層１００の表面から内部に向かって配置されている。メインボディ領域１０３には、また、第１炭化珪素半導体層１００の表面から内部に向かってメインボディコンタクト領域１０７が配置されていてもよい。メインボディコンタクト領域１０７は、メインボディ領域１０３よりも高い濃度で第２導電型不純物を含む高濃度第２導電型領域である。ドリフト領域１０２は、第１炭化珪素半導体層１００のうちメインボディ領域１０３、ソース領域１０４およびメインボディコンタクト領域１０７が形成されていない領域に配置される。本明細書では、ドリフト領域１０２のうち隣接するメインボディ領域１０３内に位置する領域１１１を「ＪＦＥＴ領域」と呼ぶことがある。後述するように、ＪＦＥＴ領域１１１は、ドリフト領域１０２よりも高い濃度で第１導電型の不純物を含んでもよい。
各単位セル３１は、第１炭化珪素半導体層１００上に配置された第１導電型のチャネル層１０８をさらに有してもよい。チャネル層１０８は、例えば、ドリフト領域１０２よりも高い濃度で第１導電型不純物を含む炭化珪素半導体層である。チャネル層１０８の第１導電型不純物の濃度は、ソース領域１０４における第１導電型不純物の濃度よりも低くてもよい。チャネル層１０８は、各単位セル３１の少なくともメインボディ領域１０３と接するように配置されていればよい。例えば、チャネル層１０８は、第１炭化珪素半導体層１００の表面におけるソース領域１０４の少なくとも一部、メインボディ領域１０３、およびＪＦＥＴ領域１１１の一部上に配置されていてもよい。
チャネル層１０８上には、ゲート絶縁膜１１０を介してゲート電極１１２が配置されている。ゲート電極１１２上には、単位セル３１を覆うように層間絶縁層１１３が設けられている。層間絶縁層１１３上には、ソース電極１４が配置されている。各単位セル３１のソース領域１０４は、ソース電極１４に電気的に接続されている。この例では、ソース電極１４は、層間絶縁層１１３に設けられた複数の開口部（「ソースコンタクト用開口部」と呼ぶことがある。）５１内で、複数の単位セル３１のソース領域１０４に接続されている。ソース領域１０４とソース電極１４との接続部４１を「ソース接続部」と呼ぶ。
図示していないが、ソース電極１４はソースパッド、ゲート電極１１２はゲートパッドに電気的に接続されている。一方、半導体基板１０１の裏面１ｂにはドレイン電極１２０が配置されている。
このような単位セル３１は、例えばノーマリーオフ型のＭＩＳＦＥＴとして動作する。ソース－ドレイン間に電圧Ｖｄｓが印加された状態で、ゲート電極１１２に閾値電圧以上の電圧が印加されると、ゲート電極１１２の下方に位置するチャネル層１０８に電流を流すことができる。従って、ドレイン電極１２０から半導体基板１０１、ドリフト領域１０２、チャネル層１０８、ソース領域１０４を経てソース電極１４へドレイン電流が流れる（オン状態）。
＜温度センサ部３２＞
温度センサ部３２は、図１Ｂに示すように、第２導電型のセンスボディ領域２０３と、第１導電型の第１領域２０５と、第１導電型の第２領域２０６と、第２導電型の第３領域２１１と、第１電極１５および第２電極１６と、第１導電型の温度センス通電層２０８とを備える。第１領域２０５および第２領域２０６と、これらの間に位置する第３領域２１１とは、第１導電型がｎ型、第２導電型がｐ型の場合にはｎｐｎ接合を形成し、第１導電型がｐ型、第２導電型がｎ型の場合にはｐｎｐ接合を形成する。
第１導電型がｎ型、第２導電型がｐ型の場合、第１電極１５はアノード電極、第２電極１６はカソード電極、第１領域２０５はアノード領域、第２領域２０６はカソード領域である。第１導電型がｐ型、第２導電型がｎ型の場合、第１電極１５はカソード電極、第２電極１６はアノード電極、第１領域２０５はカソード領域、第２領域２０６はアノード領域である。
センスボディ領域２０３は、第１炭化珪素半導体層１００内に配置され、かつ、第１炭化珪素半導体層１００の表面に接する。第１領域２０５および第２領域２０６は、センスボディ領域２０３内に、互いに間隔を空けて位置している。第１領域２０５および第２領域２０６は、第１炭化珪素半導体層１００の表面から内部に向かって配置されている。図示する断面では、第２領域２０６の両側に第１領域２０５が配置されているが、片側のみに配置されていてもよい。
第３領域２１１は、センスボディ領域２０３のうち第１領域２０５および第２領域２０６の間に位置する領域である。第３領域２１１は、センスボディ領域２０３の表面から内部に向かって配置されている。この例では、第３領域２１１は、センスボディ領域２０３の一部であり、センスボディ領域２０３と同じ濃度で第２導電型不純物を含む。
第２領域２０６は、第２電極１６に電気的に接続されている。第１領域２０５は、第１電極１５およびセンスボディ領域２０３に電気的に接続されている。センスボディ領域２０３と第１領域２０５とは同電位を有する。
センスボディ領域２０３内に、第１炭化珪素半導体層１００の表面から内部に向かってセンスボディコンタクト領域２０７が配置されていてもよい。センスボディコンタクト領域２０７は、センスボディ領域２０３よりも高い濃度で第２導電型不純物を含む高濃度第２導電型領域である。この例では、センスボディ領域２０３は、センスボディコンタクト領域２０７を介して第１電極１５に電気的に接続されている。センスボディコンタクト領域２０７は、第１電極１５と直接接していてもよい。
第１炭化珪素半導体層１００のうち、センスボディ領域２０３、センスボディコンタクト領域２０７、第１領域２０５および第２領域２０６が配置されていない領域には、ドリフト領域１０２が延設されている。
温度センス通電層２０８は、第１炭化珪素半導体層１００上に配置されている。温度センス通電層２０８は、第１炭化珪素半導体層１００の表面において、第１領域２０５の一部、第３領域２１１、および第２領域２０６の一部と接している。温度センス通電層２０８は、第３領域２１１を跨いで、第２領域２０６と第１領域２０５とを繋ぐように配置されていればよい。図示する例では、温度センス通電層２０８は、第１電極１５および第２電極１６と接しているが、これらの電極と接触していなくてもよい。
温度センス通電層２０８は、ドリフト領域１０２よりも高い濃度で第１導電型不純物を含む第１導電型の半導体層である。例えば、温度センス通電層２０８は、ドリフト領域１０２よりも高く、かつ、第１領域２０５および第２領域２０６よりも低い濃度で第１導電型不純物を含んでもよい。温度センス通電層２０８の第１導電型不純物の濃度は、例えば１×１０１７ｃｍ－３以上１×１０１９ｃｍ－３以下であってもよい。温度センス通電層２０８の厚さは、特に限定しないが、例えば２０ｎｍ以上であり、かつ、第１領域２０５および第２領域２０６の深さ未満であってもよい。なお、温度センサ部３２の各領域および温度センス通電層２０８の不純物濃度および厚さは、温度センサ部３２が、図３Ｂおよび図３Ｃを参照しながら後述するようなエネルギーバンド構造を有するように適宜調整され得る。温度センス通電層２０８における不純物濃度と厚さとの積（不純物濃度×厚さ）、すなわちドーズ量は、例えば１．０×１０１１ｃｍ－２以上１．０×１０１３ｃｍ－２以下となるように調整されていてもよい。
温度センス通電層２０８上には、層間絶縁層１１３が延設されている。図示するように、層間絶縁層１１３と温度センス通電層２０８との間に、ゲート絶縁膜１１０が延設されていてもよい。層間絶縁層１１３は、第１開口部５３と第２開口部５４とを有している。ここでは、第１開口部５３は、第１領域２０５の一部と、センスボディコンタクト領域２０７の一部（またはセンスボディ領域２０３の一部）とを露出するように配置されている。第２開口部５４は、第２領域２０６の一部を露出するように配置されている。ここでは、基板１０１の法線方向から見たとき、第２開口部５４の全体が、第２領域２０６と重なっている。
第１電極１５は、層間絶縁層１１３上および第１開口部５３内に配置されている。第１電極１５は、第１開口部５３内で、第１領域２０５と、センスボディ領域２０３またはセンスボディコンタクト領域２０７とに接続されている。第２電極１６は、層間絶縁層１１３上および第２開口部５４内に配置されている。第２電極１６は、第２開口部５４内で第２領域２０６に接続される。本明細書では、第１領域２０５とセンスボディ領域２０３とを第１電極１５に電気的に接続する接続部４３を「第１接続部」、第２領域２０６を第２電極１６に電気的に接続する接続部４４を「第２接続部」と呼ぶ。
図示していないが、第１電極１５および第２電極１６は、外部に設けられた制御部に接続されていてもよい。
センスボディ領域２０３は、メインボディ領域１０３と同一のイオン注入工程で形成されていてもよい。この場合、センスボディ領域２０３およびメインボディ領域１０３の、深さ方向における第１導電型不純物の濃度プロファイルは同一であってもよい。同様に、第２領域２０６、第１領域２０５およびソース領域１０４は、同一のイオン注入工程で形成されており、これらの領域の深さ方向における第１導電型不純物の濃度プロファイルは同一であってもよい。また、センスボディコンタクト領域２０７およびメインボディコンタクト領域１０７は同一のイオン注入工程で形成されており、これらの領域の深さ方向における第２導電型不純物の濃度プロファイルは同一であってもよい。
温度センス通電層２０８は、チャネル層１０８と同一の半導体膜（ここでは同一の炭化珪素半導体膜）を用いて形成されていてもよい。この場合、温度センス通電層２０８およびチャネル層１０８の厚さおよび第１導電型不純物の濃度は同じであってもよい。
温度センサ部３２の動作を、第１導電型がｎ型、第２導電型がｐ型の場合を例に説明する。第１電極１５と第２電極１６との間に順方向電圧（「アノード－カソード間電圧」と呼ぶ。）Ｖａｃを印加し、第１電極１５と第２電極１６との間に一定の順方向電流を流すように制御する。順方向電流は、アノード領域である第１領域２０５から、温度センス通電層２０８を介して、カソード領域である第２領域２０６に流れる。半導体装置１０００がスイッチング動作を行うことによって、第１炭化珪素半導体層１００の表面部分の温度が上昇すると、この温度に依存して、アノード－カソード間電圧Ｖａｃが小さくなる。従って、アノード－カソード間電圧Ｖａｃを測定することで、第１炭化珪素半導体層１００の表面部分の温度（ジャンクション温度）を検知することが可能である。
本実施形態の温度センサ部３２では、温度センサ部３２にアノード－カソード間電圧Ｖａｃが印加されると、カソード領域である第２領域２０６内の電子は、温度センス通電層２０８に注入され、温度センス通電層２０８内をアノード側へ移動する。アノード－カソード間電圧Ｖａｃが印加されても、第２領域２０６からセンスボディ領域２０３に電子が注入され難いので、後述するように、第２領域２０６、センスボディ領域２０３およびドリフト領域１０２から構成される寄生バイポーラトランジスタの動作を抑制できる。従って、アノード－カソード間電圧Ｖａｃの温度依存性を利用して、高い精度でジャンクション温度を検知できる。これにより、半導体装置１０００を動作させる温度範囲を、最大ジャンクション温度（例えば１７５℃程度）の近傍まで拡大できるので、半導体装置の電力密度をさらに高めることが可能になる。
なお、第１導電型がｐ型、第２導電型がｎ型の場合でも、温度センサ部３２は上記と同様に動作する。ただし、アノード領域が第２領域２０６、カソード領域が第１領域２０５となる。
＜分離部３３＞
図１Ｂに示すように、分離部３３は、第１炭化珪素半導体層１００内にセンスボディ領域２０３と離間して配置された第２導電型の分離ボディ領域３０３と、第１炭化珪素半導体層１００のうち分離ボディ領域３０３とセンスボディ領域２０３との間に位置する第１導電型の第４領域３１１とを有する。分離ボディ領域３０３は、ソース電極１４に電気的に接続されている。第４領域３１１の少なくとも一部上に、第１導電型の分離強化層３０８が配置されていてもよい。
分離ボディ領域３０３は、第１炭化珪素半導体層１００の表面に接している。この例では、分離ボディ領域３０３は、センスボディ領域２０３とメインボディ領域１０３との間に、これらの領域から間隔を空けて配置されている。分離ボディ領域３０３内に、分離ボディ領域３０３よりも高い濃度で第２導電型不純物を含む分離ボディコンタクト領域３０７を有していてもよい。分離ボディ領域３０３は、分離ボディコンタクト領域３０７を介してソース電極１４と接続されてもよい。
第４領域３１１は、ドリフト領域１０２の一部であってもよい。あるいは、第４領域３１１は、ドリフト領域１０２よりも高い濃度で第１導電型不純物を含む高濃度第１導電型領域であってもよい。第４領域３１１の第１導電型不純物の濃度を高めることで、第４領域３１１による分離能力を向上させることができる。
分離強化層３０８は、第１炭化珪素半導体層１００上に配置され、かつ、第４領域３１１と接している。分離強化層３０８は、ドリフト領域１０２よりも高い濃度で第１導電型不純物を含んでもよい。
分離強化層３０８は、温度センス通電層２０８と電気的に分離されていることが好ましい。温度センス通電層２０８と分離強化層３０８とを接続すると、本発明者の検討によると、第１領域２０５とドリフト領域１０２とが、温度センス通電層２０８および分離強化層３０８を介して短絡してしまう可能性がある。詳細は後述する。
分離強化層３０８、温度センス通電層２０８およびチャネル層１０８は、互いに電気的に分離されていてもよい。図示するように、分離強化層３０８は、例えば、温度センス通電層２０８とチャネル層１０８との間に、これらの層から間隔を空けて配置されていてもよい。この例では、分離強化層３０８、温度センス通電層２０８およびチャネル層１０８は、同一の炭化珪素半導体膜（「第２炭化珪素半導体層」と呼ぶ。）から形成されている。第２炭化珪素半導体層に設けられた第３開口部６１によって、分離強化層３０８と温度センス通電層２０８とが互いに分離されている。同様に、第２炭化珪素半導体層に設けられた第４開口部６２によって、分離強化層３０８とチャネル層１０８とが互いに分離されている。
分離強化層３０８は、第４領域３１１の少なくとも一部と接していればよい。また、分離強化層３０８は、分離部３３に亘って形成されていてもよいし、一部のみに配置されていてもよい。
分離強化層３０８上には、層間絶縁層１１３が延設されている。図示するように、層間絶縁層１１３と分離強化層３０８との間に、ゲート絶縁膜１１０が延設されていてもよい。層間絶縁層１１３は、分離ボディ領域３０３または分離ボディコンタクト領域３０７の一部を露出する開口部（「分離ボディコンタクト用開口部」と呼ぶことがある。）５２を有している。層間絶縁層１１３上および分離ボディコンタクト用開口部５２内にはソース電極１４が配置されている。ソース電極１４は、分離ボディコンタクト用開口部５２内で分離ボディ領域３０３または分離ボディコンタクト領域３０７と電気的に接続されている。ソース電極１４と分離ボディ領域３０３との接続部４２を、「分離ボディ接続部」と呼ぶ。分離ボディ領域３０３は、ソース電極１４に接続されているため、単位セル３１のメインボディ領域１０３およびソース領域１０４と同電位である。
分離部３３において、層間絶縁層１１３上に第１電極１５の一部が配置されていてもよい。第１電極１５と分離ボディ領域３０３および分離強化層３０８とは、層間絶縁層１１３によって電気的に分離されている。
＜配線部３４＞
図１Ｃに示すように、配線部３４は、第２導電型の配線下ボディ領域４０３と、第１導電型のボディキャップ層４０８とを有する。
配線下ボディ領域４０３は、第１炭化珪素半導体層１００内に配置され、かつ、第１炭化珪素半導体層１００の表面と接している。配線下ボディ領域４０３は、センスボディ領域２０３とは電気的に分離されている。配線下ボディ領域４０３は、分離部３３における分離ボディ領域３０３と接続されていてもよい。
ボディキャップ層４０８は、第１炭化珪素半導体層１００上に、配線下ボディ領域４０３と接するように配置されている。ボディキャップ層４０８は、例えば、ドリフト領域１０２よりも高い濃度で第１導電型不純物を含む高濃度不純物半導体層であってもよい。ボディキャップ層４０８は、温度センス通電層２０８とは分離されている。ボディキャップ層４０８は、分離部３３における分離強化層３０８と接続されていてもよい。
配線下ボディ領域４０３内に、配線下ボディ領域４０３よりも高い濃度で第２導電型不純物を含む配線下ボディコンタクト領域４０７が配置されていてもよい。配線下ボディコンタクト領域４０７は、分離部３３における分離ボディコンタクト領域３０７と接続されていてもよい。
第１炭化珪素半導体層１００のうち配線下ボディ領域４０３および配線下ボディコンタクト領域４０７以外の領域はドリフト領域１０２である。
ボディキャップ層４０８上には、層間絶縁層１１３が延設されている。図示するように、層間絶縁層１１３とボディキャップ層４０８との間に、ゲート絶縁膜１１０が延設されていてもよい。第１電極１５および第２電極１６のうちのアノード電極は、層間絶縁層１１３上をアノードパッドまで延びており、カソード電極は、層間絶縁層１１３上をカソードパッドまで延びている。なお、アノード電極およびカソード電極のうち、温度センサ部３２とアノードパッドおよびカソードパッドとの間に位置する部分を「アノード配線」および「カソード配線」と呼ぶことがある。アノード配線およびカソード配線は、層間絶縁層１１３によって、配線下ボディ領域４０３およびボディキャップ層４０８と電気的に分離されている。
層間絶縁層１１３は、配線下ボディ領域４０３または配線下ボディコンタクト領域４０７の一部を露出する開口部（「配線下開口部」と呼ぶことがある。）５５を有している。層間絶縁層１１３上および配線下開口部５５内には、層間絶縁層１１３上の第１電極１５および第２電極１６から間隔を空けてソース電極１４が配置されている。ソース電極１４は、配線下開口部５５内でセンスボディ領域２０３またはセンスボディコンタクト領域２０７と電気的に接続されている。ソース電極１４と配線下ボディ領域４０３との接続部４５を「配線下ボディ接続部」と呼ぶ。配線下ボディ接続部４５は、分離ボディ接続部４２と繋がっていてもよい。
分離ボディ領域３０３、配線下ボディ領域４０３、センスボディ領域２０３およびメインボディ領域１０３は、同一のイオン注入工程で形成されていてもよい。この場合、これらのボディ領域の深さ方向における第２導電型不純物の濃度プロファイルは略同じであってもよい。同様に、分離ボディコンタクト領域３０７、配線下ボディコンタクト領域４０７、センスボディコンタクト領域２０７およびメインボディコンタクト領域１０７は、同一のイオン注入工程で形成されていてもよい。これらのコンタクト領域の深さ方向における第２導電型不純物の濃度プロファイルは略同じであってもよい。
さらに、分離強化層３０８、ボディキャップ層４０８、温度センス通電層２０８およびチャネル層１０８は、同一の半導体膜（ここでは第２炭化珪素半導体層）を用いて形成されていてもよい。この場合、分離強化層３０８、ボディキャップ層４０８、温度センス通電層２０８およびチャネル層１０８の厚さおよび第１導電型の不純物濃度は、略同じであってもよい。分離強化層３０８とボディキャップ層４０８とは、一体的に形成されており、互いに繋がっていてもよい。
（半導体装置１０００の平面構造）
次いで、図２Ａ～図２Ｃを参照しながら、半導体装置１０００の平面構造を説明する。
図２Ａ、図２Ｂおよび図２Ｃは、それぞれ、半導体装置１０００における温度センス領域２１、および、温度センス領域２１とメイン領域２０との境界部分を例示する拡大平面図である。図２Ａは、半導体基板１０１の主面側に設けられた電極構造を示す。分かりやすさのため、図２Ａには各電極パッドを図示していない。また、図２Ｂは、半導体基板１０１上に配置された第１炭化珪素半導体層１００の表面構造を示し、図２Ｃは、第１炭化珪素半導体層１００上に配置されたチャネル層１０８、温度センス通電層２０８、分離強化層３０８およびボディキャップ層４０８の形状を示す。分かりやすさのため、図２Ｂおよび図２Ｃには、各電極パッドおよび電極構造を図示していない。
図２Ａに示すように、半導体基板１０１の主面側には、ソース電極１４、第１電極１５および第２電極１６が互いに間隔を空けて配置されている。ソース電極１４は、第１電極１５および第２電極１６からなる一対の電極構造を包囲するように配置されていてもよい。
ソース電極１４は、複数のソース接続部４１で、複数の単位セルのソース領域（図示せず）と電気的に接続されている。ソース電極１４は、また、分離ボディ接続部４２で分離ボディ領域（図示せず）と電気的に接続され、配線下ボディ接続部４５で配線下ボディ領域（図示せず）と電気的に接続されている。第２電極１６は、第２接続部４４で、温度センサ部の第２領域（図示せず）と電気的に接続されている。第１電極１５は、第１接続部４３で、温度センサ部の第１領域およびセンスボディ領域（いずれも図示せず）と電気的に接続されている。
この例では、半導体基板１０１の法線方向から見たとき、第２電極１６は、不図示の第２パッドから温度センス部の略中央まで延びている。第１電極１５は、温度センサ部３２において、不図示の第１パッドから、第２電極１６の端部を包囲するようにコの字状に（Ｕ形に）延びている。第２接続部４４は、第２電極１６の端部に位置していてもよい。第１接続部４３は、第２電極１６の端部を包囲するようにコの字状に（Ｕ形に）設けられていてもよい。
なお、ソース電極１４、第１電極１５、第２電極１６、ソース接続部４１、第１接続部４３および第１接続部４３の配置、形状は図示する例に限定されない。例えば、複数の第１接続部４３および／または複数の第２接続部４４が間隔を空けて配置されてもよい。
図２Ｂに例示するように、半導体基板１０１の法線方向からみたとき、温度センサ部３２は、複数の単位セル３１に包囲されていてもよい。例えば、温度センサ部３２は、半導体基板１０１の略中央に配置されていてもよい。分離部３３は、温度センサ部３２と複数の単位セル３１との間に、温度センサ部３２を包囲するように配置されていてもよい。分離部３３は、温度センサ部３２と単位セル３１との間だけでなく、温度センサ部３２と配線部３４との間にも配置されていてもよい。
次いで、図２Ｂを参照しながら、第１炭化珪素半導体層１００の表面の構造を説明する。第１炭化珪素半導体層１００の表面において、メイン領域には各単位セル３１のメインボディ領域１０３が離散的に配置されている。メインボディ領域１０３は例えば矩形である。メインボディ領域１０３内にソース領域１０４およびメインボディコンタクト領域１０７が配置されている。
単位セル３１は、半導体基板１０１上に、ｘ方向およびｙ方向に２次元に配列されていてもよい。単位セル３１は、格子状に配列されていてもよい。あるいは、図示していないが、単位セル３１は、千鳥状に配置されていてもよい。より具体的には、ｙ方向への単位セル３１の配置が１／２周期シフトしていてもよい。
半導体基板１０１の法線方向から見たとき、第１領域２０５は、第２領域２０６を包囲するように配置されていてもよい。第１領域２０５と第２領域２０６との間には第３領域２１１が位置している。このような構成により、第１領域２０５に包囲された第２領域２０６の周縁全体（第２領域２０６が矩形の場合には全四辺）で電流を流すことができるので、温度センサ部３２に要する面積を抑えつつ、温度センサ部３２の電流密度を上げることができる。
なお、第１領域２０５および第２領域２０６の配置は、図示する例に限定されない。本実施形態では、少なくとも一対の第１領域２０５および第２領域２０６が、第３領域２１１を挟んで配置されていればよい。例えば、第１領域２０５は、第２領域２０６を包囲していなくてもよい。
分離部３３は、温度センサ部３２を包囲するように配置されていてもよい。ここでは、分離ボディ領域３０３および分離ボディコンタクト領域３０７は、温度センサ部３２を包囲するように配置されている。温度センサ部３２のセンスボディ領域２０３と分離ボディ領域３０３との間には、第４領域３１１が位置している。
配線部３４は、分離部３３とアノードパッドおよびカソードパッドとの間に配置されている。配線下ボディ領域４０３は、分離ボディ領域３０３と繋がって形成されていてもよい。
第１炭化珪素半導体層１００の上には、図２Ｃに示すように、チャネル層１０８、温度センス通電層２０８、分離強化層３０８およびボディキャップ層４０８が配置されている。これらの層は、単一の炭化珪素半導体膜（第２炭化珪素半導体層）のパターニングによって形成されていてもよい。
図２Ｃに示す例では、温度センス通電層２０８は、温度センサ部３２に島状に配置されている。分離強化層３０８は、温度センス通電層２０８から間隔を空けて、温度センス通電層２０８を包囲するように配置されている。分離強化層３０８と温度センス通電層２０８とは、例えば第２炭化珪素半導体層に設けられた第３開口部６１によって分離されている。ボディキャップ層４０８は、分離強化層３０８のアノードパッドおよびカソードパッド側に配置されている。ボディキャップ層４０８と分離強化層３０８とは繋がっていてもよい。ボディキャップ層４０８および分離強化層３０８の外側（温度センサ部３２と反対側）には、ボディキャップ層４０８および分離強化層３０８と間隔を空けてチャネル層１０８が配置されている。チャネル層１０８とボディキャップ層４０８および分離強化層３０８とは、例えば第２炭化珪素半導体層に設けられた第４開口部６２によって分離されている。
なお、半導体装置１０００における各電極、各層および各領域の配置、形状などは、図２Ａ～図２Ｃに示す例に限定されない。また、他のセンス領域および他の電極パッドがさらに設けられていてもよい。
（温度センサ部３２の動作）
ここで、本実施形態における温度センサ部３２の動作を、例えば特許文献１に開示された従来の半導体装置における温度センサと比較して説明する。
・従来の温度センサの動作
前述したように、例えば特許文献１は、ＳｉＣ半導体装置において、ＳｉＣ基板内に温度センサとして機能するｐｎダイオードを設ける構成を開示している。本明細書では、このようなｐｎダイオードを「温度センサダイオード」と呼ぶ。
本発明者が検討したところ、温度センサダイオードを有する従来の半導体装置では、温度センス領域に形成される寄生バイポーラトランジスタの動作によって、ジャンクション温度を精確に検知することが困難な場合があることを見出した。以下、図面を参照しながら詳しく説明する。なお、ここでは、第１導電型がｎ型、第２導電型がｐ型の場合を例に説明するが、第１導電型がｐ型、第２導電型がｎ型であってもよい。
図８は、温度センサダイオード９０を備えた参考例の半導体装置９００の一部を示す模式的な断面図である。図９は、温度センサダイオード９０の拡大断面図である。図８および図９では、図１Ｂと同様の構成要素には同じ参照符号を付している。図８における太線の矢印は、電子の流れる向きを示し、電流は矢印と反対方向に流れる。
半導体装置９００の温度センサダイオード９０は、ｐ型のアノード領域９３とｎ型のカソード領域９４とを有するｐｎダイオードである。具体的には、温度センサダイオード９０は、第１炭化珪素半導体層１００内に形成されたｐ型のセンスボディ領域２０３と、センスボディ領域２０３内に配置されたｎ型のカソード領域９４と、第１炭化珪素半導体層１００上に配置されたカソード電極９６およびアノード電極９５とを有している。カソード電極９６はカソード領域９４と接し、アノード電極９５はセンスボディ領域２０３の一部と接している。センスボディ領域２０３のうち、アノード電極９５と接し、かつ、カソード領域９４と対向するｐ型の領域９３が、「アノード領域」として機能する。
温度センサダイオード９０では、アノード－カソード間に電圧が印加されていない状態では、カソード領域９４とアノード領域９３との接合部分に、伝導帯エネルギーおよび価電子帯エネルギーの差、すなわちバンドギャップエネルギーに準じたエネルギー障壁が生じている。ここでは、エネルギー差に相当する電位（拡散電位）ＶＤ１を３Ｖとする。アノード－カソード間に、例えば、拡散電位ＶＤ１以上の順電圧Ｖａｃを印加すると、ｎ型のカソード領域９４とｐ型のアノード領域９３との接合部分のエネルギー障壁がほぼ消失する。これにより、図８に矢印９７で示すように、カソード領域９４内の電子が、センスボディ領域２０３（アノード領域９３を含む）に注入され、電流が流れはじめる。しかしながら、ソース電極（カソード電極９６と同電位）１４とドレイン電極１２０との間に高い電圧Ｖｄｓ（例えば２００Ｖ以上）が印加されていることから、センスボディ領域２０３に注入された電子の大部分は、アノード電極９５へ流れずに、矢印９８に示すように、ドリフト領域１０２へ流れてしまう。つまり、温度センサダイオード９０に電流を流そうとしても、電流は、温度センサダイオード９０よりも、カソード領域９４、センスボディ領域２０３およびドリフト領域１０２から構成される寄生バイポーラトランジスタ（ここでは寄生ＮＰＮトランジスタ）に支配的に電流が流れてしまうという問題が生じ得る。
図１０Ａおよび図１０Ｂは、参考の半導体装置９００における、アノード－カソード間電圧Ｖａｃと電流との関係を示す図である。シミュレーションでは、ソース－ドレイン間電圧Ｖｓｄを２００Ｖとした。
各図の横軸はアノード－カソード間電圧Ｖａｃ、縦軸は電流である。また、線８０はカソード電極９６から流れ出す電流、線８１はドレイン電極１２０に流れ込む電流を示している。なお、本明細書では、カソード電極９６から流れ出す電流は、温度センサダイオード９０を流れる電流と寄生バイポーラトランジスタを流れる電流の和を示し、ドレイン電極１２０に流れ込む電流は寄生バイポーラトランジスタを流れる電流を示す。したがって、カソード電極９６から流れ出す電流（線８０）から、ドレイン電極１２０に流れ込む電流（線８１）を引いた電流が、アノード電極９５からカソード電極９６へ流れる「温度センス電流」となる。なお、図１０Ａと図１０Ｂとは、縦軸のスケールがそれぞれ対数表示と線形表示とで異なるが、同じ結果を示している。
図１０Ａおよび図１０Ｂから分かるように、参考例の半導体装置９００では、温度センサダイオード９０の立ち上がり電圧Ｖ３は、寄生バイポーラトランジスタの立ち上がり電圧Ｖ２よりも僅かに小さく、２Ｖ程度である。また、拡散電位ＶＤ１を３Ｖとしたとき、アノード－カソード間に、拡散電位ＶＤ１よりも小さい（例えば２Ｖ程度の）電圧Ｖａｃを印加しても、十分な温度センス電流が流れない。電圧Ｖａｃが２Ｖ程度では、カソード領域９４とアノード領域９３との接合部分のエネルギー障壁は低くなるものの、消失せずに存在するので、カソード領域９４からセンスボディ領域２０３へ電子が注入され難いからと考えられる。
一方、アノード－カソード間電圧Ｖａｃが拡散電位ＶＤ１以上であれば、カソード領域９４とアノード領域９３との接合部分のエネルギー障壁がほぼ消失するため、カソード領域９４からセンスボディ領域２０３へ電子が注入される。しかしながら、センスボディ領域２０３へ注入された電子の大部分は、ドリフト領域１０２へ流れてしまうため、アノード領域９３を介して、アノード電極９５へ選択的に電子を流すことができない。すなわち、寄生バイポーラトランジスタが動作するのを抑制しながら、温度センサダイオード９０に選択的に電流を流すことができないことが分かる。
・本実施形態の温度センサ部３２の動作
本実施形態では、温度センス領域における寄生バイポーラトランジスタの動作を抑制しつつ、温度センサ部３２を動作させることが可能である。また、温度センサ部３２を動作させるためにアノード－カソード間に印加する電圧Ｖａｃを、拡散電位ＶＤ１よりも低く抑えることができる。
以下、第１導電型がｎ型、第２導電型がｐ型の場合を例に説明するが、第１導電型がｐ型、第２導電型がｎ型であってもよい。
図３Ａは、本実施形態における温度センサ部３２の模式的な拡大断面図である。
温度センサ部３２は、ｎ型の第１領域２０５およびｎ型の第２領域２０６と、これらの間に位置するｐ型の第３領域２１１とを含む、ｎｐｎ接合を有している。温度センス通電層２０８は、ｎｐｎ接合上に配置されている。第１領域２０５はアノード領域、第２領域２０６はカソード領域である。
図３Ｂは、図３ＡにおけるＩＩＩｂ－ＩＩＩｂ’線に沿って、温度センス通電層２０８内のエネルギーバンド構造を示す模式図である。図３Ｃは、図３ＡにおけるＩＩＩｃ－ＩＩＩｃ’線に沿って、第２領域２０６、第３領域２１１および第１領域２０５のエネルギーバンド構造を示す模式図である。これらの図では、アノード－カソード間電圧Ｖａｃを印加する前のバンド構造を実線で示し、アノード－カソード間に２Ｖの電圧Ｖａｃを印加したときのバンド構造を破線で示している。第２領域２０６と第３領域２１１との伝導帯のエネルギー差に対応する拡散電位ＶＤ１を３Ｖとする。
図３Ｃに実線で示すように、温度センサ部３２におけるｎ型の第２領域２０６とｐ型の第３領域２１１との接合部分には、拡散電位ＶＤ１によるエネルギー障壁（電位差：ＶＤ１）が存在している。一方、温度センス通電層２０８内では、図３Ｂに実線で示すように、第２領域２０６と第３領域２１１との接合部分上において、第３領域２１１の影響により、拡散電位ＶＤ１よりも小さい電位差ＶＤ２を有するエネルギー障壁が存在している。
アノード－カソード間に、拡散電位ＶＤ１よりも小さい（例えば２Ｖの）電圧Ｖａｃを印加すると、図３Ｃに破線で示すように、第２領域２０６と第３領域２１１との接合部分のエネルギー障壁は低くなるものの、消失しない。一方、図３Ｂに破線で示すように、温度センス通電層２０８内では、エネルギー障壁は消失する。従って、第２領域２０６内の電子は、第３領域２１１へほとんど注入されず、第２領域２０６から温度センス通電層２０８を通って第１領域２０５側へ流れると考えられる。
このように、温度センサ部３２では、第２領域２０６から第３領域２１１、つまりセンスボディ領域２０３に電子が注入されないので、第２領域２０６、センスボディ領域２０３およびドリフト領域１０２からなる寄生バイポーラトランジスタの動作を抑制することができる。
また、本実施形態では、アノード－カソード間に印加する電圧Ｖａｃは、例えば、温度センス通電層２０８内のエネルギー障壁の電位差ＶＤ２以上であればよく、拡散電位ＶＤ１よりも低く抑えることができる。従って、温度検知のために温度センサ部３２で発生する消費電力（電流×電圧）を小さくできるので、温度センサ部３２における自己発熱を軽減し、温度検知の精度を維持できるというメリットもある。
図４Ａおよび図４Ｂは、本実施形態の半導体装置１０００における、アノード－カソード間電圧Ｖａｃと電流との関係を示す図である。シミュレーションでは、ソース－ドレイン間電圧Ｖｓｄを２００Ｖとした。
各図の横軸はアノード－カソード間電圧Ｖａｃ、縦軸は電流である。また、線８０はカソード電極から流れ出す電流、線８１はドレイン電極に流れ込む電流を示している。図１０Ａと図１０Ｂとは、縦軸のスケールがそれぞれ対数表示と線形表示とで異なるが、同じ結果を示している。
図４Ａおよび図４Ｂに示すように、本実施形態の半導体装置１０００では、ｎ＋型の温度センス通電層２０８を設けることで、温度センサ部３２の立ち上がり電圧Ｖ１を、寄生バイポーラトランジスタの立ち上がり電圧Ｖ２よりも十分小さくできる。従って、アノード－カソード間電圧Ｖａｃを制御することで、寄生バイポーラトランジスタを流れる電流を小さく抑えつつ、温度センサ部３２に所定の電流を流すことができる。
アノード－カソード間電圧Ｖａｃは、温度センサ部３２の立ち上がり電圧Ｖ１以上、例えば１．５Ｖ程度以上に設定され得る。一方、アノード－カソード間電圧Ｖａｃが拡散電位ＶＤ１（ここでは３Ｖ）未満では、寄生バイポーラトランジスタにほとんど電流が流れない。従って、アノード－カソード間電圧Ｖａｃを、例えば、拡散電位ＶＤ１よりも低く設定することで、寄生バイポーラトランジスタの動作をより効果的に抑制でき、温度センサ部３２のみに選択的に電流を流すことが可能になる。
このような結果から、本実施形態によると、温度センサ部３２によって半導体装置１０００のジャンクション温度をより精確に検知できることが分かる。また、温度センサ部３２を動作させるためのアノード－カソード間電圧Ｖａｃを従来よりも低くできることが確認される。
（温度センス通電層２０８および分離強化層３０８の構造）
次いで、温度センス通電層２０８および分離強化層３０８の構造についての本発明者による検討結果を説明する。ここでは、第１導電型がｎ型、第２導電型がｐ型の場合を例に説明するが、第１導電型がｐ型、第２導電型がｎ型であってもよい。
本発明者は、デバイスシミュレータを用いて、温度センサ部３２および分離部３３の電子電流密度の分布を調べることにより、温度センス通電層２０８および分離強化層３０８の構造とリーク電流との関係を求めた。
図５Ａは、温度センス通電層２０８と分離強化層３０８とが分離している場合、図５Ｂは、温度センス通電層２０８と分離強化層３０８とが繋がっている場合の、温度センサ部３２および分離部３３のホール電流密度の分布を示す断面図である。シミュレーションは、カソード領域である第２領域２０６への印加電圧Ｖｃを０Ｖ、アノード領域である第１領域（不図示）への印加電圧Ｖａを１Ｖ、ソース－ドレイン間電圧Ｖｄｓを１０Ｖとして行った。センスボディ領域２０３に印加される電圧Ｖｂｄは、アノード領域への印加電圧Ｖａ（＝１Ｖ）と等しい。
図５Ｂに示すように、温度センス通電層２０８と分離強化層３０８とが繋がっている場合、センスボディ領域２０３に正の電圧Ｖｂｄが印加されると、バックゲート効果によって、温度センス通電層２０８のうちセンスボディ領域２０３上に位置する部分の表面に電子の層２１８が形成される。このため、第２領域２０６内の電子は、温度センス通電層２０８を介して、分離強化層３０８のうちドリフト領域１０２上に位置する部分まで移動し、ドリフト領域１０２に注入されるおそれがある。この結果、リーク電流９９が生じ得る。
これに対し、図５Ａに示すように、温度センス通電層２０８と分離強化層３０８とが分離していると、センスボディ領域２０３に正の電圧Ｖｂｄが印加されても、温度センス通電層２０８内の電子は、エネルギー障壁によってセンスボディ領域２０３側への移動が阻害される。このため、第２領域２０６とドリフト領域１０２とは電気的に接続されず、図５Ｂに示したようなリーク電流は生じ難い。
上記の結果から、温度センス通電層２０８と分離強化層３０８とを電気的に分離する構成が好ましいことが確認される。
（半導体装置１０００の製造方法）
次に、図６Ａから図６Ｋを参照しながら、半導体装置１０００の製造方法の一例を説明する。以下の説明では、第１導電型をｎ型、第２導電型をｐ型とするが、第１導電型がｐ型であり、第２導電型がｎ型であってもよい。また、各層の材料、厚さ、不純物の種類、濃度なども例示である。
まず、図６Ａに示すように、ｎ型の半導体基板１０１を準備する。次いで、半導体基板１０１の主面１ａ上に、例えばエピタキシャル成長によって、ｎ型の第１炭化珪素半導体層１００を形成する。
半導体基板１０１としては、例えば４Ｈ－ＳｉＣ（０００１）面を［１１－２０］方向に４°オフさせたオフカット基板を用いる。半導体基板１０１におけるｎ型不純物の濃度は、例えば１×１０１９ｃｍ－３程度である。第１炭化珪素半導体層１００は、例えば４Ｈ－ＳｉＣにより構成される。第１炭化珪素半導体層１００におけるｎ型不純物濃度は、半導体基板１０１におけるｎ型不純物濃度よりも低くなるように設定する。第１炭化珪素半導体層１００におけるｎ型不純物の濃度、すなわちドリフト領域のｎ型不純物の濃度は、例えば１×１０１４ｃｍ－３以上１×１０１７ｃｍ－３以下である。第１炭化珪素半導体層１００の厚さは、例えば１０μｍ程度である。
次に、図６Ｂに示すように、第１炭化珪素半導体層１００の上にマスク（図示しない）を形成し、第１炭化珪素半導体層１００にｐ型不純物イオン（例えばＡｌイオンまたはＢイオン）を注入する。これにより、メイン領域２０にメインボディ領域１０３を形成し、温度センス領域２１にセンスボディ領域２０３、分離ボディ領域３０３、および配線下ボディ領域（不図示）を形成する。分離ボディ領域３０３は、例えば、センスボディ領域２０３とメインボディ領域１０３との間に、センスボディ領域２０３を包囲するように形成されてもよい。また、配線下ボディ領域は、例えば、分離ボディ領域３０３と接続して形成されてもよい。
分離ボディ領域３０３の幅は例えば３０μｍである。分離ボディ領域３０３の幅は、例えば、メインボディ領域１０３の幅と同じまたはそれよりも大きく設定されてもよい。なお、分離ボディ領域３０３は、温度センサ部３２とメイン領域２０における単位セル３１とを電気的に分離する機能を有していればよく、分離ボディ領域３０３の幅は、この機能を有し得る範囲でできるだけ小さく設定されるのが好ましい。また、隣接するメインボディ領域１０３間の距離、および、分離ボディ領域３０３とメインボディ領域１０３またはセンスボディ領域２０３との間の距離ｄ１、ｄ２は、それぞれ、例えば０．５μｍ以上３．０μｍ以下である。
メインボディ領域１０３、センスボディ領域２０３、分離ボディ領域３０３、および配線下ボディ領域を同時に形成する場合、これらのボディ領域１０３、２０３、３０３および配線下ボディ領域の深さ方向におけるｐ型不純物の濃度プロファイルは同一になる。ｐ型不純物のドーピング濃度は、例えば１×１０１７以上１×１０２０ｃｍ－３以下である。これらのボディ領域の深さは、例えば０．８μｍ程度である。図示しないが、これらのボディ領域１０３、２０３、３０３および配線下ボディ領域と同時に、半導体装置１０００の終端領域に、電界緩和リング（Ｆｉｅｌｄ Ｌｉｍｉｔｅｄ Ｒｉｎｇ：ＦＬＲ）も形成してもよい。なお、メインボディ領域１０３、センスボディ領域２０３、分離ボディ領域３０３、および配線下ボディ領域を個別に形成してもよい。これらの領域を個別に形成する場合は、ｐ型ドーパント濃度及び深さをそれぞれに設定することができる。
続いて、図６Ｃに示すように、マスク（図示しない）を用いて、メインボディ領域１０３の一部およびセンスボディ領域２０３の一部に、ｎ型不純物イオン（例えば窒素イオン）を注入する。これにより、メインボディ領域１０３内にソース領域１０４、センスボディ領域２０３内に第１領域（ここではアノード領域）２０５および第２領域（ここではカソード領域）２０６を形成する。第１領域２０５と第２領域２０６とは離間して配置される。第１領域２０５と第２領域２０６との距離は、例えば０．５μｍ以上３．０μｍ以下であってもよい。ソース領域１０４、第１領域２０５および第２領域２０６におけるｎ型不純物のドーピング濃度は、例えば１×１０１８ｃｍ－３以上１×１０２１ｃｍ－３以下である。
ここでは、半導体基板１０１の法線方向から見たとき、第２領域２０６を包囲するように第１領域２０５を形成するため（図２Ｂ参照）、半導体基板１０１に垂直な任意の断面において、第２領域２０６の両側に第１領域２０５が位置する。なお、第２領域２０６の片側にのみ第１領域２０５が位置するように、第１領域２０５を配置してもよい。
図６Ｄに示すように、マスク（図示しない）を用いて、メインボディ領域１０３、センスボディ領域２０３および分離ボディ領域３０３に、ｐ型不純物イオン（例えばＡｌイオン）を注入する。これによって、メインボディ領域１０３にメインボディコンタクト領域１０７を形成し、センスボディ領域２０３にセンスボディコンタクト領域２０７を形成し、分離ボディ領域３０３に分離ボディコンタクト領域３０７を形成する。また、図示していないが、配線下ボディ領域に配線下ボディコンタクト領域を形成する。配線下ボディコンタクト領域は、例えば、分離ボディコンタクト領域３０７と接続して形成されてもよい。コンタクト領域１０７、２０７、３０７および配線下ボディコンタクト領域におけるｐ型不純物のドーピング濃度は、例えば１×１０１９ｃｍ－３以上１×１０２１ｃｍ－３以下、深さは、例えば４００ｎｍ程度である。
センスボディコンタクト領域２０７は、第１領域２０５と第２領域２０６との間に位置する第３領域２１１には配置されないことが好ましい。センスボディコンタクト領域２０７のｐ型不純物の濃度は、第３領域２１１のｐ型不純物濃度よりも高いため、図３Ｂに示した、温度センス通電層２０８内におけるエネルギー障壁が高くなり、電位差ＶＤ２が大きくなるからである。電位差ＶＤ２が大きくなると、拡散電位ＶＤ１との差が縮小するため、第２領域２０６からセンスボディ領域２０３に注入される電子が増加し、第２領域２０６、センスボディ領域２０３およびドリフト領域１０２からなる寄生バイポーラトランジスタが動作してしまう懸念がある。
図示しないが、メイン領域２０および温度センス領域２１において、第１炭化珪素半導体層１００のうち隣接するメインボディ領域１０３の間に位置するＪＦＥＴ領域１１１、分離ボディ領域３０３とセンスボディ領域２０３との間に位置する第４領域３１１、分離ボディ領域３０３とメインボディ領域１０３との間に位置する第５領域３１２に、ｎ型不純物イオン（例えば窒素イオン）を注入してもよい（図７参照）。この場合、ＪＦＥＴ領域１１１、第４領域３１１および第５領域３１２の深さ方向におけるｎ型不純物の濃度プロファイルは同一になる。これらの領域のｎ型不純物のドーピング濃度は、例えば１×１０１６ｃｍ－３以上１×１０１８ｃｍ－３以下である。ＪＦＥＴ領域１１１、第３領域２１１および第４領域３１１の深さは、例えばメインボディ領域１０３、センスボディ領域２０３、分離ボディ領域３０３の深さよりも大きくなるように設定され得る。
第１炭化珪素半導体層１００のうちメインボディ領域１０３、ソース領域１０４、メインボディコンタクト領域１０７、センスボディ領域２０３、センスボディコンタクト領域２０７、分離ボディ領域３０３、分離ボディコンタクト領域３０７、配線下ボディ領域（不図示）、および配線下ボディコンタクト領域（不図示）が形成されなかった領域がドリフト領域１０２となる。
図６Ｂから図６Ｄに示す不純物注入工程の順序は特に限定しない。これらの注入工程の後に、活性化アニールを行う。活性化アニールは、例えば、不活性雰囲気中で１７００℃程度の温度で３０分程度行う。
次に、図６Ｅに示すように、第１炭化珪素半導体層１００上に、ドリフト領域１０２よりも高い濃度で第１導電型不純物を含む第２炭化珪素半導体層２００を形成する。第２炭化珪素半導体層２００におけるｎ型不純物の濃度は、ドリフト領域１０２よりも高く、かつ、第１領域２０５および第２領域２０６のｎ型不純物の濃度よりも低くてもよい。第２炭化珪素半導体層２００におけるｎ型不純物の濃度は、例えば１×１０１７ｃｍ－３以上１×１０１９ｃｍ－３以下である。第２炭化珪素半導体層２００の厚さは、例えば２０ｎｍ以上２００ｎｍ以下である。
第２炭化珪素半導体層２００は、例えばエピタキシャル成長により形成される。なお、第２炭化珪素半導体層２００の形成方法は特に限定されない。例えばイオン注入によって第１炭化珪素半導体層１００の表層に第２炭化珪素半導体層２００を形成してもよい。第２炭化珪素半導体層２００は単一のｎ型層により構成されてもよいし、積層構造を有していてもよい。
次いで、図６Ｆに示すように、第２炭化珪素半導体層２００のパターニングを行い、第２炭化珪素半導体層２００のうち温度センス通電層２０８となる部分を、他の部分（ここでは分離強化層３０８およびチャネル層１０８となる部分）から分離するための第３開口部６１を形成する。これにより、例えば島状の温度センス通電層２０８を得る。
このパターニング工程において、図示しないが、分離強化層３０８となる部分とチャネル層１０８となる部分とを分離するための第４開口部６２を併せて形成してもよい。なお、本実施形態では、第４開口部６２は、分離ボディコンタクト用開口部５２を層間絶縁層１１３およびゲート絶縁膜１１０に形成した後、分離ボディコンタクト用開口部５２に、後述するニッケルシリサイド層を形成する際に形成される。
第３開口部６１の幅は、特に限定しないが、例えば１μｍ以上１０μｍ以下であってもよい。また、第４開口部６２の幅は、特に限定しないが、例えば、ソースコンタクト用開口部５１で同じであってもよい。
続いて、図６Ｇに示すように、第２炭化珪素半導体層２００の表面にゲート絶縁膜１１０を形成する。ゲート絶縁膜１１０は、例えば第２炭化珪素半導体層２００の熱酸化によって形成されてもよい。ゲート絶縁膜１１０の厚さは、例えば７０ｎｍ程度である。
その後、図６Ｈに示すように、ゲート絶縁膜１１０の表面に、ゲート用導電膜を形成し、ゲート用導電膜のパターニングを行う。これにより、ゲート電極１１２を得る。ゲート用導電膜として、例えば、リンを７×１０２０ｃｍ－３程度ドーピングした多結晶シリコン膜（図示せず）を用いてもよい。多結晶シリコン膜の厚さは、例えば、５００ｎｍ程度である。ここでは、ゲート用導電膜に複数の開口部を設けることにより、各単位セル３１のゲート電極１１２を含むゲート層を形成する。開口部のそれぞれは、半導体基板１０１の法線方向から見たとき、各単位セル３１のソース領域１０４の少なくとも一部、メインボディ領域１０３、およびＪＦＥＴ領域１１１の少なくとも一部と重なるように配置される。
続いて、図６Ｉに示すように、ゲート電極１１２の表面及びゲート絶縁膜１１０の表面を覆うように、層間絶縁層１１３を形成する。層間絶縁層１１３として、例えば、化学的気相成長（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ）法でＳｉＯ２層を形成してもよい。層間絶縁層１１３の厚さは、例えば１．５μｍである。
この後、図６Ｊに示すように、マスク（図示しない）を用いたドライエッチングにて、層間絶縁層１１３およびゲート絶縁膜１１０のパターニングを行う。ここでは、層間絶縁層１１３のうち各単位セル３１のメインボディコンタクト領域１０７の一部及びソース領域１０４の一部の上に位置する部分にソースコンタクト用開口部５１、分離ボディコンタクト領域３０７の一部の上に位置する部分に分離ボディコンタクト用開口部５２、センスボディコンタクト領域２０７の一部および第１領域２０５の一部の上に位置する部分に第１開口部５３、第２領域２０６の一部の上に位置する部分に第２開口部５４、および、図示しないが、配線下ボディコンタクト領域の一部の上に位置する部分に配線下開口部を形成する。
続いて、図６Ｋに示すように、ソースコンタクト用開口部５１内、分離ボディコンタクト用開口部５２内、および配線下開口部内において、ソース領域１０４、メインボディコンタクト領域１０７、分離ボディコンタクト領域３０７、および配線下ボディコンタクト領域（不図示）と接するソース電極１４を形成するとともに、第１開口部５３内において、第１領域２０５およびセンスボディコンタクト領域２０７と接する第１電極（ここではアノード電極）１５、第２開口部５４内において、第２領域２０６と接する第２電極（ここではカソード電極）１６を形成する。また、半導体基板１０１の裏面１ｂにはドレイン電極１２０を形成する。これらの電極は、例えば次のようにして形成され得る。
まず、層間絶縁層１１３上、および、開口部５１、５２、５３、５４および配線下開口部内に、例えば厚さ５０～１００ｎｍ程度のニッケル膜を形成し、エッチングによって、各開口部５１、５２、５３、５４および配線下開口部の内部に位置する部分を残して、ニッケル膜を除去する。次いで、不活性雰囲気内で、例えば９５０℃、５分間の熱処理を行い、ニッケルを炭化珪素表面と反応させる。これにより、各開口部５１、５２、５３、５４および配線下開口部内に、ニッケルシリサイド層を形成する。ソースコンタクト用開口部５１内のニッケルシリサイド層は、ソース領域１０４およびメインボディコンタクト領域１０７とオーミック接触を形成する。同様に、分離ボディコンタクト用開口部５２内のニッケルシリサイド層は分離ボディコンタクト領域３０７と、第１開口部５３内のニッケルシリサイド層は第１領域２０５およびセンスボディコンタクト領域２０７と、第２開口部５４内のニッケルシリサイド層は第２領域２０６と、図示しないが、配線下開口部内のニッケルシリサイド層は配線下ボディコンタクト領域と、それぞれ、オーミック接触を形成する。
また、半導体基板１０１の裏面１ｂには、例えば厚さが１５０ｎｍ程度のチタンを堆積させ、同様の熱処理を行って、チタンを炭化珪素表面と反応させる。これにより、チタンシリサイド層を形成する。チタンシリサイド層は半導体基板１０１とオーミック接触を形成する。
続いて、層間絶縁層１１３上、および、各開口部５１、５２、５３、５４および配線下開口部内に、ニッケルシリサイド層と接するように上部配線膜を形成する。ここでは、上部配線膜として、例えば厚さ４μｍ程度のアルミニウム膜を堆積する。この後、上部配線膜をエッチングすることにより、ソース電極１４、第１電極１５および第２電極１６を得る。また、半導体基板１０１の裏面１ｂにおいては、チタンシリサイド層上に、例えばＴｉ、Ｎｉ、Ａｇをこの順で積層することにより、ドレイン電極１２０を形成する。以上のようにして、半導体装置１０００が製造される。
（半導体装置の他の例）
本実施形態の半導体装置は、分離部３３に分離強化層３０８を備えていなくてもよい。また、メイン領域２０にチャネル層１０８を備えていなくてもよい。その場合には、各単位セル３１において、ゲート絶縁膜１１０は第１炭化珪素半導体層１００の表面と接するように配置される。ゲート電極１１２に正電圧が印加されると、ソース領域１０４とＪＦＥＴ領域との間において、メインボディ領域１０３とゲート絶縁膜１１０の界面近傍に電子が誘起されて反転状態となり、反転層が形成される（反転チャネル構造）。
上記のような構造は、第２炭化珪素半導体層２００のパターニング工程において、第２炭化珪素半導体層２００のうちメイン領域２０または分離部３３に位置する部分を除去することで得られる。
図７は、本実施形態のさらに他の半導体装置２０００を例示する断面図である。
半導体装置２０００は、ＪＦＥＴ領域１１１および第４領域３１１が、ドリフト領域１０２よりも高い濃度で第１導電型不純物を含む点で、半導体装置１０００と異なっている。ＪＦＥＴ領域１１１および第４領域３１１は、第１炭化珪素半導体層１００に対して、同一のイオン注入工程で第１導電型不純物を注入することによって形成され得る。
本開示の半導体装置は、炭化珪素半導体以外の半導体、例えば、窒化ガリウム（ＧａＮ）、酸化ガリウム（Ｇａ２Ｏ３）、ダイヤモンド等の他のワイドバンドギャップ半導体を用いた半導体装置であってもよいし、シリコン半導体を用いたシリコン半導体装置であってもよい。
また、本開示の半導体装置は、縦型ＭＩＳＦＥＴに限定されず、他の半導体装置であってもよい。本開示の半導体装置は、例えば、接合型電界効果トランジスタ（Ｊｕｎｃｔｉｏｎ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：ＪＦＥＴ）、あるいは、第１炭化珪素半導体層１００と異なる導電型の炭化珪素ウェハを用いた絶縁ゲートバイポーラトランジスタ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：ＩＧＢＴ）であってもよい。
本明細書において開示される技術は、例えば、電力変換器に用いられる半導体デバイス用途において有用である。特に、車載用、産業機器用等の電力変換器に搭載するためのパワー半導体デバイス用途において有用である。
２ ソースパッド
３ ゲートパッド
５ 第１パッド
６ 第２パッド
１４ ソース電極
１５ 第１電極
１６ 第２電極
２０ メイン領域
２１ 温度センス領域
３１ 単位セル
３２ 温度センサ部
３３ 分離部
３４ 配線部
４１ ソース接続部
４２ 分離ボディ接続部
４３ 第１接続部
４４ 第２接続部
４５ 配線下ボディ接続部
５１ ソースコンタクト用開口部
５２ 分離ボディコンタクト用開口部
５５ 配線下開口部
５３ 第１開口部
５４ 第２開口部
６１ 第３開口部
６２ 第４開口部
１００ 第１炭化珪素半導体層
１０１ 半導体基板
１０２ ドリフト領域
１０３ メインボディ領域
１０４ ソース領域
１０７ メインボディコンタクト領域
１０８ チャネル層
１１０ ゲート絶縁膜
１１１ ＪＦＥＴ領域
１１２ ゲート電極
１１３ 層間絶縁層
１２０ ドレイン電極
２００ 第２炭化珪素半導体層
２０３ センスボディ領域
２０５ 第１領域
２０６ 第２領域
２０７ センスボディコンタクト領域
２０８ 温度センス通電層
２１１ 第３領域
３０３ 分離ボディ領域
３０７ 分離ボディコンタクト領域
３０８ 分離強化層
３１１ 第４領域
３１２ 第５領域
４０３ 配線下ボディ領域
４０７ 配線下ボディコンタクト領域
４０８ ボディキャップ層
１０００、２０００ 半導体装置

Claims (11)

  1. メイン領域および温度センス領域を含む半導体装置であって、
    第１導電型の半導体基板と、
    前記半導体基板の主面上に位置する第１の半導体層と、
    前記半導体基板の前記メイン領域に配置され、かつ、互いに並列に接続された複数の単位セルと、
    前記半導体基板の前記温度センス領域に配置された温度センサ部と
    を備え、
    前記複数の単位セルのそれぞれは、
    前記第１の半導体層内に配置され、かつ、前記第１の半導体層の表面に接する第２導電型のメインボディ領域と、
    前記メインボディ領域内に位置する第１導電型のソース領域と、
    前記第１の半導体層のうち前記メインボディ領域および前記ソース領域以外の領域に配置された第１導電型のドリフト領域と、
    前記第１の半導体層上に配置されたゲート絶縁膜と、
    前記ゲート絶縁膜上に配置されたゲート電極と、
    前記第１の半導体層上に配置され、かつ、前記ソース領域と電気的に接続されたソース電極と、
    前記半導体基板の裏面側に配置されたドレイン電極と
    を有し、
    前記温度センサ部は、
    前記第１の半導体層内に配置され、かつ、前記第１の半導体層の表面に接する第２導電型のセンスボディ領域と、
    前記センスボディ領域内に、互いに間隔を空けて配置された第１導電型の第１領域および第１導電型の第２領域と、
    前記センスボディ領域内において、前記第１領域および前記第２領域の間に位置する第２導電型の第３領域と、
    前記第１の半導体層上に配置され、かつ、前記第１領域の一部、前記第３領域、および前記第２領域の一部と接する第１導電型の温度センス通電層と、
    前記第１領域および前記センスボディ領域に電気的に接続された第１電極と、
    前記第２領域に電気的に接続された第２電極と
    を有し、
    前記温度センス通電層は、前記ドリフト領域よりも高い濃度で第１導電型不純物を含む、半導体装置。
  2. 前記温度センス領域は、前記温度センサ部と、前記メイン領域における前記複数の単位セルとを電気的に分離する分離部をさらに有し、
    前記分離部は、
    前記第１の半導体層内に前記センスボディ領域と離間して配置され、かつ、前記第１の半導体層の表面に接する第２導電型の分離ボディ領域であって、前記ソース電極と電気的に接続された分離ボディ領域と、
    前記第１の半導体層のうち前記分離ボディ領域と前記センスボディ領域との間に位置する第１導電型の第４領域と
    を有する、請求項１に記載の半導体装置。
  3. 前記分離部は、前記第１の半導体層上に配置され、かつ、前記第４領域と接する第１導電型の分離強化層をさらに有し、
    前記分離強化層は、前記ドリフト領域よりも高い濃度で第１導電型不純物を含み、
    前記分離強化層は、前記温度センス通電層と電気的に分離されている、請求項２に記載の半導体装置。
  4. 前記第４領域は、前記ドリフト領域よりも高い濃度で第１導電型不純物を含む、請求項２または３に記載の半導体装置。
  5. 前記温度センス通電層の不純物濃度は１×１０１７ｃｍ－３以上１×１０１９ｃｍ－３以下である、請求項１から４のいずれかに記載の半導体装置。
  6. 前記温度センス通電層は島状である、請求項１から５のいずれかに記載の半導体装置。
  7. 前記半導体基板の前記主面の法線方向から見たとき、前記第１領域は、前記第２領域を包囲するように配置されており、前記第１領域と前記第２領域との間に前記第３領域が配置されている、請求項１から６のいずれかに記載の半導体装置。
  8. 前記複数の単位セルのそれぞれは、前記第１の半導体層と前記ゲート絶縁膜との間に、少なくとも前記メインボディ領域と接して配置された第１導電型のチャネル層をさらに備え、
    前記チャネル層は、前記ドリフト領域よりも高い濃度で第１導電型不純物を含む、請求項１から７のいずれかに記載の半導体装置。
  9. 前記温度センサ部は、前記センスボディ領域内に位置し、かつ、前記センスボディ領域よりも高い濃度で第２導電型不純物を含む第２導電型のセンスボディコンタクト領域をさらに有し、
    前記センスボディコンタクト領域は、前記第１電極と接している、請求項１から８のいずれかに記載の半導体装置。
  10. 前記メインボディ領域および前記センスボディ領域の深さ方向における第２導電型の不純物の濃度プロファイルは等しい、請求項１から９のいずれかに記載の半導体装置。
  11. 前記第１の半導体層は炭化珪素半導体層である、請求項１から１０のいずれかに記載の半導体装置。
JP2018235770A 2018-12-17 2018-12-17 半導体装置 Active JP7113386B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018235770A JP7113386B2 (ja) 2018-12-17 2018-12-17 半導体装置
CN201911132211.XA CN111326586A (zh) 2018-12-17 2019-11-18 半导体装置
US16/689,135 US11366022B2 (en) 2018-12-17 2019-11-20 Semiconductor device having a temperature sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018235770A JP7113386B2 (ja) 2018-12-17 2018-12-17 半導体装置

Publications (2)

Publication Number Publication Date
JP2020098836A JP2020098836A (ja) 2020-06-25
JP7113386B2 true JP7113386B2 (ja) 2022-08-05

Family

ID=71073548

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018235770A Active JP7113386B2 (ja) 2018-12-17 2018-12-17 半導体装置

Country Status (3)

Country Link
US (1) US11366022B2 (ja)
JP (1) JP7113386B2 (ja)
CN (1) CN111326586A (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009188178A (ja) 2008-02-06 2009-08-20 Fuji Electric Device Technology Co Ltd 半導体装置
US20170111037A1 (en) 2015-10-19 2017-04-20 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
JP2017079324A (ja) 2015-10-19 2017-04-27 富士電機株式会社 半導体装置および半導体装置の製造方法
US20180061980A1 (en) 2016-09-01 2018-03-01 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6659418B2 (ja) * 2016-03-18 2020-03-04 トヨタ自動車株式会社 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009188178A (ja) 2008-02-06 2009-08-20 Fuji Electric Device Technology Co Ltd 半導体装置
US20170111037A1 (en) 2015-10-19 2017-04-20 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
JP2017079324A (ja) 2015-10-19 2017-04-27 富士電機株式会社 半導体装置および半導体装置の製造方法
US20180061980A1 (en) 2016-09-01 2018-03-01 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device
JP2018037577A (ja) 2016-09-01 2018-03-08 パナソニックＩｐマネジメント株式会社 半導体装置

Also Published As

Publication number Publication date
US20200191661A1 (en) 2020-06-18
JP2020098836A (ja) 2020-06-25
CN111326586A (zh) 2020-06-23
US11366022B2 (en) 2022-06-21

Similar Documents

Publication Publication Date Title
US9252211B2 (en) Semiconductor device and manufacturing method thereof
US8421148B2 (en) Grid-UMOSFET with electric field shielding of gate oxide
JP7059555B2 (ja) 半導体装置
US8563988B2 (en) Semiconductor element and manufacturing method therefor
US7808003B2 (en) Silicon carbide semiconductor device
US10361266B2 (en) Semiconductor device
US8921903B2 (en) Lateral junction field-effect transistor
US11888057B2 (en) Semiconductor device
JP6608541B2 (ja) 炭化珪素半導体装置
JP6132032B2 (ja) 半導体装置およびその製造方法
JP6653461B2 (ja) 半導体装置
US20140231828A1 (en) Semiconductor device
WO2012131768A1 (ja) 炭化珪素半導体装置およびその製造方法
JPWO2018037701A1 (ja) 半導体装置
JP2017092355A (ja) 半導体装置および半導体装置の製造方法
CN113178479A (zh) 半导体装置
JP5547022B2 (ja) 半導体装置
JP4948784B2 (ja) 半導体装置及びその製造方法
JP7127389B2 (ja) 炭化珪素半導体装置
JP2021015884A (ja) 半導体装置および半導体装置の製造方法
JP5487705B2 (ja) ワイドバンドギャップ半導体素子
JP6589263B2 (ja) 半導体装置
JP7113386B2 (ja) 半導体装置
JP3651449B2 (ja) 炭化珪素半導体装置
JP2017092364A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210709

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220420

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220531

R151 Written notification of patent or utility model registration

Ref document number: 7113386

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151