JP6132032B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP6132032B2
JP6132032B2 JP2015552294A JP2015552294A JP6132032B2 JP 6132032 B2 JP6132032 B2 JP 6132032B2 JP 2015552294 A JP2015552294 A JP 2015552294A JP 2015552294 A JP2015552294 A JP 2015552294A JP 6132032 B2 JP6132032 B2 JP 6132032B2
Authority
JP
Japan
Prior art keywords
region
insulating film
contact hole
lnx
lpx
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015552294A
Other languages
English (en)
Other versions
JPWO2015087483A1 (ja
Inventor
典明 八尾
典明 八尾
和 阿部
和 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of JPWO2015087483A1 publication Critical patent/JPWO2015087483A1/ja
Application granted granted Critical
Publication of JP6132032B2 publication Critical patent/JP6132032B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、温度センスダイオードを有する半導体装置およびその製造方法に関する。
ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）やＭＯＳＦＥＴ（ＭＯＳゲート型電界効果トランジスタ）などの半導体装置には、温度検出用のダイオード（以下、温度センスダイオードと称す）を半導体チップ上に形成している製品がある。
図１８は、従来の温度センスダイオード５００の概略構成を示す図（（ａ）は要部平面図，（ｂ）は（ａ）のIII−III線に沿った断面構造を示す断面図）である。図１８（ａ）には電流経路も示した。
従来の温度センスダイオード５００は、ＭＯＳＦＥＴなどの半導体素子を形成したシリコン基板５１上にシリコン酸化膜５７を形成し、このシリコン酸化膜５７上に成長させた多結晶シリコン（ポリシリコン）層５８に不純物ドーピングでｎ型領域（カソード領域）６４とｐ型領域（アノード領域）６５を形成したものである。この温度センスダイオード５００は順電圧降下Ｖｆの温度特性を利用して半導体チップの温度を検出するものである。ｐｎ接合の界面７３は層間絶縁膜６６に形成した第１コンタクトホール６８の第１コンタクトホール端６８ａと第２コンタクトホール６９の第２コンタクトホール端６９ａとの間の中央に配置される。つまり、ｐｎ接合の界面７３は第１コンタクトホール６８と第２コンタクトホール６９とで挟まれた層間絶縁膜６６ａの中央に位置する。
温度センスダイオード５００に一定の電流Ｉ（ｍＡ以下の電流）を流した時、温度センスダイオード５００のアノード−カソード間に順電圧降下Ｖｆが生じる。この順電圧降下Ｖｆは温度が上昇すると低下する特性を有する。温度センスダイオード５００はこの特性を利用し温度検出を行う素子である。
図１９は、従来の温度センスダイオード５００の順電圧降下Ｖｆと温度Ｔの関係を示す図である。温度Ｔを２５℃から１５０℃に昇温するとＶｆは２０％〜３０％程度低下する。また、Ｖｆにばらつきがあると、検出設定の順電圧降下Ｖｆｏに対して検出温度Ｔｓにばらつきを生じる。
温度センスダイオード５００のＶｆは、電流Ｉを流した時にｐｎ接合の界面７３で発生する電圧Ｖｐｎとｐｎ各領域６４，６５の寄生抵抗Ｒｐ，Ｒｎを合わせた寄生抵抗Ｒｐｎで発生する電圧（Ｉ×Ｒｐｎ）との和である。Ｖｐｎはｐｎ接合の界面７３の内蔵電位に依存する。Ｖｆを式で表すと、
Ｖｆ＝Ｖｐｎ＋Ｉ×Ｒｐｎとなる。
一般的に温度センスダイオード５００のｎ型領域６４、ｐ型領域６５を形成するためのイオン注入は、半導体素子を形成するイオン注入プロセスと併用される。そのため、イオン注入量や注入エネルギ、活性化熱処理等は半導体素子を形成するプロセス条件に縛られるため、温度センスダイオード５００の不純物プロファイルの制御を単独で行なうことが困難である。また、ポリシリコン層５８へのイオン注入では、チャネリング現象（単結晶へのイオン注入より飛程が長くなる現象）により、注入された不純物イオンがポリシリコン層５８を突き抜けてポリシリコン層５８に留まる不純物イオンの量にばらつきが生じる。ポリシリコン層５８に留まる不純物イオンの量をドーズ量とすると、注入された不純物イオンのドーズ量にばらつきが生じて、上記した寄生抵抗Ｒｐｎのばらつきが大きくなる傾向がある。
さらに、前もってｐ型領域６５を形成するためのｐ型不純物イオンのドーズ量より高いドーズ量のｎ型不純物イオンを注入してｎ型領域６４を形成する場合には、ｐ型不純物イオンをｎ型不純物イオンが補償し、さらにｎ転させてｎ型領域６４にしている。そのため、ｎ型領域６４の形成はｐ型不純物イオンのドーズ量とｎ型不純物イオンのドーズ量の両方に依存するために、ｐ型領域６５のシート抵抗Ｒｓｐに比べるとｎ型領域６４のシート抵抗Ｒｓｎのばらつきは大きくなる。また、このように不純物イオンの相互補償で形成されるｎ型領域６４はキャリア散乱が大きくなり、ｐ型領域のシート抵抗Ｒｓｐより大きくなる。これらのＲｓｎ，Ｒｓｐは上記の寄生抵抗Ｒｐｎを構成し、次式で表わされる。
Ｒｐｎ＝Ｒｓｎ×（Ｌｎ／Ｗ）＋Ｒｓｐ×（Ｌｐ／Ｗ）
但し、Ｌｎはｎ型領域６４の電流経路の長さ、Ｌｐはｐ型領域６５の電流経路の長さ、Ｗはｎ型領域６４、ｐ型領域６５の幅であり、Ｌｎ＝Ｌｐであり、Ｌｎ＋Ｌｐ＝Ｌｏである。
また、特許文献１では、ポリシリコンで形成された温度センスダイオードにおいて、温度センスダイオードを構成するｐ型領域とｎ型領域の直下の絶縁層を挟んで基板との間に形成されるそれぞれの容量（キャパシタンス）を実質的に同じ大きさにすることで、外乱ノイズに対して誤動作を抑制できることが記載されている。
また、特許文献２では、温度センスダイオードが、平面方向にｐ+層／ｐ層／ｎ+層を配列した３層構造で形成されることが開示されている。
また、特許文献３では、温度センスダイオードのｐ型拡散層およびｎ型拡散層がポリシリコンを垂直に突き抜けて形成される構造（拡散層がポリシリコンの裏面に達する構造）が開示されている。
また、特許文献４では、アバランシェ電圧の温度変化を利用した温度センスダイオードにおいて、急峻な立ち上がりを示すアバランシェ電圧を得るために、温度センスダイオードのｐ型領域およびｎ型領域の少なくとも一方が５×１０14／ｃｍ2以下のドーズ量の不純物イオンの導入によって形成されることが開示されている。
特許第４６２０８８９号公報 特開２００２−１９０５７５号公報 特開平７−１５３９２０号公報 特開平６−１１７９４２号公報
図１８に示す温度センスダイオード５００の寄生抵抗Ｒｐｎは、アノード電極７２，カソード電極７１とポリシリコン層５８との接触で発生する接触抵抗Ｒｃｐ，Ｒｃｎと、ポリシリコン層に形成されるｐ型領域６５，ｎ型領域６４のそれぞれの抵抗Ｒｐ，Ｒｎとの直列抵抗として表すことができる。
これを式で表すと、
Ｒｐｎ＝Ｒｃｐ＋Ｒｐ＋Ｒｃｎ＋Ｒｎとなる。
Ｒｃｐ，Ｒｃｎは電極とポリシリコン層との接触面積（コンタクトホール面積）を大きくすることで０に近づく。ここでは接触面積が大きい温度センスダイオードを対象とするためＲｃｐ，Ｒｃｎ＝０として扱う。そのため、Ｒｐｎ＝Ｒｐ＋Ｒｎとなる。
また、ｎ型領域６４，ｐ型領域６５のシート抵抗をそれぞれＲｓｎ，Ｒｓｐ、電流を流した時のｎ型領域６４，ｐ型領域６５での電流経路の長さをそれぞれＬｎ，Ｌｐ、電流経路の幅を共にＷとする。また、従来構造ではＬｎ＝Ｌｐで設計し、Ｌｎ，Ｌｐの製造誤差は±５％程度である。つぎに、Ｒｐｎについて説明する。
Ｒｐｎ＝Ｒｓｐ（Ｌｐ／Ｗ）＋Ｒｓｎ（Ｌｎ／Ｗ）＝（Ｒｓｐ＋Ｒｓｎ）×Ｌｎ／Ｗである。
但し、Ｌｐ＋Ｌｎは、チップ設計上のデザインルールにより最適化された固定された一定の長さ（＝Ｌｏ）である。ここでは、Ｌｏは第１コンタクトホール端６８ａと第２コンタクトホール端６９ａとの間の距離（＝層間絶縁膜６６ａ端の距離）であり、電流経路Ｌｎ，Ｌｐはそれぞれ第１コンタクトホール端６８ａ，第２コンタクトホール端６９ａからｐｎ接合の界面７３までの距離とする。実際は第１コンタクトホール端６８ａ，第２コンタクトホール端６９ａから数μｍ程度はカソード電極２１側，アノード電極２２側に入り込んで電流は流れるがその割合が小さいために、ここでは、電流Ｉの全ては第１コンタクトホール端１８ａ，第２コンタクトホール端１９ａを経由して流れるものとした。
プロセス条件により、例えば、Ｒｓｎの値とばらつきが、Ｒｓｐの値とばらつきよりも大きくなる場合、Ｒｐｎの値とばらつきは、Ｒｓｎの値とばらつきが反映されて大きな値になる。つまり、プロセス条件によりＲｐｎの値とそのばらつくが大きくなると、Ｖｆによる温度検出はＲｐｎの影響を受けて、その精度を低下させる不都合を生じる。
また、特許文献１〜４では、Ｖｆの温度依存性を利用した温度センスダイオードにおいて、温度センスダイオードを構成するｐ型領域およびｎ型領域の長さとシート抵抗の関係を論じて温度検出精度を向上させることについては記載されていない。
この発明の目的は、上記の課題を解決して、Ｖｆによる温度依存性を利用した温度センスダイオードの温度検出精度を向上できる半導体装置およびその製造方法を提供することにある。
上記目的を達成するために、本発明の一態様に係る半導体装置は、絶縁膜上に設けられた第１導電型の薄膜半導体層からなるカソード領域と、絶縁膜上にカソード領域とｐｎ接合をなすように設けられた第２導電型の薄膜半導体層からなるアノード領域と、カソード領域とアノード領域とを覆う層間絶縁膜と、層間絶縁膜上に設けられ、層間絶縁膜を貫通する第１コンタクトホールを介してカソード領域に接続するカソード電極と、層間絶縁膜上に設けられ、層間絶縁膜を貫通する第２コンタクトホールを介してアノード領域に接続するアノード電極と、を備え、カソード領域及びアノード領域が、温度を検出する温度センスダイオードを構成し、ｐｎ接合の界面に近い側の第１コンタクトホールの端部から界面までの電流経路の長さと、界面に近い側の第２コンタクトホールの端部から界面までの電流経路の長さのうち、カソード領域及びアノード領域のうちのシート抵抗の値及びばらつきの大きな方の長さが短いことを要旨とする。
また、本発明の一態様に係る半導体装置の製造方法は、絶縁膜上に設けられた薄膜半導体層に第１不純物イオンを注入する工程と、第１不純物イオンが注入された薄膜半導体層の一部に第２不純物イオンを注入する工程と、第１および第２不純物イオンを活性化し、第１不純物イオンが注入された領域でアノード領域、第２不純物イオンが注入された領域でアノード領域とｐｎ接合するカソード領域を形成する工程と、薄膜半導体層を覆う層間絶縁膜を形成する工程と、層間絶縁膜を貫通し、カソード領域の一部を露出する第１コンタクトホール、および層間絶縁膜を貫通し、アノード領域の一部を露出する工程と、を含み、カソード領域及びアノード領域が、温度を検出する温度センスダイオードを構成し、ｐｎ接合の界面に近い側の第１コンタクトホールの端部から界面までの電流経路の長さをＬｎｘとし、界面に近い側の端部から界面までの電流経路の長さをＬｐｘとしたとき、０．１≦（Ｌｎｘ／Ｌｐｘ）≦０．９とすることを要旨とする。
この発明によれば、温度センスダイオードの温度検出精度を向上させることができる。
本発明の第１の実施形態に係る半導体装置の概略構成を示す図（（ａ）は要部平面図,（ｂ）は（ａ）のII−IIに沿った断面構造を示す要部断面図）である。 本発明の第１の実施形態に係る半導体装置において、順電圧降下Ｖｆの値のばらつきを示す図である。 本発明の第１の実施形態に係る半導体装置において、順電圧降下Ｖｆの平均値を示す図である。 本発明の第１の実施形態に係る半導体装置において、順電圧降下Ｖｆの標準偏差値ｓを示す図である。 本発明の第１の実施形態に係る半導体装置において、各抵抗値と距離ｘの関係を示す図である。 本発明の第１の実施形態に係る半導体装置において、Ｌｎｘ，Ｌｐｘと距離ｘとの関係を示す図である。 本発明の第２の実施形態に係る半導体装置の概略構成を示す要部断面図である。 本発明の第２の実施形態に係る半導体装置の製造方法を説明するための要部断面図である。 本発明の第２の実施形態に係る半導体装置の製造方法を説明するための要部断面図である。 本発明の第２の実施形態に係る半導体装置の製造方法を説明するための要部断面図である。 本発明の第２の実施形態に係る半導体装置の製造方法を説明するための要部断面図である。 本発明の第２の実施形態に係る半導体装置の製造方法を説明するための要部断面図である。 本発明の第２の実施形態に係る半導体装置の製造方法を説明するための要部断面図である。 本発明の第２の実施形態に係る半導体装置の製造方法を説明するための要部断面図である。 本発明の第２の実施形態に係る半導体装置の製造方法で形成されたコンタクトホールを示す要部平面図である。 本発明の第２の実施形態に係る半導体装置において、不純物濃度と深さの関係を示す図である。 本発明の第２の実施形態に係る半導体装置において、シート抵抗とばらつきの関係を示す図である。 従来の温度センスダイオードの概略構成を示す図（（ａ）は要部平面図，（ｂ）は（ａ）のIII−III線に沿った断面構造を示す断面図）である。 従来の温度センスダイオードの順電圧降下Ｖｆと温度の関係を示す図である。
以下、本発明の第１及び第２の実施形態に係る半導体装置を、図面を参照して詳細に説明する。以下の実施形態の説明では、第１導電型がｎ型、第２導電型がｐ型の場合について例示的に説明するが、導電型を逆の関係に選択して、第１導電型をｐ型、第２導電型をｎ型としても構わない。また、本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれ＋および−が付されていない半導体領域に比べて相対的に不純物濃度が高いまたは低いことを意味する。
なお、以下の実施形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。また、実施形態で説明される添付図面は、見易くまたは理解し易くするために正確なスケール、寸法比で描かれていない。本発明はその要旨を超えない限り、以下に説明する一実施形態の記載に限定されるものではない。
本発明の第１及び第２の実施形態に係る半導体装置では、温度センスダイオードが形成される薄膜半導体層として便宜上多結晶シリコン層を用いた場合について説明するが、薄膜半導体層は多結晶シリコン層に限定されるものではない。薄膜半導体層としては、アモルファス半導体層などでもかまわない。
（第１の実施形態）
図１に示すように、本発明の第１の実施形態に係る半導体装置１００Ａは、例えば単結晶シリコンからなる第１導電型（ｎ型）の半導体基板１の主面上に絶縁膜７を介して設けられた温度センスダイオード１０１を備えている。第１の実施形態に係る半導体装置１００Ａは、詳細に図示していないが、ＩＧＢＴやＭＯＳＦＥＴなどの電力用パワー素子と共に温度センスダイオード１０１を備えている。
温度センスダイオード１０１は、電力用パワー素子の通電時の異常な温度上昇を即座に検知し、熱暴走による素子破壊を抑えるためのものである。温度センスダイオード１０１は、絶縁膜７上に設けられた第１導電型（ｎ型）の薄膜半導体層１４からなるカソード領域１４Ａと、絶縁膜７上にカソード領域１４Ａとｐｎ接合をなすように設けられた第２導電型（ｐ型）の薄膜半導体層１５からなるアノード領域１５Ａとを備えている。薄膜半導体層１４及び薄膜半導体層１５は例えば多結晶シリコン層８に構成されている。温度センスダイオード１０１は、薄膜半導体層１４と薄膜半導体層１５とが平面方向に界面２３を有してｐｎ接合を形成している。
また、第１の実施形態に係る半導体装置１００Ａは、温度センスダイオード１０１のカソード領域１４Ａとアノード領域１５Ａとを覆う層間絶縁膜１６を備えている。また、第１の実施形態に係る半導体装置１００Ａは、層間絶縁膜１６上に設けられ、層間絶縁膜１６を貫通する第１コンタクトホール１８を介してカソード領域１４Ａに電気的にかつ金属学的に接続するカソード電極２１を備えている。また、第１の実施形態に係る半導体装置１００Ａは、層間絶縁膜１６上に設けられ、層間絶縁膜１６を貫通する第２コンタクトホール１９を介してアノード領域１５Ａと電気的にかつ金属学的に接続するアノード電極２２を備えている。
絶縁膜７及び層間絶縁膜１６は、例えば二酸化シリコン（ＳｉＯ２）膜で形成されている。カソード電極２１及びアノード電極２２は、例えばアルミニウム（Ａｌ）膜、又はアルミニウム・シリコン（Ａｌ−Ｓｉ），アルミニウム・銅（Ａｌ−Ｃｕ），アルミニウム・銅・シリコン（Ａｌ−Ｃｕ−Ｓｉ）などのアルミニウム合金膜で形成されている。
温度センスダイオード１０１のｐｎ接合の界面２３は、第１コンタクトホール１８と第２コンタクトホール１９とで挟まれた層間絶縁膜１６のコンタクトホール間配置部分１６ａの直下に位置している。
カソード領域１４Ａ及びアノード領域１５Ａの側面と底面は層間絶縁膜１６と絶縁膜７で囲まれている。第１の実施形態に係る半導体装置１００Ａでは便宜的にこの温度センスダイオード１０１が１個の場合を示したが、検出電圧を高くするために複数個直列に接続する場合もある。その場合は全体が温度センスダイオードとなり、個々の温度センスダイオードは単位の温度センスダイオードユニットとなる。
温度センスダイオード１０１を構成するカソード領域１４Ａとアノード領域１５Ａとの電流経路の長さをそれぞれＬｎｘ，Ｌｐｘと定義すると、電流経路の長さＬｎｘ，Ｌｐｘは第１コンタクトホール端１８ａから第２コンタクトホール端１８ｂまでの電流経路の長さＬｏのうち、カソード領域１４Ａ又はアノード領域１５Ａを通る長さとなる。図１のようにｐｎ接合の界面２３がひとつの場合、第１コンタクトホール端１８ａ，第２コンタクトホール端１９ａとｐｎ接合の界面２３との間の距離（＝層間絶縁膜の端部からｐｎ接合までの距離）がそれぞれＬｎｘ，Ｌｐｘとなる。また、Ｌｎｘ＋Ｌｐｘは第１コンタクトホール端１８ａから第２コンタクトホール端１９ａに至る電流経路の長さＬｏとなり、チップ設計上のデザインルールにより最適化された一定の長さとなる。
いま、電流経路Ｌｏに対するカソード領域１４Ａの電流経路の長さＬｎｘをｘで表すと、図１のようにｐｎ接合の界面２３がひとつの場合、ｘはｐｎ接合の界面２３の位置となる。つまり、ｘ＝０は第１コンタクトホール端１８ａの位置にｐｎ接合の界面２３があることを示し、ｘ＝１はアノード領域１５Ａ上に形成される第２コンタクトホール１９の端部（第２コンタクトホール端１９ａ）にｐｎ接合の界面２３があることを示す。したがって、Ｌｎｘ，ＬｐｘをＬｏを用いて表すとＬｎｘ＝Ｌｏ×ｘ，Ｌｐｘ＝Ｌｏ×（１−ｘ）となる。また、ｘ＝０．５が従来構造であり、Ｌｎｘ（ｘ＝０．５）＝Ｌｎ，Ｌｐｘ（ｘ＝０．５）＝Ｌｐとなる。
ここで、温度センスダイオード１０１の寄生抵抗をＲｐｎｘ、カソード領域１４Ａ，アノード領域１５Ａの電流経路での抵抗をそれぞれＲｎｘ，Ｒｐｘとし、カソード電極２１とカソード領域１４Ａおよびアノード電極２２とアノード領域１５Ａとの接触抵抗を無視できると仮定すると、Ｒｐｎｘ＝Ｒｎｘ＋Ｒｐｘとなる。また、カソード領域１４Ａ、アノード領域１５Ａの各シート抵抗をそれぞれＲｓｎ，Ｒｓｐとし、電流Ｉを流した時のカソード領域１４Ａ、アノード領域１５Ａでの電流経路の長さをＬｎｘ，Ｌｐｘとし、電流経路の幅をＷとすると、温度センスダイオード１０１の寄生抵抗Ｒｐｎｘは、
Ｒｐｎｘ＝Ｒｓｎ（Ｌｎｘ／Ｗ）＋Ｒｓｐ（Ｌｐｘ／Ｗ）となる。
諸元の具体的な数値としては、第１の実施形態では、例えば、Ｌｏ＝Ｌｎｘ＋Ｌｐｘ＝３０μｍ、Ｒｓｎ＝４００Ω／□、Ｒｓｐ＝１５０Ω／□などである。
図２乃至図４は、順電圧降下Ｖｆの値およびそのばらつきとＬｎｘ／Ｌｐｘの関係を示す図であり、図２は順電圧降下Ｖｆの値のばらつきを示す図、図３は順電圧降下Ｖｆの平均値を示す図、図４は順電圧降下Ｖｆの標準偏差値ｓを示す図である。
これらの図から、シート抵抗の低いｐ型のアノード領域１５Ａの電流経路Ｌｐｘを長くする事で、順電圧降下Ｖｆのばらつきが低減している事がわかる。具体的には、Ｌｎｘ＋Ｌｐｘ＝Ｌｏ（一定）にして、Ｌｎｘ／Ｌｐｘを１（従来構造）から０．２まで減少させると、Ｖｆの値は３ｍＶ程度減少し、Ｖｆのばらつきを示す標準偏差値が１．４から０．８と半分近くまで減少する。
例えば、プロセス条件によりＲｓｎの値がＲｓｐよりも大きくなる場合、０．１≦Ｌｎｘ／Ｌｐｘ≦０．９とすることでＲｐｎｘの値を低減させることができる。Ｌｎｘ／Ｌｐｘが０．９超になると、従来構造に近くなりＲｐｎｘの値の低減効果が少なくなる。一方、Ｌｎｘ／Ｌｐｘが０．１未満になるとカソード電極２１にｐｎ接合の界面２３が近づき過ぎて温度センスダイオード１０１の空乏層の広がりがカソード電極２１に達するため、正しいＶｆの温度依存性を示さなくなる。そのため、Ｒｓｎ＞Ｒｓｐの場合は、０．１≦Ｌｎｘ／Ｌｐｘ≦０．９の範囲のＬｎｘとＬｐｘにすることが好ましい。一方、Ｒｓｎ＜Ｒｓｐの場合は、０．１≦Ｌｐｘ／Ｌｎｘ≦０．９の範囲のＬｐｘとＬｎｘにするとよい。
また、上記のことをＬｎｘの範囲で表わすと、０．１≦Ｌｎｘ／（Ｌｏ−Ｌｎｘ）≦０．９となり、０．１（Ｌｏ−Ｌｎｘ）≦Ｌｎｘ≦０．９（Ｌｏ−Ｌｎｘ）となり、（０．１／１．１）Ｌｏ≦Ｌｎｘ≦（０．９／１．９）Ｌｏとなり、Ｒｓｎ＞Ｒｓｐの場合は、０．０９Ｌｏ≦Ｌｎｘ≦０．４７Ｌｏとなる。一方、Ｒｓｎ＜Ｒｓｐの場合は、０．０９Ｌｏ≦Ｌｐｘ≦０．４７Ｌｏにするとよい。
後述する図８乃至図１４で示す製造方法では、Ｒｓｎの値はＲｓｐより大きくなり、またＲｓｎのばらつきはＲｓｐより大きくなる。そのため、Ｌｎｘ／Ｌｐｘを上記の範囲にするとＲｐｎｘのばらつきも小さくなり、Ｖｆのばらつきは小さくなる。
ここまでは、Ｒｓｎの値やばらつきがＲｓｐよりも大きくなる場合について説明したが、逆にＲｓｐの値やばらつきがＲｓｎよりも大きくなる場合では、０．１≦Ｌｐｘ／Ｌｎｘ≦０．９とすることでＲｐｎｘの値とそのばらつきを低減することができる。
上記したように、Ｒｐｎｘの値を小さくすることで、Ｖｆに占めるＲｐｎｘの割合が低減する。そのため、Ｖｆはｐｎ接合の界面２３で発生する電圧Ｖｐｎで決定付けられ、ＲｐｎｘがＶｆに及ぼす要因が少なくなるため、温度センスダイオード１０１の温度検出精度を従来構造より容易に向上させることができる。但し、Ｖｐｎはｐｎ接合の界面２３の内蔵電位に関係するＶｆの立ち上がり電圧であり、ＶｆからＲｐｎｘで生じる電圧降下を差し引いた値である。
また、Ｒｐｎｘのばらつきを小さくすることで、Ｖｆのばらつきを減少させることができて、温度センスダイオード１０１の温度検出精度を向上させることができる。
図５は、第１の実施形態を説明するための各抵抗値と距離ｘの関係を示す図である。各抵抗値は、Ｒｐｎｘ，Ｒｎｘ，Ｒｐｘ，Ｒｐｎｘ（Ｍａｘ），Ｒｐｎｘ（Ｍｉｎ），Ｒｎｘ（Ｍａｘ），Ｒｎｘ（Ｍｉｎ），Ｒｐｘ（Ｍａｘ），Ｒｐｘ（Ｍｉｎ）である。ここで、Ｍａｘは最大値、Ｍｉｎは最小値、（ ）付でない場合は平均値を表わす。また、ｘは第１コンタクトホール端１８ａからｐｎ接合の界面２３までの距離を示し、このｘが大きくなるとＲｐｎｘは大きくなる。
図６は、Ｌｎｘ，Ｌｐｘと距離ｘの関係を示す図である。
図５および図６の横軸はｘであり、カソード領域１４Ａの第１コンタクトホール端１８ａからｐｎ接合の界面２３までの距離を示し、距離ｘ＝１はＬｏとなる。また、Ｌｎｘ，Ｌｐｘは距離ｘでのそれぞれの電流通路の長さである。例えば、ｘ＝０ではＬｎｘ（ｘ＝０）＝０、Ｌｐｘ（ｘ＝０）＝Ｌｏ、ｘ＝１では、Ｌｎｘ（ｘ＝１）＝Ｌｏ、Ｌｐｘ（ｘ＝１）＝０を示す。尚、ｘ＝０．５のときが、図１８に示す従来構造であり、Ｒｐｎｘ（ｘ＝０．５）＝Ｒｐｎ，Ｒｎｘ（ｘ＝０．５）＝Ｒｎ，Ｒｐｘ（ｘ＝０．５）＝Ｒｐ，Ｌｎｘ（ｘ＝０．５）＝Ｌｎ，Ｌｐｘ（ｘ＝０．５）＝Ｌｐとなる。
図５および図６によると、
Ｌｎｘ＝Ｌｏ×ｘ、Ｌｐｘ＝Ｌｏ−Ｌｏ×ｘ、Ｒｎｘ＝（２Ｒｎ）×ｘ、Ｒｐｘ＝（１−ｘ）×（２Ｒｐ）、Ｒｐｎｘ＝Ｒｎｘ＋Ｒｐｘで表わされる。但し、ｘは０〜１の範囲の数値である。
まず、従来構造のＲｐｎｘ（ｘ＝０．５）の値について説明する。但し、Ｒｐｎｘ（ｘ＝０．５）＝Ｒｐｎである。
従来構造ではｘ＝０．５であるため、Ｌｎｘ（ｘ＝０．５）＝０．５Ｌｏ、Ｌｐｘ（ｘ＝０．５）＝０．５Ｌｏとなる。また、Ｒｐｎｘ（ｘ＝０．５）＝Ｒｎｘ（ｘ＝０．５）＋Ｒｐｘ（ｘ＝０．５）＝０．５×２Ｒｎ＋０．５×２Ｒｐ＝０．５×２（Ｒｎ＋Ｒｐ）＝Ｒｎ＋Ｒｐとなる。Ｒｎ＝２Ｒｐとすると、Ｒｐｎｘ（ｘ＝０．５）＝Ｒｎ＋Ｒｐ＝２Ｒｐ＋Ｒｐ＝３Ｒｐとなる。
一方、第１の実施形態の場合、たとえばｘ＝０．１とすると、Ｌｎｘ（ｘ＝０．１）＝０．１Ｌｏ、Ｌｐｘ（ｘ＝０．１）＝Ｌｏ−０．１Ｌｏ＝０．９Ｌｏとなる。Ｒｐｎｘ（ｘ＝０．１）＝Ｒｎｘ（ｘ＝０．１）＋Ｒｐｘ（ｘ＝０．１）＝０．１×２Ｒｎ＋０．９×２Ｒｐとなる。Ｒｎ＝２Ｒｐとすると、Ｒｐｎｘ（ｘ＝０．１）＝０．１×２Ｒｎ＋０．９×２Ｒｐ＝０．１×２×２Ｒｐ＋０．９×２Ｒｐ＝０．４Ｒｐ＋１．８Ｒｐ＝２．２Ｒｐとなる。
つまり、カソード領域１４Ａでの電流経路の長さＬｎｘを従来構造の２０％（＝０．１÷０．５×１００）にすると、Ｒｐｎｘは３Ｒｐから２．２Ｒｐとなり、寄生抵抗Ｒｐｎｘを従来構造に比べて７０％（＝２．２÷３×１００）程度に減少させることができる。
このことは、Ｒｐｎｘのばらつきについても成立する。これは、シート抵抗Ｒｓｎ，Ｒｓｐについて、抵抗値が大きい方がばらつきも大きくなる傾向があるためである。そのため、抵抗値の大きなカソード領域１４Ａの電流経路の長さＬｎｘを短くすることで、Ｒｐｎｘの値とそのばらつきを小さくすることができる。その結果、Ｖｆのばらつきを従来構造に比べて小さくできて、温度センスダイオード１０１の温度検出精度を向上させることができる。
さらに具体的なイメージを掴むために、便宜的な数値を挙げて具体的に説明する。
先ず、従来構造であるＬｎｘ（ｘ＝０．５）／Ｌｐｘ（ｘ＝０．５）＝Ｌｏ／Ｌｏ＝１の場合について説明する。以下の数値は便宜的に例として用いた値である。
Ｌｏ＝３０μｍ、Ｌｎｘ（ｘ＝０．５）＝１５μｍ、Ｌｐｘ（ｘ＝０．５）＝１５μｍ、Ｗ＝１５μｍ、Ｒｓｎ＝１００Ω／□、ばらつき＝±２０％、Ｒｓｐ＝５０Ω／□、ばらつき＝０％とすると、Ｒｎｘ（ｘ＝０．５）の最大値＝１２０Ω、Ｒｎｘ（ｘ＝０．５）の最小値＝８０Ω、Ｒｐｘ（ｘ＝０．５）の最小値＝５０Ω、Ｒｐｘ（ｘ＝０．５）の最小値＝５０Ωとなる。
Ｒｐｎｘ（ｘ＝０．５）を求めると、
Ｒｐｎｘ（ｘ＝０．５）＝Ｒｎｘ（ｘ＝０．５）＋Ｒｐｘ（ｘ＝０．５）＝１００Ω＋５０Ω＝１５０Ωとなる。
つぎに、Ｒｐｎｘ（ｘ＝０．５）のばらつきを求める。
Ｒｐｎｘ（ｘ＝０．５）の最大値（Ｍａｘ）＝Ｒｎｘ（ｘ＝０．５）の最大値（Ｍａｘ）＋Ｒｐｘ（ｘ＝０．５）の最大値（Ｍａｘ）＝１２０＋５０Ω＝１７０Ωとなる。
Ｒｐｎｘ（ｘ＝０．５）の最小値（Ｍｉｎ）＝Ｒｎｘ（ｘ＝０．５）の最小値（Ｍｉｎ）＋Ｒｐｘ（ｘ＝０．５）の最小値（Ｍｉｎ）＝８０Ω＋５０Ω＝１３０Ωとなる。
従って、Ｒｐｎｘ（ｘ＝０．５）のばらつきをＲｐｎｘ（ｘ＝０．５）の最大値−Ｒｐｎｘ（ｘ＝０．５）の最小値で表わすと、ばらつきは１７０Ω−１３０Ω＝４０Ωとなる。
一方、本発明の一例としてＬｎｘ（ｘ＝０．３３）／Ｌｐｘ（ｘ＝０．３３）＝０．５の場合について説明する。
Ｌｏ＝３０μｍ、Ｌｎｘ（ｘ＝０．３３）＝１０μｍ、Ｌｐｘ（ｘ＝０．３３）＝Ｌｏ−Ｌｎｘ（ｘ＝０．３３）＝３０μｍ−１０μｍ＝２０μｍ、Ｗ＝１５μｍ、Ｒｓｎ＝１００Ω／□、ばらつき＝±２０％、Ｒｓｐ＝５０Ω／□、ばらつき＝０とすると、
Ｒｎｘ（ｘ＝０．３３）＝１００×１０／１５＝６７Ωとなる。
また、Ｒｎｘ（ｘ＝０．３３）の最大値＝６７×１．２＝８０Ω、Ｒｎｘ（ｘ＝０．３３）の最小値＝６７×０．８＝５４Ω、Ｒｐｘ（ｘ＝０．３３）の最大値＝Ｒｐｘ（ｘ＝０．３３）の最小値＝５０×２０／１５＝６７Ωとなる。
Ｒｐｎｘ（ｘ＝０．３３）を求めると、
Ｒｐｎｘ（ｘ＝０．３３）＝６７＋６７＝１３４Ωとなる。
つぎに、Ｒｐｎｘ（ｘ＝０．３３）のばらつきを求める。
Ｒｐｎｘ（ｘ＝０．３３）の最大値＝８０＋６７＝１４７Ω、Ｒｐｎｘ（ｘ＝０．３３）の最小値＝５４＋６７＝１２１Ω
Ｒｐｎｘ（ｘ＝０．３３）のばらつきを［Ｒｐｎｘ（ｘ＝０．３３）の最大値−Ｒｐｎｘ（ｘ＝０．３３）の最小値］で表わすと、ばらつきは１４７Ω−１２１Ω＝２６Ωとなる。
つまり、Ｒｐｎｘ（ｘ＝０．３３）はＲｐｎｘ（ｘ＝０．５）と比べると、１５０Ωが１３４Ωに減少し、ばらつきは４０Ωから２６Ωに減少する。
Ｖｆを構成するＶｐｎ（ｐｎ接合の界面２３の立ち上がり電圧）はｐｎ接合の界面２３の位置が移動しても変わらない。つまり、ｘの値が変わってもＶｐｎは変らない。従って、ＶｆはＲｐｎｘによる電圧降下のばらつきで変化する。
流す電流Ｉを０．１ｍＡにしたときは、Ｒｐｎｘ（ｘ＝０．５）による電圧降下は４０Ω×０．１ｍＡ＝４ｍＶであり、Ｒｐｎｘ（ｘ＝０．３３）による電圧降下は２６Ω×０．１ｍＡ＝２．６ｍＶになる。つまり、Ｖｆのばらつきは４ｍＶから２．６ｍＶに減少する。
これは、Ｖｆのばらつき幅を１．４ｍＶ（＝４ｍＶ−２．６ｍＶ）減少させることができることを意味する。この減少幅が大きいほど、従来構造に比べてばらつきの低減効果が大きくなる。
流す電流Ｉが０．１ｍＡより大きくなれば、このＶｆの減少幅を１．４ｍＶよりさらに大きくできる。例えば、Ｉ＝１ｍＡ流すと、Ｖｆのばらつきの減少幅は１４ｍＶに大きくすることができる。つまり、流す電流Ｉが大きいほど、従来構造と比べて温度検出精度の向上幅を大きくすることができる。
ここで、今回は、電流経路の長さである、コンタクトホール端１８ａ，１８ｂからｐｎ接合の界面２３までの距離Ｌｐｘ，Ｌｎｘを調整することによりシート抵抗が大きな方の領域の抵抗値を低減しているが、電流経路の断面積を大きくすることによりシート抵抗の大きな方の領域の抵抗値を低減することも可能である。この場合、たとえば、シート抵抗が大きな方の領域の幅を広げつつ、コンタクトホールの大きさも広げて、電流が当該領域で広がるようにすれば良い。また、カソード電極２１とカソード領域１４Ａ，アノード電極２２とアノード領域１５Ａとの接触抵抗が大きい場合、Ｒｐｎｘが接触抵抗分だけ大きくなるが、本発明の第１の実施形態に係る半導体装置１００Ａの技術が有効であることに変わりはない。
（第２の実施形態）
図７に示すように、本発明の第２の実施形態に係る半導体装置１００Ｂは、半導体基板１を主体に構成されている。半導体基板１は、その主面の中央部に、主電流に係わる活性領域３０と、非活性領域３１とを有している。そして、半導体基板１は、図示していないが、活性領域３０を取り巻く外周部にあって耐圧信頼性に係わるエッジ領域を有している。非活性領域３１は、活性領域３０とエッジ領域との中間に位置する。
活性領域３０には電力用パワー素子として電力用ＭＯＳＦＥＴが設けられ、非活性領域３１上には絶縁膜７を介して温度センスダイオード１０１が設けられている。電力用ＭＯＳＦＥＴは、詳細に図示していないが、微細パターンのＭＯＳＦＥＴからなるトランジスタセル３５を電気的に複数個並列に接続して大電力を得る構造になっている。図７には、２つのトランジスタセル３５が示されている。
トランジスタセル３５は、主に、トレンチ３、ゲート絶縁膜５、ゲート電極６、第２導電型（ｐ型）のチャネル形成領域４、ソース領域１３およびドレイン領域を有する構成になっている。トレンチ３は、半導体基板１の主面から深さ方向に向かって伸びている。ゲート絶縁膜５は、トレンチ３の内壁に沿って形成され、例えばＳｉＯ２膜で形成されている。ゲート電極６は、トレンチ３の内部にゲート絶縁膜５を介して埋め込まれ、例えば抵抗値を低減する不純物が導入されたドープドポリシリコン層で形成されている。チャネル形成領域４は互いに隣り合うトレンチで挟まれた半導体基板１の表層部に設けられている。ソース領域１３は、チャネル形成領域４の表層部に設けられた第１導電型（ｎ＋型）の半導体領域で構成されている。ドレイン領域は、詳細に図示していないが、半導体基板１およびこの半導体基板１の裏面に設けられた第１導電型（ｎ＋型）の半導体領域で構成されている。
半導体基板１の非活性領域３１には、電力用ＭＯＳＦＥＴの電界から温度センスダイオード１０１を保護するために、第２導電型（ｐ型）のダイオード保護領域２が設けられている。
ここで、電界効果トランジスタ（ＦＥＴ）では、ゲート絶縁膜が酸化膜からなるＭＯＳ型に限定されるものではなく、より一般的に窒化シリコン（Ｓｉ３Ｎ４）膜などの他の絶縁膜、或いはこれらの絶縁膜と酸化膜との積層膜などの絶縁膜からなるＭＩＳ型でもかなわない。
温度センスダイオード１０１は、電力用ＭＯＳＦＥＴの通電時の異常な温度上昇を即座に検知し、熱暴走による素子破壊を抑えるためのものである。温度センスダイオード１０１は、絶縁膜７上に設けられた第１導電型（ｎ型）の薄膜半導体層１４からなるカソード領域１４Ａと、絶縁膜７上にカソード領域１４Ａとｐｎ接合をなすように設けられた第２導電型（ｐ型）の薄膜半導体層１５からなるアノード領域１５Ａとを備えている。薄膜半導体層１４及び薄膜半導体層１５は例えば絶縁膜７上に設けられた多結晶シリコン層８に構成されている。温度センスダイオード１０１は、薄膜半導体層１４と薄膜半導体層１５とが平面方向に界面２３を有してｐｎ接合している。
カソード領域１４Ａおよびアノード領域１５Ａは、半導体基板１の主面上に設けられた層間絶縁膜１６で覆われている。カソード電極２１は、層間絶縁膜１６上に設けられ、層間絶縁膜１６を貫通する第１コンタクトホール１８を介してカソード領域１４Ａと電気的にかつ機械的に接続されている。アノード電極２２は、層間絶縁膜１６上に設けられ、層間絶縁膜１６を貫通する第２コンタクトホール１９を介してアノード領域１５Ａと電気的にかつ機械的に接続されている。温度センスダイオード１０１のｐｎ接合の界面２３は、層間絶縁膜１６の第１コンタクトホール１８と第２コンタクトホール１９とで挟まれたコンタクトホール間配置部分１６ａの直下の多結晶シリコン層８に位置している。
チャネル形成領域４及びソース領域１３は、層間絶縁膜１６上に設けられ、層間絶縁膜１６を貫通する第３コンタクトホール１７を介してソース電極２０と電気的にかつ機械的に接続されている。
次に、第２の実施形態に係る半導体装置１００Ｂの製造方法について、図８乃至図１４を用いて説明する。
まず、図８に示す半導体基板１を準備し、ドリフト層となる半導体基板１の主面から深さ方向に向かって延びるトレンチ３をドライエッチングにより形成し、その後、ゲート絶縁膜５を形成した後、ゲート電極６となる多結晶シリコン層をトレンチ３の内部にゲート絶縁膜５を介して充填する。次に、半導体基板１の主面上の多結晶シリコン層およびゲート絶縁膜５をエッチバックして選択的に除去する。次に、半導体基板１の主面の活性領域３０において、互いに隣り合うトレンチ３の間の領域にチャネル形成領域４を形成する。さらに、半導体基板１の主面の非活性領域３１にダイオード保護領域２を形成する。これらのダイオード保護領域２，チャネル形成領域４は、フォトレジストをマスクとするイオン注入により各々の不純物イオン注入層を所要のパターンで選択的に形成し、その後、各々のイオン注入層の不純物イオンを活性化させる熱処理を施すことにより所定の拡散深さで形成される。この結果、温度センスダイオード１０１の形成予定の領域には約８μｍの深さのダイオード保護領域（ウェル領域）２が形成される。
次に、図９に示すように、半導体基板１の主面上の全面に、例えば厚さ３００ｎｍ程度の高温シリコン酸化膜（ＨＴＯ）などの酸化膜からなる絶縁膜７を形成し、その後、絶縁膜７上に例えば厚さ５００ｎｍのノンドープの多結晶シリコン層８を化学的気相堆積（ＣＶＤ）法で形成する。
次に、図１０に示すように、多結晶シリコン層８の全面に第１不純物イオンとして例えばボロンイオン（１１Ｂ＋）９を注入して、多結晶シリコン層８の内部全体に不純物イオン注入層１５ｐを形成する。ボロンイオン（１１Ｂ＋）９の注入は、例えばドーズ量が２×１０14ｃｍ-2程度、加速エネルギが４５ｋｅＶ程度の条件で行う。
次に、図示していないがフォトレジストをエッチングマスクとして使用し、ダイオード保護領域２上の多結晶シリコン層８と絶縁膜７を残して他の箇所をドライエッチングにより選択的に除去し、続いて図１１に示すように、フォトレジストを除去する。
次に、図１２に示すように、フォトレジスト１１をイオン注入用マスクとして使用し、半導体基板１の主面の活性領域３０および多結晶シリコン層８の不純物イオン注入層８ｐに、ｎ型を呈する第２不純物イオンとして例えばヒ素イオン（７５Ａｓ＋）１２を選択的に注入して、半導体基板１の活性領域３０に不純物イオン注入層１３ｎを形成すると共に、不純物イオン注入層１５ｐの一部に不純物イオン注入層１４ｎを選択的に形成する。ヒ素イオン（７５Ａｓ＋）１２の注入は、例えばドーズ量が５×１０15ｃｍ-2程度、加速エネルギが１２０ｋｅＶ程度の条件で行う。
次に、フォトレジスト１１を除去した後、活性領域３０の不純物イオン注入層１３ｎの不純物イオン（ヒ素イオン７５Ａｓ＋）１２、多結晶シリコン層８の不純物イオン注入層１４ｎの不純物イオン（ヒ素イオン７５Ａｓ＋）１２および不純物イオン注入層１５ｐの不純物イオン（ボロンイオン１１Ｂ＋）１１を活性化させる熱処理を施すことにより、図１３に示すように、活性領域３０にソース領域１３が形成されると共に、多結晶シリコン層８にｎ型を呈する不純物イオンを含むｎ型の薄膜半導体層１４からなるカソード領域１４Ａおよびｐ型を呈する不純物イオンを含むｐ型の薄膜半導体層１５からなるアノード領域１５Ａが形成される。この工程において、不純物イオンを活性化させる熱処理は、例えば１０００℃程度の温度雰囲気中で行う。
次に、半導体基板１の主面上の全面に多結晶シリコン層８を覆うようにして層間絶縁膜１６を例えばＣＶＤ法で形成し、その後、図１４に示すように、層間絶縁膜１６を貫通し、ソース領域１３及びチャネル形成領域４の一部を露出する第３コンタクトホール１７と、層間絶縁膜１６を貫通し、カソード領域の一部を露出する第１コンタクトホール１８と、層間絶縁膜１６を貫通し、アノード領域の一部を露出する第２コンタクトホール１９を形成する。
次に、第１コンタクトホール１８、第２コンタクトホール１９及び第３コンタクトホール１７のそれぞれの内部を埋め込むようにして層間絶縁膜１６上に例えばＡｌ又はＡｌ合金などの金属膜をスパッタ法で形成し、その後、この金属膜をパターンニングして、図７に示すように、カソード電極２１、アノード電極２２及びソース電極２０を形成する。カソード電極２１は第１コンタクトホール１８を介してカソード領域１４Ａと電気的にかつ金属学的に接続される。アノード電極２２は第２コンタクトホール１９を介してアノード領域１５Ａと電気的にかつ金属学的に接続される。ソース電極２０は第３コンタクトホール１７を介してソース領域１３及びチャネル形成領域４と電気的にかつ金属学的に接続される。ｐ型のアノード領域１５Ａとｎ型のカソード領域１４Ａが接触するｐｎ接合の界面２３は、第１コンタクトホール１８と第２コンタクトホール１９とで挟まれた層間絶縁膜１６のコンタクトホール間配置部分１６ａの直下に形成される。
この後、半導体基板１の主面と反対側の裏面に、第１導電型のドレイン領域を形成することにより、電力用ＭＯＳＦＥＴを構成するトランジスタセル３５がほぼ完成する。
上記のイオン注入時のドーズ量は、ボロンイオン９では１×１０14ｃｍ-2〜５×１０14ｃｍ-2程度、砒素イオン１２では１×１０15ｃｍ-2〜１×１０16ｃｍ-2程度とすると好ましい。ドーズ量が前記の範囲から小さい方に外れると、それぞれの領域の抵抗値が高くなり過ぎる。一方、高い方に外れるとシリコンに対する不純物の固溶限界に近づいて濃度の制御が困難になる。
図１５は、本発明の第２の実施形態に係る半導体装置１００Ｂの製造方法で形成されたコンタクトホールを示す要部平面図である。第１コンタクトホール１８、第２コンタクトホール１９のそれぞれの大きさは、例えば、４０μｍ×３６０μｍである。ここでは温度センスダイオード１０１が１個の場合を示したが、この温度センスダイオード１０１を複数個直列接続して検出電圧を高めた半導体装置もある。
アノード電極２２からｐｎ接合の界面２３を経由して流れる電流Ｉは第１コンタクトホール端１８ａと第２コンタクトホール端１９ａとの間で殆ど流れる。そのため、ｐ型のアノード領域１５Ａ内を流れる電流経路の長さＬｐｘは第２コンタクトホール端１９ａからｐｎ接合の界面２３までの間の距離であり、ｎ型のカソード領域１４Ａ内を流れる電流経路の長さＬｎｘは第１コンタクトホール端１８ａからｐｎ接合の界面２３までの間の距離である。従って、Ｌｎｘ＋Ｌｐｘ＝Ｌｏは第１コンタクトホール端１８ａと第２コンタクトホール端１９ａとの間の距離であり、層間絶縁膜１６端の間の距離である。
図１６は、不純物濃度と深さの関係を示す図である。ここでは不純物濃度の測定はＳＩＭＳ（二次イオン質量分析法）で行なった。ボロン濃度は２×１０19ｃｍ-3程度であり、砒素濃度は１×１０20ｃｍ-3程度である。砒素濃度がボロン濃度より高いにもかかわらず、ｎ型のカソード領域１４Ａの抵抗値がｐ型のアノード領域１５Ａより高くなるのは、ｎ型のカソード領域１４Ａが補償型ポリシリコン抵抗体となり、キャリアの散乱が大きくなるためと推測される。
図１７は、シート抵抗とばらつきの関係を示す図である。シート抵抗が大きくなると、ばらつきが大きくなる傾向が分かる。そのため、ｎ型のカソード領域１４Ａのシート抵抗Ｒｓｎがｐ型のアノード領域１５Ａのシート抵抗Ｒｓｐより大きい場合には、ＲｓｎのばらつきもＲｓｐのばらつきより大きくなる。上記のイオン注入条件では、上述したように、Ｒｓｎは４００Ω／□程度であり、Ｒｓｐは１５０Ω／□程度である。また、ばらつきは標準偏差ｓで表わしてＲｓｎが６０程度、Ｒｓｐが１．０程度である。
このように、ｎ型のカソード領域１４Ａのシート抵抗Ｒｓｎはｐ型のアノード領域１５Ａのシート抵抗Ｒｓｐより大きくなり、このように相互補償でｎ型のカソード領域１４Ａを形成する場合には、ｐ型のアノード領域１５Ａの不純物濃度の影響を受けてｎ型のカソード領域１４Ａのシート抵抗Ｒｓｎのばらつきは大きくなる。
そのため、ＬｎｘをＬｐｘより縮めて、Ｒｐｎｘの値とばらつきを小さくすることで、温度センスダイオード１０１のＶｆによる温度検出精度を向上させることができる。
尚、ボロンイオン９のイオン注入と砒素イオン１２のイオン注入工程の順番を逆にするか砒素イオン１２のドーズ量をさらに増加することで、Ｒｓｎ＜Ｒｓｐとなった場合には、０．１≦Ｌｐｘ／Ｌｎｘ≦０．９とすることで、Ｖｆの値とそのばらつきを小さくすることができる。その結果、温度検出精度を向上させることができる。
今回、温度センスダイオード１０１を１つのダイオードからなる場合で説明したが、温度センスダイオード１０１が複数のダイオードからなる場合でも同様である。つまり、複数個直列接続される場合、それぞれの温度センスダイオードユニットに対して本発明を適用することにより、ばらつきの低減が可能となる。
なお、本発明の実施形態に係る半導体装置では、半導体基板としてシリコン半導体基板を用いた場合について説明したが、本発明はこれに限定されるものではなく、例えば炭化ケイ素（ＳｉＣ）や窒化ガリウム（ＧａＮ）などの半導体基板を用いた半導体装置の場合であっても温度センスダイオードを薄膜半導体層で構成するのであれば適用することができる。
また、本発明の実施形態に係る半導体装置では、温度センスダイオードが形成される薄膜半導体層として多結晶シリコン層を用いた場合について説明したが、冒頭で述べたとおり、本発明はこれに限定されるものではなく、例えばアモルファス半導体層を用いた半導体装置に適用することができる。
以上のように、本発明に係る半導体装置は、温度センスダイオードの温度検出精度を向上することができ、パワー素子及び温度センスダイオードを有するインテリジェント化されたパワーデバイスやパワーＩＣなどの半導体装置に有用である。
１… 半導体基板
２… ダイオード保護領域
４… チャネル形成領域
３… トレンチ
５… ゲート絶縁膜
６… ゲート電極
７… 絶縁膜
８… 多結晶シリコン層
９… ボロンイオン
１１… フォトレジスト
１２… 砒素イオン
１３… ソース領域
１４… 薄膜半導体層
１４Ａ… カソード領域
１５… 薄膜半導体層
１５Ａ… アノード領域
１６… 層間絶縁膜
１７… 第３コンタクトホール
１８… 第１コンタクトホール
１８ａ… 第１コンタクトホール端
１９… 第２コンタクトホール
１９ａ… 第２コンタクトホール端
２０… ソース電極
２１… カソード電極
２２… アノード電極
２３… ｐｎ接合の界面
１００Ａ，１００Ｂ…半導体装置
１０１… 温度センスダイオード
Ｒｓｎ… ｎ型領域のシート抵抗
Ｒｓｐ… ｐ型領域のシート抵抗
Ｌｎ，Ｌｎｘ… カソード領域の電流経路の長さ
Ｌｐ，Ｌｐｘ… アノード領域の電流経路の長さ
Ｒｎ，Ｒｎｘ… Ｌｎ，Ｌｎｘでの抵抗
Ｒｐ，Ｒｐｘ… Ｌｐ，Ｌｐｘでの抵抗
Ｒｃｎ，Ｒｃｐ… 接触抵抗
Ｌｏ … カソード領域とアノード領域の電流経路の合計の長さ

Claims (6)

  1. 絶縁膜上に設けられた第１導電型の薄膜半導体層からなるカソード領域と、
    前記絶縁膜上に、前記カソード領域とｐｎ接合をなすように設けられた第２導電型の薄膜半導体層からなるアノード領域と、
    前記カソード領域と前記アノード領域とを覆う層間絶縁膜と、
    前記層間絶縁膜上に設けられ、前記層間絶縁膜を貫通する第１コンタクトホールを介して前記カソード領域に接続するカソード電極と、
    前記層間絶縁膜上に設けられ、前記層間絶縁膜を貫通する第２コンタクトホールを介して前記アノード領域に接続するアノード電極と、
    を備え、
    前記カソード領域及び前記アノード領域が、温度を検出する温度センスダイオードを構成し、
    前記ｐｎ接合の界面に近い側の前記第１コンタクトホールの端部から前記界面までの電流経路の長さと、前記界面に近い側の前記第２コンタクトホールの端部から前記界面までの電流経路の長さのうち、前記カソード領域及び前記アノード領域のうちのシート抵抗の値及びばらつきの大きな方の長さが短いことを特徴とする半導体装置。
  2. 前記カソード領域のシート抵抗の値及びばらつきが前記アノード領域のシート抵抗よりも大きく、前記カソード領域の前記電流経路の長さをＬｎｘとし、前記アノード領域の前記電流経路の長さをＬｐｘとしたとき、
    ０．１≦（Ｌｎｘ／Ｌｐｘ）≦０．９
    とすることを特徴とする請求項１に記載の半導体装置。
  3. 前記カソード領域のシート抵抗の値及びばらつきが前記アノード領域のシート抵抗よりも小さく、前記カソード領域の前記電流経路の長さをＬｎｘ、前記アノード領域の前記電流経路の長さをＬｐｘとしたとき、
    ０．１≦（Ｌｐｘ／Ｌｎｘ）≦０．９
    とすることを特徴とする請求項１に記載の半導体装置。
  4. 前記第１導電型および第２導電型の薄膜半導体層は、多結晶シリコン層であることを特徴とする請求項１に記載の半導体装置。
  5. 絶縁膜上に設けられた薄膜半導体層に第１不純物イオンを注入する工程と、
    前記第１不純物イオンが注入された前記薄膜半導体層の一部に第２不純物イオンを注入する工程と、
    前記第１および第２不純物イオンを活性化し、前記第１不純物イオンが注入された領域でアノード領域、前記第２不純物イオンが注入された領域で前記アノード領域とｐｎ接合するカソード領域を形成する工程と、
    前記薄膜半導体層を覆う層間絶縁膜を形成する工程と、
    前記層間絶縁膜を貫通し、前記カソード領域の一部を露出する第１コンタクトホール、および前記層間絶縁膜を貫通し、前記アノード領域の一部を露出する第２コンタクトホールを形成する工程と、
    を含み、
    前記カソード領域及び前記アノード領域が、温度を検出する温度センスダイオードを構成し、
    前記ｐｎ接合の界面に近い側の前記第１コンタクトホールの端部から前記界面までの電流経路の長さをＬｎｘとし、前記界面に近い側の前記第２コンタクトホールの端部から前記界面までの電流経路の長さをＬｐｘとしたとき、
    ０．１≦（Ｌｎｘ／Ｌｐｘ）≦０．９
    とすることを特徴とする半導体装置の製造方法。
  6. 前記第１不純物イオンのドーズ量を１×１０14ｃｍ-2〜５×１０14ｃｍ-2とし、前記第２不純物イオンのドーズ量を１×１０15ｃｍ-2〜１×１０16ｃｍ-2とすることを特徴とする請求項５に記載の半導体装置の製造方法。
JP2015552294A 2013-12-12 2014-11-10 半導体装置およびその製造方法 Active JP6132032B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013256654 2013-12-12
JP2013256654 2013-12-12
PCT/JP2014/005636 WO2015087483A1 (ja) 2013-12-12 2014-11-10 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPWO2015087483A1 JPWO2015087483A1 (ja) 2017-03-16
JP6132032B2 true JP6132032B2 (ja) 2017-05-24

Family

ID=53370817

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015552294A Active JP6132032B2 (ja) 2013-12-12 2014-11-10 半導体装置およびその製造方法

Country Status (5)

Country Link
US (1) US9780012B2 (ja)
JP (1) JP6132032B2 (ja)
CN (1) CN105308754B (ja)
DE (1) DE112014005661B4 (ja)
WO (1) WO2015087483A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6528594B2 (ja) * 2015-08-18 2019-06-12 富士電機株式会社 半導体装置
DE102016102493B3 (de) * 2016-02-12 2017-07-20 Infineon Technologies Ag Halbleitervorrichtung mit einem temperatursensor, temperatursensor und verfahren zum herstellen einer halbleitervorrichtung mit einem temperatursensor
JP6640639B2 (ja) * 2016-03-31 2020-02-05 ルネサスエレクトロニクス株式会社 半導体デバイス及び半導体装置
CN106206323B (zh) * 2016-08-31 2019-02-12 中国科学院微电子研究所 碳化硅金属氧化物半导体场效应管及其制作方法
TWI655748B (zh) * 2016-12-16 2019-04-01 通嘉科技股份有限公司 具有熱敏單元的垂直雙擴散金氧半功率元件
CN109728081A (zh) * 2017-10-31 2019-05-07 比亚迪股份有限公司 一种igbt芯片及其制备方法
JP6954237B2 (ja) * 2018-07-04 2021-10-27 株式会社デンソー 半導体装置
JP7456268B2 (ja) 2020-04-28 2024-03-27 富士電機株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03188661A (ja) * 1989-12-18 1991-08-16 Toshiba Corp 樹脂封止型半導体装置
JPH06117942A (ja) 1992-10-06 1994-04-28 Fuji Electric Co Ltd 半導体装置
JPH07153920A (ja) 1993-11-30 1995-06-16 Nec Corp 半導体装置
JP2000031290A (ja) * 1998-07-10 2000-01-28 Nissan Motor Co Ltd 半導体装置
JP2002190575A (ja) 2000-12-21 2002-07-05 Toyota Industries Corp 半導体装置およびその製造方法
JP4620889B2 (ja) 2001-03-22 2011-01-26 三菱電機株式会社 電力用半導体装置
WO2007006337A1 (en) * 2005-07-13 2007-01-18 Freescale Semiconductor, Inc. A temperature sensing device
US7659168B2 (en) * 2005-11-03 2010-02-09 International Business Machines Corporation eFuse and methods of manufacturing the same
JP5381420B2 (ja) * 2008-07-22 2014-01-08 富士電機株式会社 半導体装置
JP2011066184A (ja) * 2009-09-17 2011-03-31 Renesas Electronics Corp 半導体装置、及びその製造方法
WO2012086099A1 (ja) * 2010-12-21 2012-06-28 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
CN104247014B (zh) * 2012-08-09 2017-04-12 富士电机株式会社 半导体装置及其制造方法
DE112014001208B4 (de) * 2013-06-12 2024-05-29 Fuji Electric Co., Ltd. Verfahren zum Herstellen einer Halbleitervorrichtung

Also Published As

Publication number Publication date
US9780012B2 (en) 2017-10-03
WO2015087483A1 (ja) 2015-06-18
DE112014005661B4 (de) 2023-01-12
CN105308754B (zh) 2018-02-13
JPWO2015087483A1 (ja) 2017-03-16
CN105308754A (zh) 2016-02-03
DE112014005661T5 (de) 2016-09-15
US20160111348A1 (en) 2016-04-21

Similar Documents

Publication Publication Date Title
JP6132032B2 (ja) 半導体装置およびその製造方法
JP5992094B2 (ja) 半導体装置
JP7059555B2 (ja) 半導体装置
US9525057B2 (en) Semiconductor device
US20170077087A1 (en) Silicon carbide semiconductor device
US11916069B2 (en) Semiconductor device and semiconductor module
US20170229535A1 (en) Semiconductor device
JP6083470B2 (ja) 半導体装置の製造方法
US9240358B2 (en) Semiconductor device provided with temperature sensing diode and manufacturing method thereof
KR102068395B1 (ko) 낮은 소스-드레인 저항을 갖는 반도체 소자 구조 및 그 제조 방법
US11888057B2 (en) Semiconductor device
US20120021578A1 (en) Method of manufacturing semiconductor device
US9318565B2 (en) Power semiconductor device with dual field plate arrangement and method of making
TW201347190A (zh) 半導體裝置
JP5397289B2 (ja) 電界効果トランジスタ
CN111512448A (zh) 半导体装置
JP5547022B2 (ja) 半導体装置
JP2009239096A (ja) 半導体装置
JP2011181709A (ja) 半導体装置およびその製造方法
JP7476502B2 (ja) 半導体装置
JP6555284B2 (ja) 半導体装置
JP7113386B2 (ja) 半導体装置
JP6337969B2 (ja) 半導体装置およびその製造方法
JP6340993B2 (ja) 半導体装置
CN109952633B (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170302

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170321

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170403

R150 Certificate of patent or registration of utility model

Ref document number: 6132032

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250