JPH08130317A - 抵抗性フィ−ルドプレ−トを備えた半導体装置 - Google Patents
抵抗性フィ−ルドプレ−トを備えた半導体装置Info
- Publication number
- JPH08130317A JPH08130317A JP28915694A JP28915694A JPH08130317A JP H08130317 A JPH08130317 A JP H08130317A JP 28915694 A JP28915694 A JP 28915694A JP 28915694 A JP28915694 A JP 28915694A JP H08130317 A JPH08130317 A JP H08130317A
- Authority
- JP
- Japan
- Prior art keywords
- field plate
- region
- insulating film
- electrode
- semiconductor region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 抵抗性フィールドプレートを有するダイオー
ドの耐圧向上を図る。 【構成】 抵抗性フィールドプレート１０の下の絶縁膜
６の領域６ｂの厚さを導電性フィールドプレート８の下
の領域６ａの厚さよりも薄くする。これにより、抵抗性
フィールドプレート１０のフィールドプレート作用が強
くなり、ダイオードが逆バイアスされた時に降伏しにく
いように空乏層が形成される。
ドの耐圧向上を図る。 【構成】 抵抗性フィールドプレート１０の下の絶縁膜
６の領域６ｂの厚さを導電性フィールドプレート８の下
の領域６ａの厚さよりも薄くする。これにより、抵抗性
フィールドプレート１０のフィールドプレート作用が強
くなり、ダイオードが逆バイアスされた時に降伏しにく
いように空乏層が形成される。
Description
【０００１】
【産業上の利用分野】本発明は、抵抗性フィールドプレ
ートを備えた半導体装置に関する。
ートを備えた半導体装置に関する。
【０００２】
【従来の技術】プレーナ型半導体装置では逆バイアスを
印加したとき、ＰＮ接合の周辺部分（わん曲部分）の耐
圧がＰＮ接合の中央部分（平面部分）の耐圧に比べて低
いことが知られている。これはＰＮ接合の周辺部分に電
界集中が生じ易いためであり、高耐圧化が困難な要因と
なっている。かかる問題を解決する手段として、特開昭
５８−５３８６０号公報等には抵抗性フィールドプレー
トを備えた高耐圧化構造が開示されている。この高耐圧
化構造を採用した高耐圧ダイオードは、図１に示すよう
にＮ+ 型半導体領域１、Ｎ型半導体領域２、Ｐ型半導体
領域３及びＮ+ 型半導体領域４を備えたシリコン又は化
合物半導体（例えばＧａＡｓ）等の半導体基板５と、半
導体基板５の一方の主面に形成された絶縁膜６の開口を
通じてそれぞれＰ型半導体領域３及びＮ+ 型半導体領域
４に電気的に接続された金属膜（低抵抗導電膜）から成
るアノード電極（第１の電極）７と、アノード電極７に
接続され且つＮ型半導体領域２の表面を絶縁膜６を介し
て囲むように配置された導電性フィールドプレート（低
抵抗フィールドプレート）８と、Ｎ+ 型半導体領域４の
上に形成されたＥＱＲ（等電位リング）電極９と、導電
性フィールドプレート８とＥＱＲ電極９の間を橋渡しす
るように形成された抵抗性フィールドプレート１０と、
半導体基板５の他方の主面に形成された金属膜（低抵抗
導電膜）から成るカソード電極１１を有する。ここで、
Ｎ+ 型半導体領域１及びＮ型半導体領域２はダイオード
のカソード領域であり、Ｎ型半導体領域２よりも抵抗率
の低いＰ型半導体領域３はアノード領域である。抵抗性
フィールドプレート１０はシート抵抗が１０6 〜１０14
Ω／□程度のものである。この抵抗性フィールドプレー
ト１０は、導電性フィールドプレート８とＥＱＲ電極９
の間に位置する絶縁膜６の上面全体に形成されており、
導電性フィールドプレート８を環状に包囲し、電位の傾
きを与えることができるフィールドプレートとして機能
してＰＮ接合の周辺の耐圧向上に寄与する。
印加したとき、ＰＮ接合の周辺部分（わん曲部分）の耐
圧がＰＮ接合の中央部分（平面部分）の耐圧に比べて低
いことが知られている。これはＰＮ接合の周辺部分に電
界集中が生じ易いためであり、高耐圧化が困難な要因と
なっている。かかる問題を解決する手段として、特開昭
５８−５３８６０号公報等には抵抗性フィールドプレー
トを備えた高耐圧化構造が開示されている。この高耐圧
化構造を採用した高耐圧ダイオードは、図１に示すよう
にＮ+ 型半導体領域１、Ｎ型半導体領域２、Ｐ型半導体
領域３及びＮ+ 型半導体領域４を備えたシリコン又は化
合物半導体（例えばＧａＡｓ）等の半導体基板５と、半
導体基板５の一方の主面に形成された絶縁膜６の開口を
通じてそれぞれＰ型半導体領域３及びＮ+ 型半導体領域
４に電気的に接続された金属膜（低抵抗導電膜）から成
るアノード電極（第１の電極）７と、アノード電極７に
接続され且つＮ型半導体領域２の表面を絶縁膜６を介し
て囲むように配置された導電性フィールドプレート（低
抵抗フィールドプレート）８と、Ｎ+ 型半導体領域４の
上に形成されたＥＱＲ（等電位リング）電極９と、導電
性フィールドプレート８とＥＱＲ電極９の間を橋渡しす
るように形成された抵抗性フィールドプレート１０と、
半導体基板５の他方の主面に形成された金属膜（低抵抗
導電膜）から成るカソード電極１１を有する。ここで、
Ｎ+ 型半導体領域１及びＮ型半導体領域２はダイオード
のカソード領域であり、Ｎ型半導体領域２よりも抵抗率
の低いＰ型半導体領域３はアノード領域である。抵抗性
フィールドプレート１０はシート抵抗が１０6 〜１０14
Ω／□程度のものである。この抵抗性フィールドプレー
ト１０は、導電性フィールドプレート８とＥＱＲ電極９
の間に位置する絶縁膜６の上面全体に形成されており、
導電性フィールドプレート８を環状に包囲し、電位の傾
きを与えることができるフィールドプレートとして機能
してＰＮ接合の周辺の耐圧向上に寄与する。
【０００３】図１のダイオードにおいて、Ｎ型半導体領
域２とＰ型半導体領域３によって形成されるＰＮ接合１
２が逆バイアス状態となるように、アノード、カソード
電極７、１１間に電圧を印加すると、抵抗性フィールド
プレート１０にそのＮ+ 型半導体領域４との接続側（外
周端部分）から導電性フィールドプレート８との接続側
（内周端部分）に向って微少電流が流れる。このため、
抵抗性フィールドプレート１０にはこの微少電流に基づ
く電圧降下によってＮ+ 型半導体領域４側から導電性フ
ィールドプレート８側に向ってその電位が線形的（直線
的）に減少する電位勾配が生じる。この結果、抵抗性フ
ィールドプレート１０はその電位が線形に変化したフィ
ールドプレートとして機能し、ＰＮ接合１２に隣接して
生成させる空乏層１３を良好に広げ、ＰＮ接合１２の角
部分Ａの電界集中を緩和させ、耐圧向上に寄与する。
域２とＰ型半導体領域３によって形成されるＰＮ接合１
２が逆バイアス状態となるように、アノード、カソード
電極７、１１間に電圧を印加すると、抵抗性フィールド
プレート１０にそのＮ+ 型半導体領域４との接続側（外
周端部分）から導電性フィールドプレート８との接続側
（内周端部分）に向って微少電流が流れる。このため、
抵抗性フィールドプレート１０にはこの微少電流に基づ
く電圧降下によってＮ+ 型半導体領域４側から導電性フ
ィールドプレート８側に向ってその電位が線形的（直線
的）に減少する電位勾配が生じる。この結果、抵抗性フ
ィールドプレート１０はその電位が線形に変化したフィ
ールドプレートとして機能し、ＰＮ接合１２に隣接して
生成させる空乏層１３を良好に広げ、ＰＮ接合１２の角
部分Ａの電界集中を緩和させ、耐圧向上に寄与する。
【０００４】
【発明が解決しようとする課題】ところで、ダイオード
を図１の構造とすれば、ある程度の耐圧向上効果を得る
ことができるが、十分満足できるレベルの耐圧向上効果
を得ることは困難であった。これはアノード電極７と一
体の導電性フィールドプレート８と抵抗性フィールドプ
レート１０との境界の下の部分Ｂにおいて空乏層の曲率
が大きく（曲率半径が小さく）電界集中が生じるためで
ある。なお、ダイオードの耐圧は部分Ａの耐圧と部分Ｂ
の耐圧との内の低い方で決定される。導電性フィールド
プレート８の長さＬを長くすれば部分Ａの耐圧が向上す
るが、逆に部分Ｂの耐圧は低下する。上述のような問題
はショットキバリア半導体装置においても生じる。
を図１の構造とすれば、ある程度の耐圧向上効果を得る
ことができるが、十分満足できるレベルの耐圧向上効果
を得ることは困難であった。これはアノード電極７と一
体の導電性フィールドプレート８と抵抗性フィールドプ
レート１０との境界の下の部分Ｂにおいて空乏層の曲率
が大きく（曲率半径が小さく）電界集中が生じるためで
ある。なお、ダイオードの耐圧は部分Ａの耐圧と部分Ｂ
の耐圧との内の低い方で決定される。導電性フィールド
プレート８の長さＬを長くすれば部分Ａの耐圧が向上す
るが、逆に部分Ｂの耐圧は低下する。上述のような問題
はショットキバリア半導体装置においても生じる。
【０００５】そこで、本発明の目的は、耐圧向上を十分
に図ることができる抵抗性フィールドプレートを備えた
半導体装置を提供することにある。
に図ることができる抵抗性フィールドプレートを備えた
半導体装置を提供することにある。
【０００６】
【課題を解決するための手段】上記目的を達成するため
の本発明は、実質的に平坦な表面を有すると共に第１及
び第２の半導体領域を含み、前記第１の半導体領域は前
記表面に露出する部分を有すると共に第１の導電型を有
し、前記第２の半導体領域は前記表面に露出する部分を
有するように前記第１の半導体領域の中に島状に配置さ
れていると共に前記第１の導電型と反対の第２の導電型
を有している半導体基体と、前記第２の半導体領域に直
接又は間接に接続された第１の電極と、前記第１の半導
体領域に直接又は間接に接続された第２の電極と、前記
第１の電極を囲むように前記半導体基体の表面上に形成
された絶縁膜と、前記第２の半導体領域を囲む前記第１
の半導体領域の表面に対向するように前記絶縁膜上に配
置され、且つ前記第１の電極に接続された導電性フィー
ルドプレートと、前記導電性フィールドプレートを囲む
ように前記絶縁膜上に配置され、且つその内周端部分が
前記導電性フィールドプレートに接続され、その外周端
部分が前記第１の半導体領域に接続され、且つ前記導電
性フィールドプレートよりも大きなシート抵抗値を有し
ている抵抗性フィールドプレートとを備えた半導体装置
において、前記絶縁膜の前記抵抗性フィールドプレート
の下の領域の少なくとも一部の厚さが前記絶縁膜の前記
導電性フィールドプレートの下の領域の厚さよりも薄い
ことを特徴とする抵抗性フィールドプレートを備えた半
導体装置に係わるものである。なお、請求項２に示すよ
うにショットキバリア半導体装置においても請求項１と
同様に絶縁膜の厚さを変えることができる。
の本発明は、実質的に平坦な表面を有すると共に第１及
び第２の半導体領域を含み、前記第１の半導体領域は前
記表面に露出する部分を有すると共に第１の導電型を有
し、前記第２の半導体領域は前記表面に露出する部分を
有するように前記第１の半導体領域の中に島状に配置さ
れていると共に前記第１の導電型と反対の第２の導電型
を有している半導体基体と、前記第２の半導体領域に直
接又は間接に接続された第１の電極と、前記第１の半導
体領域に直接又は間接に接続された第２の電極と、前記
第１の電極を囲むように前記半導体基体の表面上に形成
された絶縁膜と、前記第２の半導体領域を囲む前記第１
の半導体領域の表面に対向するように前記絶縁膜上に配
置され、且つ前記第１の電極に接続された導電性フィー
ルドプレートと、前記導電性フィールドプレートを囲む
ように前記絶縁膜上に配置され、且つその内周端部分が
前記導電性フィールドプレートに接続され、その外周端
部分が前記第１の半導体領域に接続され、且つ前記導電
性フィールドプレートよりも大きなシート抵抗値を有し
ている抵抗性フィールドプレートとを備えた半導体装置
において、前記絶縁膜の前記抵抗性フィールドプレート
の下の領域の少なくとも一部の厚さが前記絶縁膜の前記
導電性フィールドプレートの下の領域の厚さよりも薄い
ことを特徴とする抵抗性フィールドプレートを備えた半
導体装置に係わるものである。なお、請求項２に示すよ
うにショットキバリア半導体装置においても請求項１と
同様に絶縁膜の厚さを変えることができる。
【０００７】
【発明の作用及び効果】各請求項の発明によれば、絶縁
膜の抵抗性フィールドプレートの下の領域の少なくとも
一部の厚さを絶縁膜の導電性フィールドプレートの下の
領域の厚さよりも薄くすることによって抵抗性フィール
ドプレートの効果が強くなり、導電性フィールドプレー
トと抵抗性フィールドプレートとの境界下部における空
乏層の曲率を小さく（曲率半径を大きく）することがで
き、この部分の耐圧向上を図ることができる。
膜の抵抗性フィールドプレートの下の領域の少なくとも
一部の厚さを絶縁膜の導電性フィールドプレートの下の
領域の厚さよりも薄くすることによって抵抗性フィール
ドプレートの効果が強くなり、導電性フィールドプレー
トと抵抗性フィールドプレートとの境界下部における空
乏層の曲率を小さく（曲率半径を大きく）することがで
き、この部分の耐圧向上を図ることができる。
【０００８】
【第１の実施例】次に、本発明の第１の実施例に係わる
抵抗性フィールドプレートを備えた高耐圧プレーナ型ダ
イオードについて図２及び図３を参照して説明する。但
し、図２及び図３において図１と実質的に同一の部分に
は同一の符号を付してその説明を省略する。図１と図２
の比較から明らかなように、本実施例のダイオードは絶
縁膜６に厚い領域６ａとこれよりも薄い領域６ｂとを設
けた他は図１のダイオードと同一に構成されている。即
ち、導電性フィールドプレート８とＥＱＲ電極９との間
の抵抗性フィールドプレート１０の下の絶縁膜６の内周
側補領域６ａが導電性フィールドプレート８の下の領域
と同様に厚く形成され、これよりも外周側領域６ｂが薄
く形成されている。
抵抗性フィールドプレートを備えた高耐圧プレーナ型ダ
イオードについて図２及び図３を参照して説明する。但
し、図２及び図３において図１と実質的に同一の部分に
は同一の符号を付してその説明を省略する。図１と図２
の比較から明らかなように、本実施例のダイオードは絶
縁膜６に厚い領域６ａとこれよりも薄い領域６ｂとを設
けた他は図１のダイオードと同一に構成されている。即
ち、導電性フィールドプレート８とＥＱＲ電極９との間
の抵抗性フィールドプレート１０の下の絶縁膜６の内周
側補領域６ａが導電性フィールドプレート８の下の領域
と同様に厚く形成され、これよりも外周側領域６ｂが薄
く形成されている。
【０００９】次に、このダイオードの製造方法を図３を
参照して説明する。図２の高耐圧プレーナ型ダイオード
を得るためには、まず図３（Ａ）に示すようにＮ+ 半導
体領域１とＮ型半導体領域２を有する半導体基板５を用
意する。次に、この基板５の一方の主面全体に熱酸化等
によりシリコン酸化膜を形成し、この酸化膜の素子周辺
側を環状にエッチング除去して図３（Ａ）に示すような
第１の絶縁膜６を形成する。
参照して説明する。図２の高耐圧プレーナ型ダイオード
を得るためには、まず図３（Ａ）に示すようにＮ+ 半導
体領域１とＮ型半導体領域２を有する半導体基板５を用
意する。次に、この基板５の一方の主面全体に熱酸化等
によりシリコン酸化膜を形成し、この酸化膜の素子周辺
側を環状にエッチング除去して図３（Ａ）に示すような
第１の絶縁膜６を形成する。
【００１０】次に、図３（Ａ）の半導体基板５に再び熱
酸化を施す。これにより、図３（Ｂ）に示すように素子
中央側に厚さ約０．９μｍの相対的に肉厚の第１の領域
６ａが形成され、素子周辺側に厚さ約０．５μｍの相対
的に肉薄の第２の領域６ｂが形成される。
酸化を施す。これにより、図３（Ｂ）に示すように素子
中央側に厚さ約０．９μｍの相対的に肉厚の第１の領域
６ａが形成され、素子周辺側に厚さ約０．５μｍの相対
的に肉薄の第２の領域６ｂが形成される。
【００１１】次に、絶縁膜６に開口を形成し、この開口
を通じて基板５に順次導電型の異なる不純物を導入して
図３（Ｃ）に示すようにＰ型半導体領域３及びＮ+ 型半
導体領域４を形成する。なお、不純物拡散時にも半導体
基板５の上面に酸化膜が形成されるから、絶縁膜６には
複数の段差が形成されるが、図３（Ｃ）ではその一部の
図示を省略している。また、対応関係を明確にするため
に工程の変化に拘らず実質的に同一の部分には同一の符
号が付されている。
を通じて基板５に順次導電型の異なる不純物を導入して
図３（Ｃ）に示すようにＰ型半導体領域３及びＮ+ 型半
導体領域４を形成する。なお、不純物拡散時にも半導体
基板５の上面に酸化膜が形成されるから、絶縁膜６には
複数の段差が形成されるが、図３（Ｃ）ではその一部の
図示を省略している。また、対応関係を明確にするため
に工程の変化に拘らず実質的に同一の部分には同一の符
号が付されている。
【００１２】次に、図３（Ｄ）に示すように、半導体基
板５の上面に絶縁膜６を介してＳＩＰＳ（Semi Insula
ting Polystaline Silicon）と称される酸素が添加さ
れた半絶縁性の多結晶シリコン膜１４を形成する。
板５の上面に絶縁膜６を介してＳＩＰＳ（Semi Insula
ting Polystaline Silicon）と称される酸素が添加さ
れた半絶縁性の多結晶シリコン膜１４を形成する。
【００１３】次に、図３（Ｅ）に示すように、この半絶
縁性の多結晶シリコン膜１４の素子中央側及び素子周辺
側をエッチング除去して抵抗性フィールドプレート９を
形成する。また、絶縁膜６の素子中央側と素子周辺側を
エッチング除去して開口１５、１６を設ける。最後に、
図３（Ｅ）の半導体基板５の一方の主面全体に金属膜を
設けて、これを分離して図２に示すようにアノード電極
７とこれに連続する導電性フィールドプレート８及びＥ
ＱＲ電極９を形成し、また、半導体基板５の他方の主面
にも金属膜を設け、カソード電極１１を形成する。な
お、導電性フィールドプレート８はＰ型半導体領域３を
環状に包囲するＮ型半導体領域２の表面に絶縁膜６の厚
い部分６ａを介して対向している。また、抵抗性フィー
ルドプレート１０は導電性フィールドプレート８よりも
大きなシート抵抗値を有して導電性フィールドプレート
８とＥＱＲ電極９とに接続され、これ等の間の絶縁膜６
の厚い領域（内周側領域）６ａとこれよりも薄い領域
（外周側領域）６ｂとを介してＮ型半導体領域２の表面
に対向している。
縁性の多結晶シリコン膜１４の素子中央側及び素子周辺
側をエッチング除去して抵抗性フィールドプレート９を
形成する。また、絶縁膜６の素子中央側と素子周辺側を
エッチング除去して開口１５、１６を設ける。最後に、
図３（Ｅ）の半導体基板５の一方の主面全体に金属膜を
設けて、これを分離して図２に示すようにアノード電極
７とこれに連続する導電性フィールドプレート８及びＥ
ＱＲ電極９を形成し、また、半導体基板５の他方の主面
にも金属膜を設け、カソード電極１１を形成する。な
お、導電性フィールドプレート８はＰ型半導体領域３を
環状に包囲するＮ型半導体領域２の表面に絶縁膜６の厚
い部分６ａを介して対向している。また、抵抗性フィー
ルドプレート１０は導電性フィールドプレート８よりも
大きなシート抵抗値を有して導電性フィールドプレート
８とＥＱＲ電極９とに接続され、これ等の間の絶縁膜６
の厚い領域（内周側領域）６ａとこれよりも薄い領域
（外周側領域）６ｂとを介してＮ型半導体領域２の表面
に対向している。
【００１４】次に、本実施例の高耐圧プレーナ型ダイオ
ードの動作について説明する。図２のダイオードにＰＮ
接合１２が逆方向にバイアスされるようにアノード電極
７とカソード電極１１間に電圧を印加すると、従来例を
示す図１のダイオードと同様にＰＮ接合１２から空乏層
１３が破線で示すように広がる。また、半絶縁性多結晶
シリコンから成る抵抗性フィールドプレート１０には、
Ｎ+ 型半導体領域４との接続側から導電性フィールドプ
レート８との接続側に向って微少電流が流れる。このた
め、抵抗性フィールドプレート１０には、この微少電流
に基づく電位降下によって、Ｎ+ 型半導体領域４側から
アノード電極７に向ってその電位が直線的に減少する電
位勾配が生じる。この結果、従来例と同様に導電性フィ
ールドプレート８と抵抗性フィールドプレート１０とが
協働して空乏層を良好に広げてＰＮ接合１２の周辺の耐
圧を向上させる。
ードの動作について説明する。図２のダイオードにＰＮ
接合１２が逆方向にバイアスされるようにアノード電極
７とカソード電極１１間に電圧を印加すると、従来例を
示す図１のダイオードと同様にＰＮ接合１２から空乏層
１３が破線で示すように広がる。また、半絶縁性多結晶
シリコンから成る抵抗性フィールドプレート１０には、
Ｎ+ 型半導体領域４との接続側から導電性フィールドプ
レート８との接続側に向って微少電流が流れる。このた
め、抵抗性フィールドプレート１０には、この微少電流
に基づく電位降下によって、Ｎ+ 型半導体領域４側から
アノード電極７に向ってその電位が直線的に減少する電
位勾配が生じる。この結果、従来例と同様に導電性フィ
ールドプレート８と抵抗性フィールドプレート１０とが
協働して空乏層を良好に広げてＰＮ接合１２の周辺の耐
圧を向上させる。
【００１５】ところで、本実施例に従って、抵抗性フィ
ールドプレート１０の下の絶縁膜６に内周側の厚い領域
６ａと外周側の薄い領域６ｂとを設けたので、外周側の
薄い領域６ｂにおいてフィ−ルドプレ−ト効果が強ま
り、空乏層１３が深くまで広がるようになる。この結
果、内側領域での空乏層１３の曲率が小さくなる。ダイ
オ−ドの耐圧は図２の部分Ａ又は部分Ｂで決定されるた
め。内側部分で空乏層１３の曲率が小さくなると、ここ
の耐圧が向上し、ダイオ−ドの耐圧も向上する。
ールドプレート１０の下の絶縁膜６に内周側の厚い領域
６ａと外周側の薄い領域６ｂとを設けたので、外周側の
薄い領域６ｂにおいてフィ−ルドプレ−ト効果が強ま
り、空乏層１３が深くまで広がるようになる。この結
果、内側領域での空乏層１３の曲率が小さくなる。ダイ
オ−ドの耐圧は図２の部分Ａ又は部分Ｂで決定されるた
め。内側部分で空乏層１３の曲率が小さくなると、ここ
の耐圧が向上し、ダイオ−ドの耐圧も向上する。
【００１６】なお、部分Ａの耐圧と部分Ｂの耐圧とは図
４の特性線Ａ1 とＢ1 、Ｂ2 で示す関係になる。図４は
導電性フィールドプレート８の長さＬを横軸とし、耐圧
を縦軸とした特性図であり、特性線Ａ1 は部分Ａの耐圧
を示し、特性線Ｂ1 は図１の従来のダイオードの部分Ｂ
の耐圧を示し、特性線Ｂ2 は図２の本実施例のダイオー
ドの部分Ｂの耐圧を示す。ダイオードの耐圧は特性線Ａ
1 と特性線Ｂ1 、Ｂ2との交差する点で決定され、図１
の従来のダイオードはＢＶ1 となり、図２の本発明に従
うダイオードではＢＶ2 となる。本発明に従うダイオー
ドでは図２の部分Ｂにおける電界集中が緩和され、ここ
での耐圧が向上するので、導電性フィールドプレート８
の長さＬを所定範囲に保ってダイオードの耐圧向上を図
ることができる。
４の特性線Ａ1 とＢ1 、Ｂ2 で示す関係になる。図４は
導電性フィールドプレート８の長さＬを横軸とし、耐圧
を縦軸とした特性図であり、特性線Ａ1 は部分Ａの耐圧
を示し、特性線Ｂ1 は図１の従来のダイオードの部分Ｂ
の耐圧を示し、特性線Ｂ2 は図２の本実施例のダイオー
ドの部分Ｂの耐圧を示す。ダイオードの耐圧は特性線Ａ
1 と特性線Ｂ1 、Ｂ2との交差する点で決定され、図１
の従来のダイオードはＢＶ1 となり、図２の本発明に従
うダイオードではＢＶ2 となる。本発明に従うダイオー
ドでは図２の部分Ｂにおける電界集中が緩和され、ここ
での耐圧が向上するので、導電性フィールドプレート８
の長さＬを所定範囲に保ってダイオードの耐圧向上を図
ることができる。
【００１７】また、導電性フィールドプレート８の下に
は絶縁膜６の厚い領域６ａが存在するので、導電性フィ
ールドプレート８に基づく絶縁膜６の破壊又は短絡を防
ぐことができる。
は絶縁膜６の厚い領域６ａが存在するので、導電性フィ
ールドプレート８に基づく絶縁膜６の破壊又は短絡を防
ぐことができる。
【００１８】
【第２の実施例】次に、図５を参照して第２の実施例の
ショットキバリアダイオードを説明する。但し、図５に
おいて図１及び図２と実質的に同一の部分には同一の符
号を付してその説明を省略する。図５のショットキバリ
アダイオードは、図２のダイオードからＰ型半導体領域
３を省き、図２のアノード電極７の代りにショットキバ
リア作用を得ることができる材料から成る電極７ａを設
けた他は図２と同一に構成したものである。この様に構
成しても第１の実施例と同一の作用効果を得ることがで
きる。
ショットキバリアダイオードを説明する。但し、図５に
おいて図１及び図２と実質的に同一の部分には同一の符
号を付してその説明を省略する。図５のショットキバリ
アダイオードは、図２のダイオードからＰ型半導体領域
３を省き、図２のアノード電極７の代りにショットキバ
リア作用を得ることができる材料から成る電極７ａを設
けた他は図２と同一に構成したものである。この様に構
成しても第１の実施例と同一の作用効果を得ることがで
きる。
【００１９】
【変形例】本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 （１） ＥＱＲ電極９を省いて抵抗性フィールドプレー
ト１０をＮ+ 型半導体領域４に接続すること、又はＥＱ
Ｒ電極９とＮ+ 型半導体領域４を省いて抵抗性フィール
ドプレート１０の外周端部分をＮ型半導体領域２に接続
することができる。 （２） トランジスタ、ＩＣ等にも本発明を適用でき
る。 （３） 抵抗性フィールドプレート１０の厚みを内周側
領域よりも外周側領域で薄くすること又はこの酸化の程
度を変えること等によってこのシート抵抗値を内周側領
域よりも外周側領域で高くして外周側領域のフィールド
プレート作用を強め、これと絶縁膜６の薄い領域６ｂの
作用との相乗効果で耐圧向上を図ることもできる。 （４） 絶縁膜６の抵抗性フィールドプレート１０の下
の領域の全部を、領域６ｂと同様に薄くすることができ
る。 （５） 抵抗性フィ−ルドプレ−トを形成する材料はＳ
ＩＰＯＳに限らず、別の材料とすることができる。
く、例えば次の変形が可能なものである。 （１） ＥＱＲ電極９を省いて抵抗性フィールドプレー
ト１０をＮ+ 型半導体領域４に接続すること、又はＥＱ
Ｒ電極９とＮ+ 型半導体領域４を省いて抵抗性フィール
ドプレート１０の外周端部分をＮ型半導体領域２に接続
することができる。 （２） トランジスタ、ＩＣ等にも本発明を適用でき
る。 （３） 抵抗性フィールドプレート１０の厚みを内周側
領域よりも外周側領域で薄くすること又はこの酸化の程
度を変えること等によってこのシート抵抗値を内周側領
域よりも外周側領域で高くして外周側領域のフィールド
プレート作用を強め、これと絶縁膜６の薄い領域６ｂの
作用との相乗効果で耐圧向上を図ることもできる。 （４） 絶縁膜６の抵抗性フィールドプレート１０の下
の領域の全部を、領域６ｂと同様に薄くすることができ
る。 （５） 抵抗性フィ−ルドプレ−トを形成する材料はＳ
ＩＰＯＳに限らず、別の材料とすることができる。
【図１】従来の抵抗性フィールドプレートを有するダイ
オードを示す中央縦断面図である。
オードを示す中央縦断面図である。
【図２】本発明の第１の実施例の抵抗性フィールドプレ
ートを有するダイオードを示す中央縦断面図である。
ートを有するダイオードを示す中央縦断面図である。
【図３】第１の実施例のダイオードを製造工程順に示す
断面図である。
断面図である。
【図４】第１の実施例のダイオードの導電性フィールド
プレートの長さＬと耐圧の関係を示す図である。
プレートの長さＬと耐圧の関係を示す図である。
【図５】第２の実施例のダイオードを示す断面図であ
る。
る。
【符号の説明】 ６ 絶縁膜 ７ アノード電極 １０ 抵抗性フィールドプレート
Claims (2)
- 【請求項１】 実質的に平坦な表面を有すると共に第１
及び第２の半導体領域を含み、前記第１の半導体領域は
前記表面に露出する部分を有すると共に第１の導電型を
有し、前記第２の半導体領域は前記表面に露出する部分
を有するように前記第１の半導体領域の中に島状に配置
されていると共に前記第１の導電型と反対の第２の導電
型を有している半導体基体と、 前記第２の半導体領域に直接又は間接に接続された第１
の電極と、 前記第１の半導体領域に直接又は間接に接続された第２
の電極と、 前記第１の電極を囲むように前記半導体基体の表面上に
形成された絶縁膜と、 前記第２の半導体領域を囲む前記第１の半導体領域の表
面に対向するように前記絶縁膜上に配置され、且つ前記
第１の電極に接続された導電性フィールドプレートと、 前記導電性フィールドプレートを囲むように前記絶縁膜
上に配置され、且つその内周端部分が前記導電性フィー
ルドプレートに接続され、その外周端部分が前記第１の
半導体領域に接続され、且つ前記導電性フィールドプレ
ートよりも大きなシート抵抗値を有している抵抗性フィ
ールドプレートとを備えた半導体装置において、 前記絶縁膜の前記抵抗性フィールドプレートの下の領域
の少なくとも一部の厚さが前記絶縁膜の前記導電性フィ
ールドプレートの下の領域の厚さよりも薄いことを特徴
とする抵抗性フィールドプレートを備えた半導体装置。 - 【請求項２】 実質的に平坦な表面を有する半導体基体
と、 前記半導体基体の前記表面上に形成され且つショットキ
バリアを生じさせることができる材料から成る第１の電
極と、 前記半導体基体にオーミック接合された第２の電極と、 前記第１の電極を囲むように前記半導体基体の表面上に
形成された絶縁膜と、 前記絶縁膜上に配置され、且つ前記第１の電極に接続さ
れた導電性フィールドプレートと、 前記導電性フィールドプレートを囲むように前記絶縁膜
上に配置され、且つその内周端部分が前記導電性フィー
ルドプレートに接続され、その外周端部分が前記半導体
基体に接続され、且つ前記導電性フィールドプレートよ
りも大きなシート抵抗値を有している抵抗性フィールド
プレートとを備えた半導体装置において、 前記絶縁膜の前記抵抗性フィールドプレートの下の領域
の少なくとも一部の厚さが前記絶縁膜の前記導電性フィ
ールドプレートの下の領域の厚さよりも薄いことを特徴
とする抵抗性フィールドプレートを備えた半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28915694A JPH08130317A (ja) | 1994-10-28 | 1994-10-28 | 抵抗性フィ−ルドプレ−トを備えた半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28915694A JPH08130317A (ja) | 1994-10-28 | 1994-10-28 | 抵抗性フィ−ルドプレ−トを備えた半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08130317A true JPH08130317A (ja) | 1996-05-21 |
Family
ID=17739494
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28915694A Pending JPH08130317A (ja) | 1994-10-28 | 1994-10-28 | 抵抗性フィ−ルドプレ−トを備えた半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08130317A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7737523B2 (en) | 2005-03-30 | 2010-06-15 | Sanyo Electric Co., Ltd. | Semiconductor device |
| US8552469B2 (en) | 2006-09-28 | 2013-10-08 | Sanyo Semiconductor Co., Ltd. | Semiconductor device |
| JP2016174128A (ja) * | 2015-03-18 | 2016-09-29 | 富士電機株式会社 | 半導体装置および半導体装置の試験方法 |
| JP2017045969A (ja) * | 2015-08-28 | 2017-03-02 | 株式会社タムラ製作所 | ショットキーバリアダイオード |
| KR20220060483A (ko) | 2020-11-04 | 2022-05-11 | 르네사스 일렉트로닉스 가부시키가이샤 | 반도체 장치 |
-
1994
- 1994-10-28 JP JP28915694A patent/JPH08130317A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7737523B2 (en) | 2005-03-30 | 2010-06-15 | Sanyo Electric Co., Ltd. | Semiconductor device |
| US8552469B2 (en) | 2006-09-28 | 2013-10-08 | Sanyo Semiconductor Co., Ltd. | Semiconductor device |
| JP2016174128A (ja) * | 2015-03-18 | 2016-09-29 | 富士電機株式会社 | 半導体装置および半導体装置の試験方法 |
| JP2017045969A (ja) * | 2015-08-28 | 2017-03-02 | 株式会社タムラ製作所 | ショットキーバリアダイオード |
| KR20220060483A (ko) | 2020-11-04 | 2022-05-11 | 르네사스 일렉트로닉스 가부시키가이샤 | 반도체 장치 |
| US11798990B2 (en) | 2020-11-04 | 2023-10-24 | Renesas Electronics Corporation | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5510634A (en) | Insulated gate bipolar transistor | |
| JP4017258B2 (ja) | 半導体装置 | |
| KR910008712B1 (ko) | 쇼트키배리어 반도체장치 | |
| JP2006173437A (ja) | 半導体装置 | |
| JP4416288B2 (ja) | 逆導通サイリスタ | |
| JPH08130317A (ja) | 抵抗性フィ−ルドプレ−トを備えた半導体装置 | |
| JPH049378B2 (ja) | ||
| US4829361A (en) | Semiconductor device | |
| JP4029549B2 (ja) | 半導体装置 | |
| JP4576805B2 (ja) | 絶縁ゲート型半導体素子及びその製造方法 | |
| US5270566A (en) | Insulated gate semiconductor device | |
| JP2881907B2 (ja) | 電力用半導体装置 | |
| JP3128958B2 (ja) | 半導体集積回路 | |
| JPS6327865B2 (ja) | ||
| JPH0883918A (ja) | 半導体装置 | |
| JPH0818075A (ja) | ショットキーバリヤダイオード及び半導体集積回路 | |
| JPS6260236A (ja) | 縦形半導体装置およびその製造方法 | |
| JPH0243337B2 (ja) | ||
| JP3956742B2 (ja) | 半導体装置 | |
| JPS59100569A (ja) | Ｍｏｓトランジスタ | |
| JPH0464458B2 (ja) | ||
| KR19990010738A (ko) | 전력용 반도체소자 및 그 제조방법 | |
| JPH01262672A (ja) | Ｐｉｎダイオード | |
| JPH0832049A (ja) | 半導体装置 | |
| JP2000058869A (ja) | 半導体装置 |