JPH0758228A - 集積化デバイス - Google Patents

集積化デバイス

Info

Publication number
JPH0758228A
JPH0758228A JP6169457A JP16945794A JPH0758228A JP H0758228 A JPH0758228 A JP H0758228A JP 6169457 A JP6169457 A JP 6169457A JP 16945794 A JP16945794 A JP 16945794A JP H0758228 A JPH0758228 A JP H0758228A
Authority
JP
Japan
Prior art keywords
region
field effect
effect transistor
integrated device
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6169457A
Other languages
English (en)
Other versions
JP2830744B2 (ja
Inventor
Jacques Journeau
ジュルノー ジャック
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Publication of JPH0758228A publication Critical patent/JPH0758228A/ja
Application granted granted Critical
Publication of JP2830744B2 publication Critical patent/JP2830744B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/7302—Bipolar junction transistors structurally associated with other devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0711—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors
    • H01L27/0716—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors in combination with vertical bipolar transistors and diodes, or capacitors, or resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【目的】 バイポーラトランジスタと電界効果トランジ
スタとを組合わせた集積化デバイスの降服電圧を高くす
る。 【構成】 電界効果トランジスタ（12）の出力電圧 (Ｖ
d ) がバイポーラトランジスタ（10）の降服電圧（ＢＶ
CEO ）よりも高くなるように両トランジスタを組合わせ
る集積化デバイスである。ゲートを形成するベース領域
（28）の横方向延長部（30）に開口（38）を設け、この
開口内に電界効果トランジスタのドレイン領域（40）を
位置させる。このドレイン領域と同じ導電形の強度にド
ープした周辺領域（36）が横方向延長部（30）を三方に
て囲み、バイポーラトランジスタ（10）のコレクタの導
通部分を形成する強度にドープした埋込み層領域（34）
が前記周辺領域（36）の下側にまで延在し、且つ前記埋
込み層領域（34）が前記周辺領域（36）と共に電界効果
トランジスタ（12）のソースを形成するようにする。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、バイポーラトランジス
タと接合電界効果トランジスタとの組合わせにより形成
される集積化デバイスであって：第１導電形の強度にド
ープしたエミッタ領域と；前記エミッタ領域よりも弱め
にドープされ、第１導電形とは反対の第２導電形で、内
部に前記エミッタ領域が含まれ、前記電界効果トランジ
スタ用のゲートを形成する横方向延長部を具えているベ
ース領域と；第２導電形の弱めにドープした基板により
支持される第１導電形の弱めにドープしたエピタキシャ
ル層の一部と、前記エミッタ領域の下側に延在する第１
導電形の強度にドープした埋込み層領域とにより形成し
たコレクタ領域と；を具え、さらに前記ベース領域及び
その延長部を少なくとも部分的に、且つ所定距離離間し
て囲む第１導電形の強度にドープした周辺領域も具えて
いる集積化デバイスに関するものである。
【０００２】
【従来の技術】斯種の集積化デバイスは米国特許第4,83
5,596 号明細書から既知である。この明細書によると、
これに記載されている構成のデバイスにて、その出力電
極の降服電圧を40〜60Ｖ程度とし得ると記載されてい
る。
【０００３】
【発明が解決しようとする課題】しかしながら、集積化
デバイスに、かなり増大する頻度で要求されるパーホー
マンスレベルを達成するには、現状では１〜1.5 μｍ程
度の極めて薄いエピタキシャル層を用いるしかないこと
は周知である。従って、エピタキシャル層内に設ける能
動領域の厚さも極めて薄くなるため、現在用いられてい
る製造方法にて得られる通常のＮＰＮトランジスタの降
服電圧ＢＶCEO は、例えば７Ｖにまで低下することにな
る。こうしたことからして、従来のデバイスは降服電圧
の点でパーホーマンスレベルが低く、従って降服電圧を
高くし得るようにすることが切望されている。
【０００４】本発明の目的はバイポーラトランジスタと
電界効果トランジスタとの組合わせにより形成されるデ
バイス出力電極の降服電圧が従来のデバイスの降服電圧
よりも遙かに高く、種々の層の厚さ及びドーピングレベ
ルに関する他の全ての条件は同じとする集積化デバイス
を提供することにある。
【０００５】
【課題を解決するための手段】本発明は冒頭にて述べた
種類の集積化デバイスにおいて、前記ベース領域の横方
向延長部が、内部に前記電界効果トランジスタ用のドレ
イン領域を位置させる開口を具え、前記ドレイン領域を
第１導電形の強ドープ領域とし、このドレイン領域を前
記横方向延長部によって完全に囲むと共にこの延長部か
ら所定の横方向距離だけ離間させ、且つ前記埋込み層を
細長形状とし、この埋込み層が、前記周辺領域にまで達
するように前記ベース領域及びその横方向延長部のアセ
ンブリを越して縦方向に延在し、前記周辺領域が前記埋
込み層と共に前記電界効果トランジスタのソースを形成
するようにしたことを特徴とする。
【０００６】前記米国特許第4,835,596 号から既知のデ
バイスと比較するに、本発明における電界効果トランジ
スタのドレインは四方八方がベース領域の横方向延長部
により囲まれるが、斯かる従来のデバイスにおけるドレ
イン領域はベース領域の横方向延長部を囲む環状をして
いる。
【０００７】本発明による構成のデバイスは降服電圧に
とって極めて好都合なものである。さらに本発明によれ
ば、バイポーラトランジスタの能動領域の位置が電界効
果トランジスタのドレイン領域の位置に対して横方向に
シフトされる。バイポーラトランジスタのコレクタの導
通部分を形成する強度にドープした埋込み層領域は電界
効果トランジスタのソース領域の一部として作用し、こ
の部分の両端は強度にドープした周辺領域によって形成
したソース領域の残りの部分に電気的に接続される。
【０００８】本発明によるデバイスは集積回路に組込み
易いコンパクトな形状をしている。デバイスの降服電圧
は、前記ベース領域の横方向延長部が、前記ドレイン領
域を囲む開口の縁部に沿って、ベース領域と同じ導電形
で、このベース領域よりも弱めにドープした隣接領域に
よって画成されるようにすることにより一層強力に増大
させることができる。このようにすると、前記開口の縁
部におけるベース領域の横方向延長部に隣接する個所に
発生する電界が低減することにより降服電圧がそれ相当
に増大する。
【０００９】本発明によるデバイスの好適例では、前記
エピタキシャル層の厚さ及びこのエピタキシャル層のド
ーピング濃度を、前記弱めにドープした隣接領域に隣接
する個所のエピタキシャル層の電荷キャリヤが、前記電
界効果トランジスタのドレイン領域とゲートとの間に形
成される接合部に印加される所定の電圧にて完全に空乏
化されるような値に選定し、前記所定電圧の値が前記接
合部の降服電圧よりも低くなるようにする。
【００１０】このような構成自体は「リサーフ」(RESUR
F)なる一般名で知られており、これは実践目的用にはエ
ピタキシャル層の厚さと、そのドーピングレベルとの積
の値が、ほぼ 0.8〜1.5 ×1012電子／cm2 の範囲内の値
となるように規定する。こうすることにより、降服しが
ちな個所における電界が低減し、従ってデバイスの降服
電圧が増大することになる。
【００１１】半導体表面付近の電界分布が極めて好都合
となるようにするために、本発明の好適例では、前記集
積化デバイスがその表面上に次の順序で、第１絶縁層；
前記第１絶縁層における第１開口を経て前記ベース領域
の横方向延長部に接触し、且つ前記弱めにドープした隣
接領域の上の前記第１絶縁層上を前記横方向距離の1/2
よりも短い距離にわたって前記ドレイン領域の方向へと
延在する導電層により形成した第１フィールド電極と；
前記第１絶縁層における第２開口を経て前記ドレイン領
域に接触し、且つ前記第１絶縁層の上に前記横方向距離
の1/2 よりも短い距離にわたって前記第１フィールド電
極の方向に横方向に延在する導電性の第２フィールド電
極の第１部分と；第２絶縁層と；前記第２絶縁層におけ
る開口を経て前記第２フィールド電極の第１部分に接触
し、且つ前記第２絶縁層の上に少なくとも前記第１電極
に近付くまでこの第１電極の方向に横方向に延在する導
電性の第２フィールド電極の第２部分と；を具えるよう
にする。
【００１２】このようにすれば、フィールド電極を持た
ない同一構成のデバイスと比較した場合に、降服電圧が
実際上約５Ｖ増大することを確かめた。比較的高い出力
電流を供給し得るデバイスが求められる場合には、前記
電界効果トランジスタを前記埋込み領域の縦軸に対して
対称的に配置される２部分で形成し、これら２部分の同
一機能領域を電気的に並列に接続し、且つ前記周辺領域
がベース領域及びその横方向延長部を完全に囲むように
するのが好適である。
【００１３】このようにすることによりバイポーラトラ
ンジスタは実質上中央位置を占め、電界効果トランジス
タの２部分がバイポーラトランジスタの両側に配置され
る。このようにデバイスを対称形状に形成することによ
り、全体の構成が極めてコンパクトになるという利点が
ある。デバイスの出力電流をさらに高めるために、本発
明の他の好適例では、前記電界効果トランジスタを前記
バイポーラトランジスタに対して横方向に整列させた複
数のセルで形成し、或るセルの周辺領域が、そのセルに
隣接するセルの周辺領域と共通の部分を有し、同一機能
領域を互いに相互接続するようにする。
【００１４】
【実施例】図１の回路図はバイポーラＮＰＮトランジス
タ10とＮチャネル形の接合電界効果トランジスタ12とを
組合わせたデバイス回路を示す。バイポーラトランジス
タ10のコレクタは電界効果トランジスタ12のソースに接
続され、バイポーラトランジスタ10のベースは電界効果
トランジスタ12の一方のゲートＧ１に接続される。電界
効果トランジスタの他方のゲートはデバイスを構成する
半導体基板により形成される。バイポーラトランジスタ
10のベースと電界効果トランジスタ12のゲートＧ１との
接続点はデバイスの制御端子を形成し、この端子は入力
電圧Ｖi を受電する。主電流回路はトランジスタ12のソ
ース／ドレイン回路に直列のトランジスタ10のエミッタ
／コレクタ回路により形成される。トランジスタ10のエ
ミッタに接続した端子16はデバイスの主電流回路の一方
の端部接点を形成し、他方の端部端子18は電界効果トラ
ンジスタ12のドレインＤに接続され、この端子には電圧
Ｖd が供給される。
【００１５】このような回路は特に前記米国特許第4,83
5,596 号から既知であり、これは高い正電圧Ｖd を受電
することができるも、電界効果トランジスタ12は、この
トランジスタがチャネルピンチ−オフ状態に制御される
と、かなりのドレイン／ソース電圧をさしはさむことに
なり、それによりバイポーラトランジスタ10のエミッタ
−コレクタ電圧が、このトランジスタの降服電圧を低く
している。トランジスタ12のゲートＧ１がバイポーラト
ランジスタ10のベースに接続される場合に、デバイスが
満足に機能するように、このデバイスの実現化条件に注
目する必要があることは明らかである。
【００１６】こうした条件とは、所謂デプレション形の
電界効果トランジスタ12のしきい値電圧の絶対値がバイ
ポーラトランジスタ10の降服電圧ＢＶCEO よりも低くな
るようにすることである。こうした条件は当業者には既
知であり、実験データから引き出すことができる。
【００１７】図２は本発明によるデバイスの第１実施例
を概略的に示す断面図である。この図の例では、弱くド
ープしたＰ形基板22の上にＮ形に同じ弱くドープした薄
いエピタキシャル層20を設け、デバイスアセンブリを例
えば厚い酸化物製の絶縁領域24によって囲む。バイポー
ラトランジスタ10はＰ+ 形のベース領域28内に収容され
るＮ+ 形エミッタ領域26により実現し、ベース領域28の
ドーピング濃度はエミッタ領域26のドーピング濃度より
も低くし、且つベース領域28の横方向延長部30によって
電界効果トランジスタ12の一方のゲートを形成する。ト
ランジスタ10のコレクタ領域はエピタキシャル層20の一
部32と、Ｎ+ 形に強度にドープされ、エミッタ領域26の
下側に延在する埋込み層領域34とにより形成する。図示
のデバイスはＮ+ 形の周辺領域36も具えており、これは
Ｎ+ 形に強度にドープされ、しかもベース領域の横方向
延長部30を有するバイポーラトランジスタ10を三方にて
囲むが、これら三方のうちの一方は図面で見ることがで
きない。
【００１８】本発明によれば、ベース領域の横方向延長
部30に開口38を設け、この開口内に電界効果トランジス
タ12用のドレイン領域40を位置させる。このドレイン領
域はＮ+ 形に強度にドープした領域とし、この領域40の
全周を前記横方向延長部30により、領域40からほぼ一定
の距離横方向に離間して囲むようにする。埋込み層領域
34は細長形状とし、これがベース領域28及びその横方向
延長部30を越して縦方向に延在して、強ドープ周辺領域
36にまで及ぶようにする。このようにして周辺領域36は
埋込み層領域34と共に電界効果トランジスタ12のソース
領域を形成する。デバイスの３つの電極への端子並びに
これらの端子に供給される電圧を図１の参照記号と同じ
記号で示してある。
【００１９】電界効果トランジスタ12のドレイン領域40
を、このトランジスタのゲートとして作用する（トラン
ジスタ10の）ベース領域の横方向延長部30により完全に
囲むことにより、許容電圧Ｖd −Ｖi 、即ちドレイン領
域40とトランジスタ12用のゲートを形成する横方向延長
部30との間の逆電圧を増大させる極めて好都合なデバイ
スとなる。実際上、高い正電圧Ｖd を印加することによ
り基板22内と、ドレイン領域40の下側に位置し、トラン
ジスタ12のゲートを形成する横方向延長部30の方へと横
方向に延在しているエピタキシャル層20の部分とに空乏
領域ができる。ドレイン領域が電界効果トランジスタの
ゲートを囲み、しかもかど張った外形ゲートが電界を強
める領域となる従来のデバイスと比較するに、本発明に
よるデバイスにおけるかど張った外形のドレイン領域40
は電界を斯様に増大させることはない。これは、エピタ
キシャル層20の空乏領域がドレイン領域40の方向にくぼ
んだ外形をしている開口部38から発達し始めるからであ
る。
【００２０】図２に示す本発明による好適実施例によれ
ば、ベース領域の横方向延長部30が、この延長部と同じ
導電形ではあるが、それよりもドーピング濃度が低く、
ドレイン領域40を内部に位置させる開口38の縁部に沿っ
て延在する隣接領域42により画成されるようにする。こ
のようにして、ドレイン領域40を強くバイアスすること
により発生する電界を低減させ、これによりドレイン／
ゲート接合の降服電圧を増大させる。
【００２１】図３は図２のデバイスの III−III 線上で
の部分断面図を示す。この図から明らかなように、強度
にドープした埋込み層領域34は、この領域34と共に電界
効果トランジスタのソースを形成する強度にドープした
周辺領域36にまで達するように、横方向延長部30を有す
るベース領域28を越して縦方向に延在する。
【００２２】図４は図２に破線IVにて囲んだ領域を拡大
して示す部分断面図である。この図４では明瞭化のため
に特に厚さ方向の寸法をかなり拡大してある。この図４
は電界効果トランジスタのドレイン領域40ａ，40ｂに対
向する弱めにドープした隣接領域42を設けてあるベース
領域の横方向延長部30の端部を示す。この図に示すよう
に、実際の例ではドレイン領域を比較的深く強度にドー
プした部分40ａ（この部分の拡散は周辺領域36を形成す
るのに用いられる拡散処理に対応する）と、薄めではあ
るが、部分40ａよりもかなり強度にドープした領域40ｂ
（この領域の拡散はバイポーラトランジスタのエミッタ
26を形成するのに用いられる拡散処理に対応する）とで
形成する。ドレイン領域は必ずしもこのようにする必要
はなく、一度の作業で形成するようにしても結果的に実
質上の差異はない。ベース領域の横方向延長部における
比較的弱めにドープした隣接領域42とドレイン領域40ａ
との間の離間距離Ｗのことを、これら領域間の横方向距
離と称する。
【００２３】図４はフィールド電極を用いる本発明の一
実施例を示し、第１絶縁層44はデバイスを構成する半導
体本体の表面を覆う。金属製又はドープした多結晶半導
体材料製の導電層により形成した第１フィールド電極46
は、第１絶縁層44に設けた第１開口48を経て横方向延長
部30と接触する。この第１フィールド電極46は弱めにド
ープした隣接領域42の上方の第１絶縁層44の上をドレイ
ン領域40ａの方向に横方向距離Ｗの1/2 よりも短い距離
にわたって延在する。
【００２４】第１フィールド電極46と同種の材料製の第
２フィールド電極50の第１部分50ａは第１絶縁層44にお
ける第２開口52を経てドレイン領域40ｂと接触する。こ
の第１部分50ａは第１絶縁層44の上を第１電極46の方向
に横方向距離Ｗの1/2 よりも短い距離にわたって延在す
る。第１及び第２フィールド電極46と50ａの端部は互い
に対向させ、且つ距離Ｖだけ離間させ、この離間距離Ｖ
の中心点を横方向距離Ｗのほぼ1/2 の所とするのが好適
である。
【００２５】次いでアセンブリを第２絶縁層54で覆い、
この絶縁層の上に第２フィールド電極の第２部分50ｂを
位置させる。この第２部分50ｂは第２絶縁層54の開口56
を経て第２フィールド電極の第１部分50ａに接触する。
第２部分50ｂは第２絶縁層54の上を第１フィールド電極
46の方向に横方向に延在し、好ましくはこの第２部分50
ｂを第１フィールド電極46の上方位置にまで延在させ
る。
【００２６】第１フィールド電極46及び第２フィールド
電極の第１部分50ａの目的は、ドレインに印加される電
圧Ｖd が高い場合に、デバイスの表面に電界を分布させ
ることにある。この電界は、横方向距離Ｗのほぼ中心個
所における電位がドレイン電圧Ｖd の1/2 となるように
すると最適に分布する。実際には、電界効果トランジス
タのドレインに横方向距離Ｗ全体にわたり延在するよう
に少なくとも一方向に接点層を設けざるを得ない。この
結果、斯かる接点層が電界効果により電界分布をみだす
ことになるので不都合である。このために、図４に示す
ように全方向に同等の状態を作り、即ち第２フィールド
電極の第２部分50ｂが少なくとも第１フィールド電極46
の垂直方向上方にまで延在して、電界効果トランジスタ
のドレイン領域40の全周に沿う電界の状態が同じとなる
ようにする。第２絶縁層54の厚さを最大にすると、横方
向距離Ｗに対応する環状領域内におけるデバイスの表面
に電界が最も有利に分布するようになる。第２絶縁層54
をシリコン酸化物で約600nmの厚さに作った場合には、
上述したようなフィールド電極を設けてないデバイスと
比較するに、降服電圧が５Ｖ程度高くなる。
【００２７】実施例の具体例：本発明による一連のデバ
イスは次のような条件下にて作製する。即ち、Ｐ形シリ
コンの基板22のドーピング濃度を１〜２×1015 at/cm3
とし、Ｎ形エピタキシャル層20の厚さを 1.2μｍ、その
ドーピング濃度を１×1016 at/cm3 とし、ベース領域の
横方向延長部30の固有シート抵抗値を 500Ω／□とし、
横方向延長部30に隣接する領域42の固有シート抵抗値を
600Ω／□とし、横方向距離Ｗを６μｍとする。
【００２８】エピタキシャル層の厚さと、そのドーピン
グ濃度との積は 1.2×1012 at/cm2に相当し、これは斯
かるエピタキシャル層が、電界効果トランジスタのドレ
インとゲートとの間の降服電圧よりも低い電圧Ｖd −Ｖ
i で電荷キャリヤを空乏化させることができることを示
している。従って、電界効果トランジスタのゲートとド
レインとの間に電界がほぼ最適に分布することになる。
【００２９】上述したような条件下で製造したデバイス
は、それに上述したようなフィールド電極を設けた場合
に平均で55Ｖの降服電圧を呈したのに対し、同じデバイ
スでもフィールド電極を持たないデバイスの降服電圧は
50Ｖであった。米国特許第4,835,596 号から既知の構成
のデバイスの降服電圧は、他の全ての物理的条件を同じ
とした場合、約30Ｖに過ぎなかった。このことからし
て、本発明により得られる利点は極めて有効である。
【００３０】図５はデバイスが比較的高い出力電流を供
給し得るようにする際に特に有利なデバイスの他の例を
示す平面図である。この例のバイポーラトランジスタは
中央細条26の形態に形成するエミッタを有しており、こ
のエミッタの下側には図に破線34にて示す強度にドープ
した埋込み層領域34を位置させる。この埋込み層領域３
４は細長形をしており、これはデバイスを完全に囲む強
度にドープした周辺領域36にまで縦方向に延在する。ベ
ース領域の横方向延長部30はエミッタ領域26の両側に延
在し、この延長部は電界効果トランジスタの２つのドレ
イン領域60ａ及び60ｂに対する２つの開口部38ａと38ｂ
を有している。従ってドレイン領域60ａ，60ｂは埋込み
層領域34の長手方向軸線に対して実際上対称の２部分に
形成される。バイポーラトランジスタのベースと電界効
果トランジスタに接触する２つの開口62ａ，62ｂも図５
に示してある。
【００３１】図６は高い出力電流を得ようとする際に特
に勧められる本発明によるデバイスのさらに他の実施例
を示す。この例の電界効果トランジスタはバイポーラト
ランジスタ10に対して横方向に整列させた複数セル12
ａ, 12ｂ,---12ｉの形状をしている。１つのセル12ｂの
強度にドープした周辺領域36は、このセルに隣接するセ
ル12ａの周辺領域と共通の部分37を有している。
【００３２】ドレイン領域40ａ, 40ｂ,---40ｉは金属化
細条64により電気的に相互接続し、金属化細条64はドレ
イン領域との接点個所以外は絶縁層によってデバイスの
残りの部分とは絶縁する。同様に、トランジスタ10のベ
ース、セル12ａ内への前記ベースの横方向延長部及びセ
ル12ｂ,---12ｉのゲート領域も金属化細条のライン66に
より互いに電気的に接続する。電界効果トランジスタを
形成する周辺領域36にも金属化細条のライン68を設け
て、このソース電極の抵抗値を減らすようにする。
【００３３】高電流を供給するこのデバイスの適正は図
面に破線70にて示すように数個のトランジスタを並列に
関連付けることによりさらに高めることができる。電界
効果トランジスタの複数個のセルは、図示してはない
が、図６に示すように片側にだけ延在させる代わりにバ
イポーラトランジスタ10の両側にも延在させることがで
きる。本発明は上述した例のみに限定されるものでな
く、幾多の変更を加え得ること勿論である。
【図面の簡単な説明】
【図１】従来のデバイス並びに本発明によるデバイスを
表わすバイポーラトランジスタと接合電界効果トランジ
スタとを組合わせた回路図である。
【図２】本発明によるデバイスの第１実施例を一部断面
にて示す斜視図である。
【図３】図２に示したデバイスの III−III 線上での部
分断面図である。
【図４】フィールド電極を用いる本発明によるデバイス
の部分断面図である。
【図５】本発明の第２実施例によるデバイスの概略平面
図である。
【図６】本発明によるデバイスの第３実施例の概略平面
図である。
【符号の説明】
10 バイポーラトランジスタ 12 電界効果トランジスタ 20 エピタキシャル層 22 基板 24 絶縁領域 26 エミッタ領域 28 ベース領域 30 ベース領域の横方向延長部（電界効果トランジスタ
のゲート） 34 埋込み層領域 (32, 34) コレクタ領域 36 周辺領域 (34, 36) ソース領域 38 開口 40, 40ａ, 40ｂ ドレイン領域 42 隣接領域 44 第１絶縁層 46 第１フィールド電極 48 第１開口 50ａ 第２フィールド電極の第１部分 50ｂ 第２フィールド電極の第２部分 52 第２開口 54 第２絶縁層 56 開口

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 バイポーラトランジスタ（10）と接合電
    界効果トランジスタ（12）との組合わせにより形成され
    る集積化デバイスであって：第１導電形の強度にドープ
    したエミッタ領域（26）と；前記エミッタ領域よりも弱
    めにドープされ、第１導電形とは反対の第２導電形で、
    内部に前記エミッタ領域が含まれ、前記電界効果トラン
    ジスタ用のゲートを形成する横方向延長部（30）を具え
    ているベース領域（28）と；第２導電形の弱めにドープ
    した基板（22）により支持される第１導電形の弱めにド
    ープしたエピタキシャル層（20）の一部（32）と、前記
    エミッタ領域（26）の下側に延在する第１導電形の強度
    にドープした埋込み層領域（34）とにより形成したコレ
    クタ領域と；を具え、さらに前記ベース領域（28）及び
    その延長部（30）を少なくとも部分的に、且つ所定距離
    離間して囲む第１導電形の強度にドープした周辺領域
    （36）も具えている集積化デバイスにおいて、 前記ベース領域の横方向延長部（30）が、内部に前記電
    界効果トランジスタ用のドレイン領域（40）を位置させ
    る開口（38）を具え、前記ドレイン領域を第１導電形の
    強ドープ領域とし、このドレイン領域を前記横方向延長
    部（30）によって完全に囲むと共にこの延長部（30）か
    ら所定の横方向距離（Ｗ）だけ離間させ、且つ前記埋込
    み層（34）を細長形状とし、この埋込み層が、前記周辺
    領域（36）にまで達するように前記ベース領域及びその
    横方向延長部のアセンブリを越して縦方向に延在し、前
    記周辺領域（36）が前記埋込み層（34）と共に前記電界
    効果トランジスタ（12）のソースを形成するようにした
    ことを特徴とする集積化デバイス。
  2. 【請求項２】 前記ベース領域の横方向延長部（30）
    が、前記ドレイン領域（40）を囲む開口（38）の縁部に
    沿って、ベース領域（28）と同じ導電形で、このベース
    領域よりも弱めにドープした隣接領域（42）によって画
    成されるようにしたことを特徴とする請求項１に記載の
    集積化デバイス。
  3. 【請求項３】 前記エピタキシャル層（20）の厚さ及び
    このエピタキシャル層のドーピング濃度を、前記弱めに
    ドープした隣接領域（42）に隣接する個所のエピタキシ
    ャル層の電荷キャリヤが、前記電界効果トランジスタ
    （12）のドレイン領域（40）とゲート（30）との間に形
    成される接合部に印加される所定の電圧にて完全に空乏
    化されるような値に選定し、前記所定電圧の値が前記接
    合部の降服電圧よりも低くなるようにしたことを特徴と
    する請求項２に記載の集積化デバイス。
  4. 【請求項４】 前記集積化デバイスがその表面上に次の
    順序で、 第１絶縁層（44）；前記第１絶縁層（44）における第１
    開口（48）を経て前記ベース領域の横方向延長部（30）
    に接触し、且つ前記弱めにドープした隣接領域（42）の
    上の前記第１絶縁層上を前記横方向距離（Ｗ）の1/2 よ
    りも短い距離にわたって前記ドレイン領域（40) の方向
    へと延在する導電層により形成した第１フィールド電極
    （46）と；前記第１絶縁層（44）における第２開口（5
    2）を経て前記ドレイン領域（40）に接触し、且つ前記
    第１絶縁層の上に前記横方向距離（Ｗ）の1/2 よりも短
    い距離にわたって前記第１フィールド電極（46）の方向
    に横方向に延在する導電性の第２フィールド電極の第１
    部分（50ａ）と；第２絶縁層（54）と；前記第２絶縁層
    における開口（56）を経て前記第２フィールド電極の第
    １部分（50ａ）に接触し、且つ前記第２絶縁層の上に少
    なくとも前記第１電極（46）に近付くまでこの第１電極
    の方向に横方向に延在する導電性の第２フィールド電極
    の第２部分（50ｂ）と；を具えていることを特徴とする
    請求項２又は３に記載の集積化デバイス。
  5. 【請求項５】 前記電界効果トランジスタ（12）を前記
    埋込み領域（34）の縦軸に対して対称的に配置される２
    部分で形成し、これら２部分の同一機能領域（60ａ，60
    ｂ）を電気的に並列に接続し、且つ前記周辺領域（36）
    がベース領域及びその横方向延長部（30）を完全に囲む
    ようにしたことを特徴とする請求項１〜４のいずれか一
    項に記載の集積化デバイス。
  6. 【請求項６】 前記電界効果トランジスタを前記バイポ
    ーラトランジスタ（10）に対して横方向に整列させた複
    数のセル（12ａ, 12ｂ,---12ｉ）で形成し、或るセル
    （12ｂ）の周辺領域（36）が、そのセルに隣接するセル
    （12ａ）の周辺領域と共通の部分（37）を有し、同一機
    能領域を互いに相互接続するようにしたことを特徴とす
    る請求項１〜４のいずれか一項に記載の集積化デバイ
    ス。
JP6169457A 1993-07-22 1994-07-21 集積化デバイス Expired - Fee Related JP2830744B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9309053 1993-07-22
FR9309053A FR2708144A1 (fr) 1993-07-22 1993-07-22 Dispositif intégré associant un transistor bipolaire à un transistor à effet de champ.

Publications (2)

Publication Number Publication Date
JPH0758228A true JPH0758228A (ja) 1995-03-03
JP2830744B2 JP2830744B2 (ja) 1998-12-02

Family

ID=9449529

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6169457A Expired - Fee Related JP2830744B2 (ja) 1993-07-22 1994-07-21 集積化デバイス

Country Status (5)

Country Link
US (1) US5488241A (ja)
EP (1) EP0635887B1 (ja)
JP (1) JP2830744B2 (ja)
DE (1) DE69418109T2 (ja)
FR (1) FR2708144A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017092474A (ja) * 2015-11-10 2017-05-25 アナログ デバイシス グローバル Ｆｅｔ−バイポーラトランジスタの組み合わせ

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5554865A (en) * 1995-06-07 1996-09-10 Hughes Aircraft Company Integrated transmit/receive switch/low noise amplifier with dissimilar semiconductor devices
US5945699A (en) * 1997-05-13 1999-08-31 Harris Corporation Reduce width, differentially doped vertical JFET device
KR19990006170A (ko) 1997-06-30 1999-01-25 김영환 수평 바이폴라형 전계 효과 트랜지스터 및 그 제조 방법
JP3709668B2 (ja) * 1997-09-02 2005-10-26 ソニー株式会社 半導体装置とその製造方法
KR100682059B1 (ko) * 2005-02-24 2007-02-15 삼성전자주식회사 초 저전력 과전압 보호회로
CN113823678A (zh) * 2021-09-03 2021-12-21 无锡市晶源微电子有限公司 一种高压npn器件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56126966A (en) * 1980-03-10 1981-10-05 Philips Nv Semiconductor device
JPS6020555A (ja) * 1983-07-15 1985-02-01 Hitachi Ltd 半導体装置
JPH0449672A (ja) * 1990-06-18 1992-02-19 Seiko Instr Inc Ｄｍｏｓトランジスター

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1053442A (ja) * 1964-05-18
DE3029553A1 (de) * 1980-08-04 1982-03-11 Siemens AG, 1000 Berlin und 8000 München Transistoranordnung mit hoher kollektor-emitter-durchbruchsspannung
US4485392A (en) * 1981-12-28 1984-11-27 North American Philips Corporation Lateral junction field effect transistor device
DE3215652A1 (de) * 1982-04-27 1983-10-27 Siemens AG, 1000 Berlin und 8000 München Integrierbarer bipolarer transistor
US4729008A (en) * 1982-12-08 1988-03-01 Harris Corporation High voltage IC bipolar transistors operable to BVCBO and method of fabrication
JPS62119972A (ja) * 1985-11-19 1987-06-01 Fujitsu Ltd 接合型トランジスタ
JPH0732120B2 (ja) * 1986-06-09 1995-04-10 日本テキサス・インスツルメンツ株式会社 半導体装置
US4808547A (en) * 1986-07-07 1989-02-28 Harris Corporation Method of fabrication of high voltage IC bopolar transistors operable to BVCBO
NL8702671A (nl) * 1987-11-09 1989-06-01 Philips Nv Laterale hoogspanningstransistor.

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56126966A (en) * 1980-03-10 1981-10-05 Philips Nv Semiconductor device
JPS6020555A (ja) * 1983-07-15 1985-02-01 Hitachi Ltd 半導体装置
JPH0449672A (ja) * 1990-06-18 1992-02-19 Seiko Instr Inc Ｄｍｏｓトランジスター

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017092474A (ja) * 2015-11-10 2017-05-25 アナログ デバイシス グローバル Ｆｅｔ−バイポーラトランジスタの組み合わせ

Also Published As

Publication number Publication date
DE69418109T2 (de) 1999-10-28
US5488241A (en) 1996-01-30
DE69418109D1 (de) 1999-06-02
FR2708144A1 (fr) 1995-01-27
EP0635887A1 (fr) 1995-01-25
JP2830744B2 (ja) 1998-12-02
EP0635887B1 (fr) 1999-04-28

Similar Documents

Publication Publication Date Title
JP5357370B2 (ja) 半導体デバイス
JPH0336311B2 (ja)
EP1331672B1 (en) Double diffusion MOSFET
US4686551A (en) MOS transistor
US6600194B2 (en) Field-effect semiconductor devices
JPH0357614B2 (ja)
GB2087649A (en) Semiconductor switching devices
JPH0312783B2 (ja)
JPH0457111B2 (ja)
JPH0715006A (ja) 集積化構体保護装置
JP3400025B2 (ja) 高耐圧半導体素子
JPS62131580A (ja) 高速スイツチング横形絶縁ゲ−トトランジスタ
JPH07142621A (ja) 垂直バイポーラトランジスタおよび垂直ｍｏｓｆｅｔトランジスタの集積モノリシック装置
US5910670A (en) Semiconductor device with improved breakdown voltage characteristics
JPH0851197A (ja) 電流飽和特性を有するｍｏｓ制御サイリスタ
JP2830744B2 (ja) 集積化デバイス
JPH1145998A (ja) 絶縁ゲート型半導体装置
US4584593A (en) Insulated-gate field-effect transistor (IGFET) with charge carrier injection
JPS5976476A (ja) 絶縁ゲ−ト電界効果トランジスタ
JP2003031821A (ja) 半導体装置
KR100529419B1 (ko) 반도체디바이스
JP3328305B2 (ja) 高逆電圧用半導体デバイス
US5420457A (en) Lateral high-voltage PNP transistor
JPH0888290A (ja) 半導体装置およびその使用方法
JPH06169090A (ja) パワーｍｏｓｆｅｔ

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees