JPH0243337B2 - - Google Patents

Info

Publication number
JPH0243337B2
JPH0243337B2 JP56000617A JP61781A JPH0243337B2 JP H0243337 B2 JPH0243337 B2 JP H0243337B2 JP 56000617 A JP56000617 A JP 56000617A JP 61781 A JP61781 A JP 61781A JP H0243337 B2 JPH0243337 B2 JP H0243337B2
Authority
JP
Japan
Prior art keywords
emitter
electrode
impurity region
region
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP56000617A
Other languages
English (en)
Other versions
JPS57114277A (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP56000617A priority Critical patent/JPS57114277A/ja
Publication of JPS57114277A publication Critical patent/JPS57114277A/ja
Publication of JPH0243337B2 publication Critical patent/JPH0243337B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/20Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/231Emitter or collector electrodes for bipolar transistors

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)
  • Thyristors (AREA)
  • Die Bonding (AREA)

Description

【発明の詳細な説明】 本発明は半導体装置に関し、より具体的にはパ
ワー半導体装置において大電流を取出すための端
子構造に係る。
例えばパワートランジスタでは、電流増幅率を
増大するために、エミツタ領域とベース領域とを
互いに入り組ませて両者間の対向長を大きくした
構造が採用されている。第1図Aはこのように形
成されたパワートランジスタの平面図、第1図B
およびCは夫々同図AのB−B線、C−C線に沿
つた断面図である。これらの図において、はコ
レクタ領域を兼ねたn型シリコン基板である。該
シリコン基板の主面にはp型のベース領域2が
形成されている。ベース領域2には4つの独立し
たn型のエミツタ領域41,42,43,44がシリ
コン基板の主面に露出して埋込形成されてい
る。各エミツタ領域41〜44は、中央の幹部から
その両側で櫛状に突出した入り組んだ形状を有し
ている。この状態は第1図AのD−D線に沿つた
断面図である第1図Dに現われている。同図Dに
おいて411〜414はエミツタ領域41の櫛状突起で
あり、431〜434はエミツタ領域43の櫛状突起で
ある。従つてベース領域2とエミツタ領域41
4とは、エミツタ領域の櫛状突起の部分で相互
に入り込んでいる。上記ベース領域2の露出表面
にはAl層からなるベース電極5が形成されてお
り、エミツタ領域41〜44上にはAl層からなるエ
ミツタ電極61〜64が形成されている。この結
果、第1図Aに示すように、ベース電極5とエミ
ツタ電極61〜64とは相互に入り込んだ状態にな
つている。第1図B〜Dにおいて、7はコレクタ
電極である。
上記構成からなる従来のパワートランジスタに
おけるベース端子およびエミツタ端子の取出し
は、ベース電極5およびエミツタ電極61〜64
Al細線からなる取出しリードを超音波溶接など
の方法で接続して行なわれていた。これは、ベー
ス電極5およびエミツタ電極61〜64の幅が微細
で、かつベース電極5と同一レベルにあるため、
これ以外に端子の取出しができないからである。
この場合、ベース電極5の取出しリードは一本で
すみ、しかもベース電流は比較的小さいからそれ
程問題にはならない。しかし、エミツタ電極から
の取出しリードは各エミツタ電極41〜44の夫々
に必要であり、この場合夫々のエミツタ電極41
〜44から取出された4本の取出しリードは共通
の集電端子に接続される。そして、このように取
出されたエミツタ電極41〜44からの取出しリー
ドを流れるエミツタ電流は極めて大きい。従つ
て、このように細いAl線からなる複数取出しリ
ードをワイヤボンデイングして集電端子を形成し
たパワートランジスタでは取出リードの接続部に
おける信頼性の点で問題があつた。また、電源電
圧100V以上の直流電源で使用することが多いか
ら、トランジスタが故障した場合に取出しリード
が溶断し、溶断部ではアークが発生して焼損の危
険があるなどの問題があつた。
そこで、このような問題を解決するために、エ
ミツタ領域を突出させた構造を有する同様のパワ
ートランジスタが製造されている。第2図Aはそ
の1例を示す平面図であり、第2図BおよびCは
夫々同図AのB−B線およびC−C線に沿う断面
図である。ここれらの図に示すように、4つの独
立したエミツタ領域41′〜44′はベース領域2の
表面から突出して形成されている。それ以外は第
1図A〜Dのパワートランジスタと同じ構造(従
つて、平面図は両者とも全く同一である)を有
し、対応する部分には同一の参照番号を付してあ
る。
上記構造からなるパワートランジスタでは、第
2図AのD−D線に沿う断面図により示すよう
に、エミツタ領域41′〜44′上を覆う導電性の金
属平板8を各エミツタ電極61〜64に圧接または
接合することにより集電端子を形成することがで
きる(第2図D図示)。従つて、各エミツタ電極
からの取出しリードによつてエミツタからの集電
端子を形成したときのようなボンデイングの信頼
性の問題および取出しリードの溶断等の問題は生
じない。しかし、この場合にはエミツタ領域4′1
〜4′4を突出構造とするためにシリコン基板
表面をエミツタ領域4′1〜4′4の形状にあわせて
メサエツチングしなければならず、製造工程が複
雑になり、特にエミツタ領域が微細な場合にはこ
のメサエツチング自体が極めて困難であるという
問題があつた。
本発明は上述の事情に鑑みてなされたもので、
例えばパワートランジスタのエミツタ電極のよう
に大電流が流れる複数の主電極に対して信頼性の
高い共通の集電端子を形成でき、かつ簡易な製造
工程で製造できる構造を具備した半導体装置を提
供するものである。
以下第3図a〜dを参照して本発明の1実施例
を説明する。
第3図aは本発明の1実施例になるパワートラ
ンジスタの平面図、第3図b,c,dは夫々同図
aにおけるb−b線、c−c線、d−d線に沿つ
た断面図である。これらの図において11はコレ
クタ領域を兼ねたn型シリコン基板である。該シ
リコン基板11の主面側には第1不純物領域とし
てのp型のベース領域12が形成されている。こ
のベース領域12には第2不純物領域としての4
つの独立したエミツタ領域141〜144がシリコ
ン基板11の主面に露出して埋込形成されてい
る。各エミツタ領域141〜144は中央の幹部
と、該幹部の両側に突出した多数の櫛状突起から
なる入り組んだ形状を有している。この状態は第
1図Dに示されている。同図において、1411
1414はエミツタ領域141の櫛状突起であり、
1431〜1434はエミツタ領域143の櫛状突起で
ある。従つて、ベース領域12とエミツタ領域1
1〜144とは、エミツタ領域の櫛状突起の部分
で相互に入り込んでいる。上記各エミツタ領域1
1〜144上にはAlの蒸着層からなる第2電極と
してのエミツタ電極161〜164が夫夫形成され
ている。その結果、エミツタ電極161〜164
エミツタ領域141〜144の各櫛状突起に対応し
た櫛状突起を有する。これら夫々のエミツタ電極
161〜164上には、導電性の金属からなるエミ
ツタ電極端子171〜174が、エミツタ電極にお
ける櫛状突起の一部を覆つて設けられている。こ
のエミツタ電極端子171〜174は対応するエミ
ツタ電極161〜164に接合されていてもよく、
また圧接する構造としてもよい。他方、前記ベー
ス領域12上にはAlの蒸着層からなるベース電
極15がエミツタ電極161〜164と分離して形
成されている。ただし、ベース領域12がエミツ
タ領域141〜144の櫛状突起と相互に入り込ん
で形成されている部分においては、この部分に設
けられた前記エミツタ電極端子171〜174で覆
われたベース領域12上には第1電極としてのベ
ース電極15は形成されていない。従つて、エミ
ツタ電極端子171〜174はベース領域12とエ
ミツタ領域141〜144が相互に入り込んだ部分
を覆つているが、ベース電極15とは接触せず、
対応するエミツタ電極161〜164のみと接触し
ている。なお、第1図b〜cにおいて、18はコ
レクタ電極である。
以上の構成からなる本発明のパワートランジス
タでは、エミツタ電極161〜164のみに接触
し、ベース電極15よりも上方に突出したエミツ
タ電極端子171〜174を設けてあるから、この
エミツタ電極端子171〜174上に金属平板を接
合または押圧することにより、エミツタ両域14
〜144の全てに接続されたエミツタ集電端子を
形成することができる。これを第3図bの断面図
に対応する断面図で示したのが第4図である。同
図において、19がエミツタの集電端子である。
従つてエミツタ電極171〜174の夫々からこれ
にボンデイングされた取出しリードを用いずにエ
ミツタの集電端子を形成でき、取出しリードにお
けるボンデイングの信頼性の問題および取出しリ
ードの溶断の問題を回避することができる。また
エミツタ領域141〜144自体を突出構造にしな
くてもよいから、メサエツチングを行なう必要が
なく、製造工程が複雑になることもない。
ところで、上記本発明によるパワートランジス
タでは、ベース領域12とエミツタ領域13とが
相互に入り込んだ部分において、ベース領域12
のエミツタ電極端子171〜174で覆われた部分
にはベース電極15が形成されていない。従つ
て、ベース電極が形成されていないベース領域1
2の部分ではベース抵抗が増大することになる。
しかし、ベース電流は電流増幅率をhとしてコレ
クタ電流の1/h、通常のパワートランジスタで
は1/10と小さいから、上記本発明のパワートラン
ジスタにおけるベース抵抗の増大による電流増幅
率(h)の低下は比較的小くてすむ(もし、エミ
ツタ抵抗が増大するのであれば、これによる電流
増幅率(h)の低下はベース抵抗が増大する場合
のh倍となる)。このように、本発明によるパワ
ートランジスタはベース抵抗の多少の増大を容認
し、その代償として製造が容易でかつ信頼性の高
い複数エミツタからの集電端子構造を達成したも
のである。
なお、本発明は複数固のパワートランジスタの
エミツタ電極から共通の集電端子を形成する場合
にも応用することができる。このとき、個個のパ
ワートランジスタが上記実施例のように複数の独
立したエミツタ電極を有するものである場合、ま
た単一のエミツタ電極を有するものである場合の
何れの場合にも本発明の適用することができる。
また、上記実施例において、例えばエミツタ領
域141の櫛状突起が独立したエミツタ領域とし
て形成され、この各エミツタ領域上にエミツタ電
極が形成されていたとすると、この場合、エミツ
タ端子171はそのままこれら独立したエミツタ
電極の集電端子となる。本発明におけるこのよう
な実施例の平面図を第5図に示す。同図におい
て、20はベース電極、211〜218はエミツタ
電極、22はエミツタ集電端子である。この種の
実施例の変型例の平面図を第6図に図示する。同
図において、20′はベース電極、21′…はエミ
ツタ電極、22′はエミツタ集電端子である。こ
の変形例は全体の形状が円形であり、大きさの異
なる複数の独立したエミツタ領域が放射状に形成
されている点で第5図の実施例と相違している
が、両者は同じ種類の実施例である。
更に、本発明はパワートランジスタのみならず
パワートランジスタのベース電極およびエミツタ
電極に対応する第1電極および第2電極(第1電
極を流れる電流が第2電極を流れる電流よりもか
なり小さい関係にあるもの)を有し、かつその両
者が半導体基板の同一表面上に形成される他のパ
ワー半導体装置にも適用することができる。この
ような半導体装置としては、例えば第1電極とし
てのゲート電極および第2電極としてのカソード
を有するゲートターンオフサイリスタ、第1電極
としてのゲート電極および第2電極としてのソー
ス電極またはドレイン電極を有する大電力の静電
誘導型トランジスタを挙げることができる。
以上詳述したように、本発明によれば、主電極
(上述の第2不純物領域)領域と制御電極領域
(上述の第1不純物領域)が入り組んだ状態で半
導体基板の同一表面上に露出して形成され、主電
極領域上に形成された複数の主電極から共通の集
電端子が形成されたパワー半導体装置において、
信頼性が高く、かつ製造が容易な前記集電端子構
造を具備したパワー半導体装置を提供できるもの
である。
【図面の簡単な説明】
第1図Aは従来のパワートランジスタの平面
図、第1図B〜Dは夫々同図AにおけるB−B
線、C−C線およびD−D線に沿う断面図、第2
図Aはエミツタ領域を突出構造とした従来のパワ
ートランジスタの平面図、第2図BおよびCは
夫々同図AにおけるB−B線およびC−C線に沿
う断面図、第2図Dは同図A〜Cのパワートラン
ジスタにエミツタ集電端子を形成した状態を同図
AのD−D線に沿う断面図で示す図、第3図aは
本発明の1実施例になるパワートランジスタの平
面図、第3図b〜dは同図aのb−b線、c−c
線およびd−d線に対応する断面図、第4図は第
3図a〜dに示される本発明の1実施例になるパ
ワートランジスタに複数エミツタの集電端子を形
成した第3図bに対応する断面図、第5図および
第6図は本発明の他の実施例になるパワートラン
ジスタの平面図である。 11……シリコン基板、12……ベース領域、
141〜144……エミツタ領域、15……ベース
電極、161〜164……エミツタ電極、171
174……エミツタ端子、18……コレクタ電極、
19……集電端子、20,20′……ベース電極、
211〜218,21′……エミツタ電極、22,
22′……集電端子。

Claims (1)

  1. 【特許請求の範囲】 1 半導体基板の主面に設けられた第一導電型の
    第一不純物領域と、 該第一不純物領域内でその表面に露出して設け
    られた第二逆導電型の第二不純物領域であつて、
    第一および第二不純物領域の露出表面の少なくと
    も一部が相互に入り込んだ形状を有するように形
    成された第二不純物領域と、 前記第一不純物領域の露出表面に固着された第
    一電極と、 前記第二不純物領域の露出表面に固着され、前
    記第一電極から分離して設けられた第二電極と、 該第二電極に接してその上に設けられた平板状
    の電極端子とを具備した半導体装置において、 前記平板状の電極端子は、前記第一不純物領域
    および第二不純物領域が相互に入り込んだ部分の
    一部を覆つて圧接により設けられていることと、 前記第一電極は、前記平板状の電極端子に覆わ
    れた部分を除き、前記第一不純物領域および第二
    不純物領域が相互に入り込んだ部分の第一不純物
    領域表面にも形成されていることと、 前記第二電極は、前記平板状の電極端子に覆わ
    れた部分に加えて、その外側に延出した第二不純
    物領域の表面にも形成されていることとを特徴と
    する半導体装置。
JP56000617A 1981-01-06 1981-01-06 Semiconductor device Granted JPS57114277A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56000617A JPS57114277A (en) 1981-01-06 1981-01-06 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56000617A JPS57114277A (en) 1981-01-06 1981-01-06 Semiconductor device

Publications (2)

Publication Number Publication Date
JPS57114277A JPS57114277A (en) 1982-07-16
JPH0243337B2 true JPH0243337B2 (ja) 1990-09-28

Family

ID=11478682

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56000617A Granted JPS57114277A (en) 1981-01-06 1981-01-06 Semiconductor device

Country Status (1)

Country Link
JP (1) JPS57114277A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH074658U (ja) * 1993-06-23 1995-01-24 株式会社サンレール 手摺りの取付装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8159048B2 (en) 2004-01-30 2012-04-17 Triquint Semiconductor, Inc. Bipolar junction transistor geometry

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH074658U (ja) * 1993-06-23 1995-01-24 株式会社サンレール 手摺りの取付装置

Also Published As

Publication number Publication date
JPS57114277A (en) 1982-07-16

Similar Documents

Publication Publication Date Title
JPH0324791B2 (ja)
US4607273A (en) Power semiconductor device
US5592026A (en) Integrated structure pad assembly for lead bonding
JPH049378B2 (ja)
US5130784A (en) Semiconductor device including a metallic conductor for preventing arcing upon failure
JPH0243337B2 (ja)
US2827599A (en) Transistor
JP2000261004A (ja) 半導体装置
JP2627330B2 (ja) 電圧降下制御ダイオード
JPH08130317A (ja) 抵抗性フィ−ルドプレ−トを備えた半導体装置
JPH0551184B2 (ja)
JPS5938056Y2 (ja) 半導体開閉装置
JP2881907B2 (ja) 電力用半導体装置
JP2525558Y2 (ja) 半導体装置
JPS642441Y2 (ja)
JP3128958B2 (ja) 半導体集積回路
JP2809747B2 (ja) 絶縁ゲート付ターンオフサイリスタ
JPH0414939Y2 (ja)
JPS59225567A (ja) ゲ−トタ−ンオフサイリスタ
JP2582716Y2 (ja) 電圧制御型スイッチング素子
JPH0110937Y2 (ja)
JPH0526770Y2 (ja)
JPH0658960B2 (ja) 小電流サイリスタ
EP0266093A2 (en) Process of making a high power multi-layer semiconductive switching device with multiple parallel contacts
JPH0573941U (ja) バイポーラ型半導体装置