JPH0658960B2 - 小電流サイリスタ - Google Patents
小電流サイリスタInfo
- Publication number
- JPH0658960B2 JPH0658960B2 JP61011332A JP1133286A JPH0658960B2 JP H0658960 B2 JPH0658960 B2 JP H0658960B2 JP 61011332 A JP61011332 A JP 61011332A JP 1133286 A JP1133286 A JP 1133286A JP H0658960 B2 JPH0658960 B2 JP H0658960B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- thyristor
- semiconductor substrate
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000758 substrate Substances 0.000 claims description 10
- 239000004065 semiconductor Substances 0.000 claims description 9
- 230000007257 malfunction Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/7404—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device
- H01L29/7408—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device the device being a capacitor or a resistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はサイリスタに関し、特に、エミッタショートを
もたないサイリスタに関するものである。
もたないサイリスタに関するものである。
従来、エミッタショートをもたないサイリスタのゲート
電流は、１μＡ以下と非常に小さく、小電流用高感度サ
イリスタとして重用されている。他方エミッタショート
があるサイリスタは必然的に数百Ωのゲート・カソード
間抵抗が入るため、ゲート電流は数ｍＡの値となり、低
感度サイリスタとなり、主に大電流のコントロールに用
いられている。
電流は、１μＡ以下と非常に小さく、小電流用高感度サ
イリスタとして重用されている。他方エミッタショート
があるサイリスタは必然的に数百Ωのゲート・カソード
間抵抗が入るため、ゲート電流は数ｍＡの値となり、低
感度サイリスタとなり、主に大電流のコントロールに用
いられている。
上述した従来のエミッタショートを持たないサイリスタ
は、ゲート電流値をコントロールする事が困難で、通常
１μＡ以下の非常に小さな値となつてしまうため、ノイ
ズによる誤動作の危険性が大きく、これを防ぐためゲー
ト・カソード間に数ＫΩ〜数十ＫΩの抵抗をつけて、総
ゲート電流を数百〜数十μＡにあげて用いているのが普
通である。このため、抵抗の価格や抵抗を取り付ける工
程が増えることにより、製造コストが上昇するという欠
点があった。
は、ゲート電流値をコントロールする事が困難で、通常
１μＡ以下の非常に小さな値となつてしまうため、ノイ
ズによる誤動作の危険性が大きく、これを防ぐためゲー
ト・カソード間に数ＫΩ〜数十ＫΩの抵抗をつけて、総
ゲート電流を数百〜数十μＡにあげて用いているのが普
通である。このため、抵抗の価格や抵抗を取り付ける工
程が増えることにより、製造コストが上昇するという欠
点があった。
本発明は、エミッタショートなしのサイリスタのゲート
・カソード間に、数Ｋ〜数十ＫΩの抵抗をサイリスタチ
ップ内に内蔵する事によって、抵抗を外付けする必要な
く、誤動作しないサイリスタを提供するものである。
・カソード間に、数Ｋ〜数十ＫΩの抵抗をサイリスタチ
ップ内に内蔵する事によって、抵抗を外付けする必要な
く、誤動作しないサイリスタを提供するものである。
本発明の小電流サイリスタは、Ｎ型半導体基板の一主面
にＰ型層を部分的に形成してベース層とし、このＰ型層
の一つにＮ型層を部分的に形成してエミッタとし、他主
面にＰ型層を設けてコレクタとしたサイリスタにおい
て、このＮ型半導体基板の一主面にさらにＰ型層を形成
して抵抗部とし、前記ベース層の１つと前記エミッタと
の間に抵抗部を接続したことを特徴とする。
にＰ型層を部分的に形成してベース層とし、このＰ型層
の一つにＮ型層を部分的に形成してエミッタとし、他主
面にＰ型層を設けてコレクタとしたサイリスタにおい
て、このＮ型半導体基板の一主面にさらにＰ型層を形成
して抵抗部とし、前記ベース層の１つと前記エミッタと
の間に抵抗部を接続したことを特徴とする。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例であるサイリスタチップの平
面図である。Ｎ型半導体基板１は一主面および基板をつ
きぬけて設けられたアノード部Ｐ層２によって囲まれ、
ベース部Ｐ層３および抵抗部Ｐ層５がＮ型半導体基板１
に形成され、ベース部Ｐ層の一つにエミッタ部Ｎ層４が
形成されている。カソード電極６、ゲート電極８、ゲー
ト電極とサイリスタベース部電極との接続電極７がそれ
ぞれ他主面上に設けられている。抵抗とエミッタ接続部
９がカソード電極から延在した位置に設けられている。
面図である。Ｎ型半導体基板１は一主面および基板をつ
きぬけて設けられたアノード部Ｐ層２によって囲まれ、
ベース部Ｐ層３および抵抗部Ｐ層５がＮ型半導体基板１
に形成され、ベース部Ｐ層の一つにエミッタ部Ｎ層４が
形成されている。カソード電極６、ゲート電極８、ゲー
ト電極とサイリスタベース部電極との接続電極７がそれ
ぞれ他主面上に設けられている。抵抗とエミッタ接続部
９がカソード電極から延在した位置に設けられている。
この実施例では、Ｎ型半導体基板１にＰ層を細長く形成
し抵抗部Ｐ層となし、この部分の抵抗値を用いてゲート
・カソード間抵抗を形成し、しかも、オフ時には、空乏
層がつながって一体となる様にこの細長い抵抗部Ｐ層を
折り曲げ、相互の間隔をせまくて形成し、高耐圧化をは
かっている。以上の構成のための製造工程は、従来のサ
イリスタ工程と全くかわらず、また、小さなスペースで
抵抗形成が可能であるため、従来のチップサイズと大差
なく作ることが出来る。
し抵抗部Ｐ層となし、この部分の抵抗値を用いてゲート
・カソード間抵抗を形成し、しかも、オフ時には、空乏
層がつながって一体となる様にこの細長い抵抗部Ｐ層を
折り曲げ、相互の間隔をせまくて形成し、高耐圧化をは
かっている。以上の構成のための製造工程は、従来のサ
イリスタ工程と全くかわらず、また、小さなスペースで
抵抗形成が可能であるため、従来のチップサイズと大差
なく作ることが出来る。
以上説明した通り、本発明によれば抵抗をサイリスタチ
ップに内蔵できるため、外付け抵抗に伴うコスト上昇な
しで、より性能の高いサイリスタが提供できる効果があ
る。
ップに内蔵できるため、外付け抵抗に伴うコスト上昇な
しで、より性能の高いサイリスタが提供できる効果があ
る。
第１図は本発明の一実施例のサイリスタチップの平面
図、第２図は、第１図のＡ−Ａ′線断面図、第３図は第
１図の等価回路図である。 １……Ｎ型半導体基板、２……アノード部Ｐ層、３……
ベース部Ｐ層、４……エミッタ部Ｎ層、５……抵抗部Ｐ
層、６……カソード電極、７……接続電極、８……ゲー
ト電極、９……抵抗・エミッタ接続部。
図、第２図は、第１図のＡ−Ａ′線断面図、第３図は第
１図の等価回路図である。 １……Ｎ型半導体基板、２……アノード部Ｐ層、３……
ベース部Ｐ層、４……エミッタ部Ｎ層、５……抵抗部Ｐ
層、６……カソード電極、７……接続電極、８……ゲー
ト電極、９……抵抗・エミッタ接続部。
Claims (1)
- 【請求項１】Ｎ型半導体基板の一主面に選択的に形成さ
れた第１および第２のＰ型層と、前記第１のＰ型層に形
成されたＮ型層と、前記第２のＰ型層の一部に一端部が
接して前記Ｎ型半導体基板の一主面に選択的に形成され
たＰ型抵抗層と、前記Ｎ型半導体基板の他主面に形成さ
れた第３のＰ型層と、前記第２のＰ型層に設けられたゲ
ート電極であってその一部が延在して前記第１のＰ型層
に接続されたゲート電極と、前記Ｎ型層に設けられたカ
ソード電極であってその一部が延在して前記Ｐ型抵抗層
の他端部に接続されたカソード電極と、前記第３のＰ型
層に設けられたアノード電極とを有し、前記Ｐ型抵抗層
は細長くかつ折り曲げ形成されていて相互の間隔が非導
通時に空乏層により互いにつながって一体となるように
せまくなっていることを特徴とする小電流サイリスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61011332A JPH0658960B2 (ja) | 1986-01-21 | 1986-01-21 | 小電流サイリスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61011332A JPH0658960B2 (ja) | 1986-01-21 | 1986-01-21 | 小電流サイリスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62169366A JPS62169366A (ja) | 1987-07-25 |
| JPH0658960B2 true JPH0658960B2 (ja) | 1994-08-03 |
Family
ID=11775076
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61011332A Expired - Lifetime JPH0658960B2 (ja) | 1986-01-21 | 1986-01-21 | 小電流サイリスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0658960B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0985987A (ja) * | 1995-09-27 | 1997-03-31 | Nippon Sheet Glass Co Ltd | 自己走査型発光装置 |
| JP5274882B2 (ja) * | 2008-04-21 | 2013-08-28 | シャープ株式会社 | 横方向シリコン制御整流素子及びこれを備えるｅｓｄ保護素子 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5556658A (en) * | 1978-10-23 | 1980-04-25 | Nec Corp | Thyristor |
-
1986
- 1986-01-21 JP JP61011332A patent/JPH0658960B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62169366A (ja) | 1987-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5274524A (en) | Programmable protection circuit and its monolithic manufacturing | |
| JP3154480B2 (ja) | 絶縁ゲート型トランジスタ用のｍｏｓパイロット構造 | |
| JPH0658960B2 (ja) | 小電流サイリスタ | |
| US4063278A (en) | Semiconductor switch having sensitive gate characteristics at high temperatures | |
| JPS5999769A (ja) | 半導体装置 | |
| US5237195A (en) | Semiconductor integrated circuit arrangement for preventing latch up | |
| JPS611857U (ja) | 放射トリガ式サイリスタ | |
| JPH08130317A (ja) | 抵抗性フィ−ルドプレ−トを備えた半導体装置 | |
| JP2953623B2 (ja) | プレーナ型サイリスタ | |
| JPH0243337B2 (ja) | ||
| JPS6359262B2 (ja) | ||
| JPH0128689Y2 (ja) | ||
| JPS6018148B2 (ja) | 半導体記憶装置の製造方法 | |
| JPS6141316Y2 (ja) | ||
| JP2547870B2 (ja) | 半導体装置 | |
| JPH0110937Y2 (ja) | ||
| JPS6350052A (ja) | 半導体装置 | |
| JPS6339972Y2 (ja) | ||
| JPS61102056U (ja) | ||
| JPS6288355A (ja) | Ｉｃ用抵抗体 | |
| JPH0314224B2 (ja) | ||
| JPS6143862B2 (ja) | ||
| JPS59159569A (ja) | 半導体装置 | |
| JPS6223466B2 (ja) | ||
| JPH0581171B2 (ja) |