JPH0128689Y2 - - Google Patents
Info
- Publication number
- JPH0128689Y2 JPH0128689Y2 JP1981174401U JP17440181U JPH0128689Y2 JP H0128689 Y2 JPH0128689 Y2 JP H0128689Y2 JP 1981174401 U JP1981174401 U JP 1981174401U JP 17440181 U JP17440181 U JP 17440181U JP H0128689 Y2 JPH0128689 Y2 JP H0128689Y2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor region
- conductivity type
- layer
- thyristor
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000012535 impurity Substances 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 claims 20
- 238000000034 method Methods 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Landscapes
- Thyristors (AREA)
Description
【考案の詳細な説明】
本考案はPNPN4層よりなる高感度サイリスタ
のゲート特性に関するものである。
のゲート特性に関するものである。
一般にサイリスタは、第１図に示すような構造
を有している。第１図において、最下層のＰ型エ
ミツタ層１はサイリスタのアノード部でもある。
Ｐ型エミツタ層１の上面にＮ型ベース層２が配置
され、Ｎ型ベース層２の上にＰ型ベース層３が配
置され、Ｐ型ベース層３にはＮ型不純物の選択拡
散により、サイリスタのカソード部でもあるＮ型
エミツタ層４が設けられている。Ｐ型エミツタ層
１の下面側には、アノード電極１１、Ｎ型エミツ
タ層４の表面にはカソード電極１２、Ｐ型ベース
層３にはゲート電極１３がそれぞれ設けられてい
る。
を有している。第１図において、最下層のＰ型エ
ミツタ層１はサイリスタのアノード部でもある。
Ｐ型エミツタ層１の上面にＮ型ベース層２が配置
され、Ｎ型ベース層２の上にＰ型ベース層３が配
置され、Ｐ型ベース層３にはＮ型不純物の選択拡
散により、サイリスタのカソード部でもあるＮ型
エミツタ層４が設けられている。Ｐ型エミツタ層
１の下面側には、アノード電極１１、Ｎ型エミツ
タ層４の表面にはカソード電極１２、Ｐ型ベース
層３にはゲート電極１３がそれぞれ設けられてい
る。
サイリスタにおける電気的特性の重要なものの
一つとしてゲート特性、特にゲートトリガ電流
（以下Igtと略す）があるが高感度サイリスタにお
いては通常Igtは数μA程度であり、使用上小さす
ぎて少しのノイズで誤動作を起こし易いという欠
点があつた。実用上Igtは高感度サイリスタとし
ての特徴を損なうことなく、又誤動作を起こしに
くいという面から数10μA程度が望まれている。
そこでサイリスタとしての他の特性を損なうこと
なく、Igtを大きくする方法として第２図に示す
様にＰベース層３の表面近傍に例えばイオン注
入、Ｎ型不純物の低濃度拡散等の方法により低濃
度のＰ層５を設け、この層を通してサイリスタの
トリガに寄与しない無効電流を流して、Igtを増
大させる方法が考案されている。しかしこの方法
では電圧を印加した場合、Ｐベース層３、Ｎエミ
ツタ層４間のPN接合端を保護する酸化膜６に含
まれるナトリウム等の正イオンによつて誘起され
る電子によつて、低濃度Ｐ層５の表面近傍にチヤ
ンネル７を生じ、ゲート逆電流IgrやIgt等のゲー
ト特性が変動するという欠点があつた。
一つとしてゲート特性、特にゲートトリガ電流
（以下Igtと略す）があるが高感度サイリスタにお
いては通常Igtは数μA程度であり、使用上小さす
ぎて少しのノイズで誤動作を起こし易いという欠
点があつた。実用上Igtは高感度サイリスタとし
ての特徴を損なうことなく、又誤動作を起こしに
くいという面から数10μA程度が望まれている。
そこでサイリスタとしての他の特性を損なうこと
なく、Igtを大きくする方法として第２図に示す
様にＰベース層３の表面近傍に例えばイオン注
入、Ｎ型不純物の低濃度拡散等の方法により低濃
度のＰ層５を設け、この層を通してサイリスタの
トリガに寄与しない無効電流を流して、Igtを増
大させる方法が考案されている。しかしこの方法
では電圧を印加した場合、Ｐベース層３、Ｎエミ
ツタ層４間のPN接合端を保護する酸化膜６に含
まれるナトリウム等の正イオンによつて誘起され
る電子によつて、低濃度Ｐ層５の表面近傍にチヤ
ンネル７を生じ、ゲート逆電流IgrやIgt等のゲー
ト特性が変動するという欠点があつた。
本考案の目的は従来技術の持つこれらの欠点を
除去し他の特性を変えることなく、サイリスタの
Igtを信頼性良くコントロールすることにある。
除去し他の特性を変えることなく、サイリスタの
Igtを信頼性良くコントロールすることにある。
本考案の特徴は、Ｐ型エミツタ層、Ｎ型ベース
層、Ｐ型ベース層、Ｎ型エミツタ層の４層構造を
有する高感度サイリスタにおいて、Ｐ型ベース層
及びＮ型エミツタ層にて構成されるダイオードの
Ｐ型ベース層表面近傍にチヤンネルストツパーを
設けた高感度サイリスタにある。
層、Ｐ型ベース層、Ｎ型エミツタ層の４層構造を
有する高感度サイリスタにおいて、Ｐ型ベース層
及びＮ型エミツタ層にて構成されるダイオードの
Ｐ型ベース層表面近傍にチヤンネルストツパーを
設けた高感度サイリスタにある。
以下図面を用いて本考案の詳細を説明する。第
３図は本考案の実施例であつて、３はＰベース
層、４はＮエミツタ層、５は低濃度Ｐ層、６は
PN接合端保護用酸化膜、７はＮチヤンネル層、
８は本考案により設けられたチヤンネルストツ
パ、１２はカソード電極、１３はゲート電極であ
る。
３図は本考案の実施例であつて、３はＰベース
層、４はＮエミツタ層、５は低濃度Ｐ層、６は
PN接合端保護用酸化膜、７はＮチヤンネル層、
８は本考案により設けられたチヤンネルストツ
パ、１２はカソード電極、１３はゲート電極であ
る。
本考案実施例によれば、PN接合端とゲート電
極１３の間に高濃度Ｐ層よりなるチヤンネルスト
ツパ８を設けることにより、低濃度Ｐ層５の表面
近傍に生じたチヤンネル７はチヤンネルストツパ
８により断ち切られ、Igr、Igtの変動は実用上全
く問題にならない程度に軽減される。従つて、本
考案によつて信頼性良くIgtコントロールの可能
なサイリスタが提供できる。
極１３の間に高濃度Ｐ層よりなるチヤンネルスト
ツパ８を設けることにより、低濃度Ｐ層５の表面
近傍に生じたチヤンネル７はチヤンネルストツパ
８により断ち切られ、Igr、Igtの変動は実用上全
く問題にならない程度に軽減される。従つて、本
考案によつて信頼性良くIgtコントロールの可能
なサイリスタが提供できる。
第１図は従来の一般的な高感度サイリスタの断
面図、第２図は従来の方法でIgtをコントロール
する場合の高感度サイリスタのＰベース、Ｎエミ
ツタ接合端付近の断面図、第３図は本考案実施例
による高感度サイリスタのＰベース、Ｎエミツタ
接合端付近の断面図である。 なお図において、１……Ｐエミツタ層、２……
Ｎベース層、３……Ｐベース層、４……Ｎエミツ
タ層、５……低濃度Ｐ層、６……酸化膜、７……
Ｎチヤンネル、８……チヤンネルストツパ、１１
……アノード電極、１２……カソード電極、１３
……ゲート電極、である。
面図、第２図は従来の方法でIgtをコントロール
する場合の高感度サイリスタのＰベース、Ｎエミ
ツタ接合端付近の断面図、第３図は本考案実施例
による高感度サイリスタのＰベース、Ｎエミツタ
接合端付近の断面図である。 なお図において、１……Ｐエミツタ層、２……
Ｎベース層、３……Ｐベース層、４……Ｎエミツ
タ層、５……低濃度Ｐ層、６……酸化膜、７……
Ｎチヤンネル、８……チヤンネルストツパ、１１
……アノード電極、１２……カソード電極、１３
……ゲート電極、である。
Claims (1)
- 一導電型の第１の半導体領域と、該第１の半導
体領域上に形成された他の導電型の第２の半導体
領域と、該第２の半導体領域上に形成された前記
一導電型の第３の半導体領域と、該第３の半導体
領域の一主面の一部に形成された前記他の導電型
の第４の半導体領域と、前記第３の半導体領域の
前記一主面の表面に前記第４の半導体領域とは離
間して設けられた電極と、前記第４の半導体領域
より前記第３の半導体領域の前記一主面上を延在
し前記電極に達して設けられた酸化膜と、前記第
３の半導体領域の前記一主面に前記電極より前記
第４の半導体領域に延在して前記酸化膜の下に設
けられた前記一導電型で前記第３の半導体領域の
不純物濃度より低濃度の第５の半導体領域と、前
記第４の半導体領域と前記電極との間に前記第４
の半導体領域とは離間して前記第５の半導体領域
の表面より下方に向かつて形成された前記一導電
型で高濃度の第６の半導体領域とを有することを
特徴とする高感度サイリスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17440181U JPS5878669U (ja) | 1981-11-24 | 1981-11-24 | 高感度サイリスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17440181U JPS5878669U (ja) | 1981-11-24 | 1981-11-24 | 高感度サイリスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5878669U JPS5878669U (ja) | 1983-05-27 |
| JPH0128689Y2 true JPH0128689Y2 (ja) | 1989-08-31 |
Family
ID=29966395
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17440181U Granted JPS5878669U (ja) | 1981-11-24 | 1981-11-24 | 高感度サイリスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5878669U (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50137088A (ja) * | 1974-04-17 | 1975-10-30 | ||
| JPS5538834A (en) * | 1978-09-12 | 1980-03-18 | Nakamura Sangyo:Kk | Preparation of soil activator consisting mainly of soil active bacteria and fungi |
-
1981
- 1981-11-24 JP JP17440181U patent/JPS5878669U/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50137088A (ja) * | 1974-04-17 | 1975-10-30 | ||
| JPS5538834A (en) * | 1978-09-12 | 1980-03-18 | Nakamura Sangyo:Kk | Preparation of soil activator consisting mainly of soil active bacteria and fungi |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5878669U (ja) | 1983-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5372954A (en) | Method of fabricating an insulated gate bipolar transistor | |
| US4142201A (en) | Light-controlled thyristor with anode-base surface firing | |
| JPH0128689Y2 (ja) | ||
| JPH0465552B2 (ja) | ||
| US4529998A (en) | Amplified gate thyristor with non-latching amplified control transistors across base layers | |
| US4063278A (en) | Semiconductor switch having sensitive gate characteristics at high temperatures | |
| JPS584828B2 (ja) | 増幅ゲ−ト形サイリスタ | |
| US5955750A (en) | Four-region (PNPN) semiconductor device | |
| JPS6364060B2 (ja) | ||
| JP2802459B2 (ja) | フォト・トライアック | |
| JPS623987B2 (ja) | ||
| JPS625346B2 (ja) | ||
| JPS6257250A (ja) | 半導体装置 | |
| JP2636555B2 (ja) | 半導体装置 | |
| JP2502696B2 (ja) | 半導体集積回路装置 | |
| JPH06291320A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JPH0640581B2 (ja) | スイツチング素子 | |
| JPH0342680Y2 (ja) | ||
| JPS5931221B2 (ja) | 逆導通サイリスタ | |
| JPH07307456A (ja) | 光トリガサイリスタ | |
| JPS5927109B2 (ja) | ハンドウタイソウチ | |
| JPS6226194B2 (ja) | ||
| JPH0388371A (ja) | 半導体装置 | |
| JPH027190B2 (ja) | ||
| JPS6152586B2 (ja) |