JPS5931221B2 - 逆導通サイリスタ - Google Patents
逆導通サイリスタInfo
- Publication number
- JPS5931221B2 JPS5931221B2 JP8680677A JP8680677A JPS5931221B2 JP S5931221 B2 JPS5931221 B2 JP S5931221B2 JP 8680677 A JP8680677 A JP 8680677A JP 8680677 A JP8680677 A JP 8680677A JP S5931221 B2 JPS5931221 B2 JP S5931221B2
- Authority
- JP
- Japan
- Prior art keywords
- base layer
- thyristor
- layer
- section
- junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 12
- 238000002955 isolation Methods 0.000 description 11
- 238000000926 separation method Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 8
- 230000003321 amplification Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000000087 stabilizing effect Effects 0.000 description 2
- 206010067482 No adverse event Diseases 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/7404—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device
- H01L29/7412—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device the device being a diode
- H01L29/7416—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device the device being a diode the device being an antiparallel diode, e.g. RCT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
Description
【発明の詳細な説明】
この発明は、オフ電流の低減と表面安定化をはかつた逆
導通サイリスタに関するものである。
導通サイリスタに関するものである。
サイリスタとダイオードを１個の半導体基体内に逆並列
に構成したいわゆる逆導通サイリスタの従来の構造例と
しては、第１図、第２図に断面図で示すようなものがあ
る。第１図は半導体基体の中央部にサイリスタ部を形成
し、このサイリスタ部の周囲にダイオードを配置した例
、第２図は半導体基体の中央部にダイオード部を形成し
、その外側にサイリスタ部を配置した例である。
に構成したいわゆる逆導通サイリスタの従来の構造例と
しては、第１図、第２図に断面図で示すようなものがあ
る。第１図は半導体基体の中央部にサイリスタ部を形成
し、このサイリスタ部の周囲にダイオードを配置した例
、第２図は半導体基体の中央部にダイオード部を形成し
、その外側にサイリスタ部を配置した例である。
そして、第１図、第２図の平面図を第５図、第６図に縮
小して示す。第１図、第２図、第５図、および第６図に
おいて、１はｎ形の高抵抗の半導体基体であり、ｎ形の
第２ベース層４を構成する。
小して示す。第１図、第２図、第５図、および第６図に
おいて、１はｎ形の高抵抗の半導体基体であり、ｎ形の
第２ベース層４を構成する。
２は第１エミッタ層、３はｐ形の第１ベース層で、ｎ形
の第２ベース層４に隣接し、この第２ベース層４との間
にｐｎ接合Ｊ＿２を構成する。
の第２ベース層４に隣接し、この第２ベース層４との間
にｐｎ接合Ｊ＿２を構成する。
５は前記第２ベース層４に隣接し、この第２ベース層４
との間にｐｎ接合Ｊ＿１を構成する第２エミッタ層、第
１エミッタ層２は第１ベース層３に隣接し、第１ベース
層３との間にｐｎ接合Ｊ＿３を構成する。
との間にｐｎ接合Ｊ＿１を構成する第２エミッタ層、第
１エミッタ層２は第１ベース層３に隣接し、第１ベース
層３との間にｐｎ接合Ｊ＿３を構成する。
６は前記第２ベース層４に設けたｎ形の低抵抗層、８は
カソード電、極、９はゲート電極、１０はろう材で温度
補償体１１と半導体基体１の主表面１３とをろう付けす
る。
カソード電、極、９はゲート電極、１０はろう材で温度
補償体１１と半導体基体１の主表面１３とをろう付けす
る。
１２は前記主表面１３と対をなす主表面である。
１４は逆導通サイリスタのうちのサイリスタ部、１５は
前記サイリスタ部１４と逆並列に接続ノ されたダイオ
ード部、１６は前記第１ベース層３、第２ベース層４お
よび第２エミッタ層５からなる分離領域、１８は通電に
は寄与しない領域である垂直投影部、１９は前記第１ベ
ース層３のカソード電極８が取り付けられる部分、２０
は前記第２フ ベース層４が低抵抗層６に隣接する部分
、２１は前記第１ベース層３のゲート電極が取り付けら
れる部分、２２は傾斜付け部である。
前記サイリスタ部１４と逆並列に接続ノ されたダイオ
ード部、１６は前記第１ベース層３、第２ベース層４お
よび第２エミッタ層５からなる分離領域、１８は通電に
は寄与しない領域である垂直投影部、１９は前記第１ベ
ース層３のカソード電極８が取り付けられる部分、２０
は前記第２フ ベース層４が低抵抗層６に隣接する部分
、２１は前記第１ベース層３のゲート電極が取り付けら
れる部分、２２は傾斜付け部である。
このような構成の逆導通サイリスタの製造方法はすでに
周知であるので、その説明は省略する。
周知であるので、その説明は省略する。
第１図に示す逆導通サイリスタの構造的な特徴は、半導
体基体１の中央部にサイリスタ部１４を形成し、このサ
イリスタ部１４の外周にダイオード部１５を配置し、サ
イリスタ部１４とダイオード部１５との境界に第１ベー
ス層３、第２ベース層４、第２エミツタ層５からなをい
わゆる分離領域１６を設けていることである。この分離
領域１６はサイリスタ部１４とダイオード部１５を分離
し、転流失敗をなくすことを目的として設けられている
ものである。転流失敗とは、ダイオード部１５への通電
の際にダイオード部１５を構成する第１ベース層３から
注入された正孔が、ダイオード部１５を構成する第２ベ
ース層４から、サイリスタ部１４を構成する第２ベース
層４へも侵入しているため、アノードに…、カソードに
（へ）電圧を印加すると、サイリスタ部１４を構成する
第２ベース層４中へ侵入した正孔は、サイリスタ部１４
を構成する第１エミツタ層２に注入し、サイリスタ部１
４をオン状態にする現象をいう。この転流失敗を防止す
るには、ダイオード部１５への通電の際、サイリスタ部
１４へ侵入する正孔の濃度を低くおさえる必要があり、
サイリスタ部１４とダイオード部１５との間に正孔の拡
散距離Ｌよりも充分に大きい分離幅をもつ分離領域１６
を設けている。分離領域１６の幅として実用上約１ｍ１
Ｌが一般的である。第１図に示す逆導通サイリスタでは
、最外周に第１ベース層３と第２ベース層４からなるＰ
ｎ接合Ｊ２のみしか存在しないため、いわゆるＰｎｐト
ランジスタ類似の増幅作用が傾斜付け部２２には存在せ
ず、極めて安定な順方向耐圧特性が得られる。しかしな
がらサイリスタ部１４の外周に配置した分離領域１６は
幅１ｍｍ程度であるので、逆導通サイリスタの全有効導
通面積に占める分離領域１６の面積は約１割強にもなり
、分離領域１６の占める面積の割合だけ実質的に順方向
オン電圧や逆方向オン電圧の増加をもたらすことになる
欠点がある。第２図に示す従来の逆導通サイリスタの構
造例では、半導体基体１の中央部にダイオード部１５そ
の外側にサイリスタ部１４を配置し、ダイオード部１５
とサイリスタ部１４との間に分離領域１６を設け、半導
体基体１の外周にゲート電極９を設けたことを特徴とし
ている。
体基体１の中央部にサイリスタ部１４を形成し、このサ
イリスタ部１４の外周にダイオード部１５を配置し、サ
イリスタ部１４とダイオード部１５との境界に第１ベー
ス層３、第２ベース層４、第２エミツタ層５からなをい
わゆる分離領域１６を設けていることである。この分離
領域１６はサイリスタ部１４とダイオード部１５を分離
し、転流失敗をなくすことを目的として設けられている
ものである。転流失敗とは、ダイオード部１５への通電
の際にダイオード部１５を構成する第１ベース層３から
注入された正孔が、ダイオード部１５を構成する第２ベ
ース層４から、サイリスタ部１４を構成する第２ベース
層４へも侵入しているため、アノードに…、カソードに
（へ）電圧を印加すると、サイリスタ部１４を構成する
第２ベース層４中へ侵入した正孔は、サイリスタ部１４
を構成する第１エミツタ層２に注入し、サイリスタ部１
４をオン状態にする現象をいう。この転流失敗を防止す
るには、ダイオード部１５への通電の際、サイリスタ部
１４へ侵入する正孔の濃度を低くおさえる必要があり、
サイリスタ部１４とダイオード部１５との間に正孔の拡
散距離Ｌよりも充分に大きい分離幅をもつ分離領域１６
を設けている。分離領域１６の幅として実用上約１ｍ１
Ｌが一般的である。第１図に示す逆導通サイリスタでは
、最外周に第１ベース層３と第２ベース層４からなるＰ
ｎ接合Ｊ２のみしか存在しないため、いわゆるＰｎｐト
ランジスタ類似の増幅作用が傾斜付け部２２には存在せ
ず、極めて安定な順方向耐圧特性が得られる。しかしな
がらサイリスタ部１４の外周に配置した分離領域１６は
幅１ｍｍ程度であるので、逆導通サイリスタの全有効導
通面積に占める分離領域１６の面積は約１割強にもなり
、分離領域１６の占める面積の割合だけ実質的に順方向
オン電圧や逆方向オン電圧の増加をもたらすことになる
欠点がある。第２図に示す従来の逆導通サイリスタの構
造例では、半導体基体１の中央部にダイオード部１５そ
の外側にサイリスタ部１４を配置し、ダイオード部１５
とサイリスタ部１４との間に分離領域１６を設け、半導
体基体１の外周にゲート電極９を設けたことを特徴とし
ている。
このような構造では分離領域１６力伴導体基体１の中央
部にあるため、分離領域１６の全有効導通面積に占める
割合は小さいが、ゲート電極９を半導体基体１の外周に
配置しているため、導通面積は第１図に示す構造例とほ
とんど変らないために実質的な順方向オン電圧や逆方向
オン電圧が増加するという欠点が生ずる。
部にあるため、分離領域１６の全有効導通面積に占める
割合は小さいが、ゲート電極９を半導体基体１の外周に
配置しているため、導通面積は第１図に示す構造例とほ
とんど変らないために実質的な順方向オン電圧や逆方向
オン電圧が増加するという欠点が生ずる。
また半導体基体１の傾斜付け部２２の垂直投影部１８は
ｐ形の第１ベース層３とｎ形の第２ベース層４とｐ形の
第２エミツタ層５からなり、いわゆるＰｎｐのトランジ
スタを構成する。か＼る構造の逆導通サイリスタは、順
方向オフ電圧印加時に、傾斜付け部２２に付着したイオ
ン等の作用による第２ベース層４の空乏層幅の変化に伴
い、漏れ電流等が傾斜付け部２２のＰｎｐトランジスタ
作用により著しく増幅作用を受け、安定な順方向耐圧特
性が得られない欠点がある。この発明は、上記従来構造
の欠点を除去するためになされたもので、順方向オン電
圧の低減をはかるとともに、安定した順方向オフ電圧特
性を得るための逆導通サイリスタを提供するにある。
ｐ形の第１ベース層３とｎ形の第２ベース層４とｐ形の
第２エミツタ層５からなり、いわゆるＰｎｐのトランジ
スタを構成する。か＼る構造の逆導通サイリスタは、順
方向オフ電圧印加時に、傾斜付け部２２に付着したイオ
ン等の作用による第２ベース層４の空乏層幅の変化に伴
い、漏れ電流等が傾斜付け部２２のＰｎｐトランジスタ
作用により著しく増幅作用を受け、安定な順方向耐圧特
性が得られない欠点がある。この発明は、上記従来構造
の欠点を除去するためになされたもので、順方向オン電
圧の低減をはかるとともに、安定した順方向オフ電圧特
性を得るための逆導通サイリスタを提供するにある。
以下この発明について説明する。第３図、第４図はこの
発明の一実施例を示す断面図である。
発明の一実施例を示す断面図である。
そして、第３図、第４図の平面図を第７図、第８図に縮
小して示す。これらの図で第１図、第２図、第５図、第
６図と同一符号は同一構成部分を示す。この発明による
構造の新規な点は、第３図、第４図中で傾斜付け部２２
の垂直投影部１８中に第１ベース層３と第２ベース層４
と第２ベース層４と導電形を同じくする低抵抗層７から
なる接合領域１７を含むことにある。
小して示す。これらの図で第１図、第２図、第５図、第
６図と同一符号は同一構成部分を示す。この発明による
構造の新規な点は、第３図、第４図中で傾斜付け部２２
の垂直投影部１８中に第１ベース層３と第２ベース層４
と第２ベース層４と導電形を同じくする低抵抗層７から
なる接合領域１７を含むことにある。
第３図の実施例では、ダイオ＝ド部１５をサイリスタ部
１４の一方の側に設け、ダイオード部１５とサイリスタ
部１４との間に分離領域１６を設けている。この結果、
第１図の従来例のようにサイリスタ部１４の外周にダイ
オード部１５を配置したのに比較して、分離領域１６の
全有効導通面積に占める分離領域１６の面積が減少し、
その分だけ順方向オン電圧の低減をはかることができる
。また半導体基体１の最外周はＰｎ接合Ｊ２のみを含む
接合領域１７と垂直投影部１８からなるので、前記Ｐｎ
ｐのトランジスタ作用による順力向耐圧特性の不安定さ
がなく、安定した耐圧特性が得られるとともに、接合領
域１７はダイオード通電時に垂直投影部１８中の第２ベ
ース層４の横方向抵抗による分離効果のため殆んどダイ
オード電流は流入しない。よつて転流能力には何等実害
を与えない。また第４図の実施例では、半導体基体１の
中央部にダイオード１５を配置し、その外周にサイリス
タ部１４を配置し、ダイオード部１５とサイリスタ部１
４との間に分離領域１６を設けている。
１４の一方の側に設け、ダイオード部１５とサイリスタ
部１４との間に分離領域１６を設けている。この結果、
第１図の従来例のようにサイリスタ部１４の外周にダイ
オード部１５を配置したのに比較して、分離領域１６の
全有効導通面積に占める分離領域１６の面積が減少し、
その分だけ順方向オン電圧の低減をはかることができる
。また半導体基体１の最外周はＰｎ接合Ｊ２のみを含む
接合領域１７と垂直投影部１８からなるので、前記Ｐｎ
ｐのトランジスタ作用による順力向耐圧特性の不安定さ
がなく、安定した耐圧特性が得られるとともに、接合領
域１７はダイオード通電時に垂直投影部１８中の第２ベ
ース層４の横方向抵抗による分離効果のため殆んどダイ
オード電流は流入しない。よつて転流能力には何等実害
を与えない。また第４図の実施例では、半導体基体１の
中央部にダイオード１５を配置し、その外周にサイリス
タ部１４を配置し、ダイオード部１５とサイリスタ部１
４との間に分離領域１６を設けている。
この結果、全有効導通面積に占める分離領域１６の割合
は第２図と同様であり、順方向オン電圧低減にはこの発
明は顕著な効果をもたない。しかしながら、半導体基体
１の傾斜付け部２２の垂直投影部１８に第１ベース層３
、第２ベース層４、および第２ベース層４に隣接し、第
２ベース層４と導電形を同じくする低抵抗層７からなる
接合領域１７を設けているため、前述した傾斜付け部２
２のＰｎｐのトランジスタ作用がない。この結果、順力
向耐圧特性の安定化がはかられる特徴をもつている。ま
た第３図の実施例でも説明したように、接合領域１７は
ダイオード通電時に垂直投影部１８中の第２ベース層４
の横方向抵抗による分離効果のため、殆んどダイオード
電流は流入しない。よつて転流能力には何等実害を与え
ない。第３図の実施例において、２５００Ｖ１１０００
Ａ／３００Ａ１３０μｓの特性、定格をもつ高速スイツ
チング逆導通サイリスタを試作したところ、オン電圧が
第１図に示した従来構造の逆導通サイリスタに比べ約７
％低減した。
は第２図と同様であり、順方向オン電圧低減にはこの発
明は顕著な効果をもたない。しかしながら、半導体基体
１の傾斜付け部２２の垂直投影部１８に第１ベース層３
、第２ベース層４、および第２ベース層４に隣接し、第
２ベース層４と導電形を同じくする低抵抗層７からなる
接合領域１７を設けているため、前述した傾斜付け部２
２のＰｎｐのトランジスタ作用がない。この結果、順力
向耐圧特性の安定化がはかられる特徴をもつている。ま
た第３図の実施例でも説明したように、接合領域１７は
ダイオード通電時に垂直投影部１８中の第２ベース層４
の横方向抵抗による分離効果のため、殆んどダイオード
電流は流入しない。よつて転流能力には何等実害を与え
ない。第３図の実施例において、２５００Ｖ１１０００
Ａ／３００Ａ１３０μｓの特性、定格をもつ高速スイツ
チング逆導通サイリスタを試作したところ、オン電圧が
第１図に示した従来構造の逆導通サイリスタに比べ約７
％低減した。
また第２図に示した従来構造と第４図に示した実施例に
よる構造の上記特性、定格をもつ逆導通サイリスタを試
作し、高温プロツキング試験で両者を比較したところ、
第２図に示した従来構造ではサンプル数１０個内、５０
００時間の高温プロツキング試験時間で、漏れ電流の増
加した数２個、波形不良１個が生じたのに比べ、この発
明による構造のサンプルでは、サンプル数８個の内、不
良数はＯと耐圧の安定性で顕著な効果を生じることが判
明した。そして、第５図〜第８図の各平面図を比較すれ
ば明らかなように、ダイオード部１５の面積を一定、分
離領域１６の幅を一定にするという条件下では、ダイオ
ード部１５をサイリスタ部１４の周縁に配置する方がダ
イオード部１５をサイリスタ部１４の内方もしくは側方
に配置するよりも、分離領域１６の長さが長くなること
は明らかである。
よる構造の上記特性、定格をもつ逆導通サイリスタを試
作し、高温プロツキング試験で両者を比較したところ、
第２図に示した従来構造ではサンプル数１０個内、５０
００時間の高温プロツキング試験時間で、漏れ電流の増
加した数２個、波形不良１個が生じたのに比べ、この発
明による構造のサンプルでは、サンプル数８個の内、不
良数はＯと耐圧の安定性で顕著な効果を生じることが判
明した。そして、第５図〜第８図の各平面図を比較すれ
ば明らかなように、ダイオード部１５の面積を一定、分
離領域１６の幅を一定にするという条件下では、ダイオ
ード部１５をサイリスタ部１４の周縁に配置する方がダ
イオード部１５をサイリスタ部１４の内方もしくは側方
に配置するよりも、分離領域１６の長さが長くなること
は明らかである。
この結果、第３図の実施例の方が第１図の従来例にくら
べ、分離領域１６の面積も大きくなり、半導体基体１の
大きさを一定としたときには、サイリスタ部１４の有効
面積が小さくなり、オン電圧が大きくなる。なお、上記
実施例では第１エミツタ層２、第２ベース層４、第２ベ
ース層４に隣接し主表面１３に露出した低抵抗層６およ
び低抵抗層７をｎ形、第１ベース層３および第２エミツ
タ層５をｐ形として説明したが、これはｎとｐを逆にし
ても同様の効果が得られることはいうまでもない。
べ、分離領域１６の面積も大きくなり、半導体基体１の
大きさを一定としたときには、サイリスタ部１４の有効
面積が小さくなり、オン電圧が大きくなる。なお、上記
実施例では第１エミツタ層２、第２ベース層４、第２ベ
ース層４に隣接し主表面１３に露出した低抵抗層６およ
び低抵抗層７をｎ形、第１ベース層３および第２エミツ
タ層５をｐ形として説明したが、これはｎとｐを逆にし
ても同様の効果が得られることはいうまでもない。
以上説明したようにこの発明は、サイリスタ部の外周の
少なくとも一部にＰｎ接合Ｊ２を形成する第１ベース層
と第２ベース層を各々一対の主表面の外周縁に露出させ
、半導体基板の最外周縁に傾斜付けし、この傾斜付けし
た部分の垂直投影下に前記第２ベース層と第２エミツタ
層からなるＰｎ接合Ｊ１を存在させ、かつ、ダイオード
部をサイリスタ部の内方もしくは側方に配置したので、
分離領域の面積を減少できるとともに、順方向オン電圧
の低減および耐圧の安定化に顕著な効果が得られる。
少なくとも一部にＰｎ接合Ｊ２を形成する第１ベース層
と第２ベース層を各々一対の主表面の外周縁に露出させ
、半導体基板の最外周縁に傾斜付けし、この傾斜付けし
た部分の垂直投影下に前記第２ベース層と第２エミツタ
層からなるＰｎ接合Ｊ１を存在させ、かつ、ダイオード
部をサイリスタ部の内方もしくは側方に配置したので、
分離領域の面積を減少できるとともに、順方向オン電圧
の低減および耐圧の安定化に顕著な効果が得られる。
しかも実際の通電に寄与しない領域にこの発明を実施し
ているので特性および定格等にはなんら悪影響をおよぼ
さない等の利点が得られる。
ているので特性および定格等にはなんら悪影響をおよぼ
さない等の利点が得られる。
第１図、第２図は従来の逆導通サイリスタの断面図、第
３図、第４図はこの発明の一実施例を示す断面図、第５
図、第６図はそれぞれ第１図、第２図に示す逆導通サイ
リスタを縮小した平面図、第７図、第８図はそれぞれ第
３図、第４図に示すこの発明の実施例を縮小した平面図
である。
３図、第４図はこの発明の一実施例を示す断面図、第５
図、第６図はそれぞれ第１図、第２図に示す逆導通サイ
リスタを縮小した平面図、第７図、第８図はそれぞれ第
３図、第４図に示すこの発明の実施例を縮小した平面図
である。
Claims (1)
- １ ｐｎ接合Ｊ＿３を形成する第１導電形の第１エミッ
タ層と第２導電形の第１ベース層、前記第１ベース層に
隣接しこの第１ベース層とｐｎ接合Ｊ＿２を形成する第
１導電形の第２ベース層、前記第２ベース層に隣接しこ
の第２ベース層とｐｎ接合Ｊ＿１を形成する第２導電形
の第２エミッタ層からなるサイリスタ部と、前記ｐｎ接
合Ｊ＿２を形成する第１ベース層と第２ベース層を各々
一対の主表面に露出してなるダイオード部とを有する逆
導通サイリスタにおいて、前記サイリスタ部の外周の少
なくとも一部に前記ｐｎ接合Ｊ＿２を形成する第１ベー
ス層と第２ベース層を各々一対の主表面の外周縁に露出
させ、半導体基板の最外周縁に傾斜付けし、この傾斜付
けした部分の垂直投影下に前記第２ベース層と第２エミ
ッタ層からなる前記ｐｎ接合Ｊ＿１を存在させ、かつ、
前記ダイオード部を前記サイリスタ部の内方もしくは側
方に配置したことを特徴とする逆導通サイリスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8680677A JPS5931221B2 (ja) | 1977-07-19 | 1977-07-19 | 逆導通サイリスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8680677A JPS5931221B2 (ja) | 1977-07-19 | 1977-07-19 | 逆導通サイリスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5421286A JPS5421286A (en) | 1979-02-17 |
| JPS5931221B2 true JPS5931221B2 (ja) | 1984-07-31 |
Family
ID=13897039
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8680677A Expired JPS5931221B2 (ja) | 1977-07-19 | 1977-07-19 | 逆導通サイリスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5931221B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8175702B2 (en) | 2004-11-04 | 2012-05-08 | The Washington University | Method for low-voltage termination of cardiac arrhythmias by effectively unpinning anatomical reentries |
| US8560066B2 (en) | 2007-12-11 | 2013-10-15 | Washington University | Method and device for three-stage atrial cardioversion therapy |
| US8874208B2 (en) | 2007-12-11 | 2014-10-28 | The Washington University | Methods and devices for three-stage ventricular therapy |
-
1977
- 1977-07-19 JP JP8680677A patent/JPS5931221B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5421286A (en) | 1979-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0534834B2 (ja) | ||
| US3978514A (en) | Diode-integrated high speed thyristor | |
| JPS6074677A (ja) | 複合型サイリスタ | |
| JPS5931221B2 (ja) | 逆導通サイリスタ | |
| JPH0465552B2 (ja) | ||
| JPH0154865B2 (ja) | ||
| US4502071A (en) | FET Controlled thyristor | |
| JP2557818B2 (ja) | 逆導通ゲ−トタ−ンオフサイリスタ装置 | |
| JPS6364060B2 (ja) | ||
| JP2660001B2 (ja) | 導電変調型ｍｏｓｆｅｔ | |
| JPS625346B2 (ja) | ||
| JPS6148271B2 (ja) | ||
| JPS63288064A (ja) | 複合サイリスタ | |
| JPS6031265Y2 (ja) | サイリスタ | |
| JPS60119776A (ja) | ゲ−トタ−ンオフサイリスタ | |
| JPS621262B2 (ja) | ||
| JP2682015B2 (ja) | ゲートターンオフサイリスタ | |
| JPH0468791B2 (ja) | ||
| JPS634678A (ja) | 静電誘導形サイリスタ | |
| JPH05160409A (ja) | 半導体装置 | |
| JPH0128689Y2 (ja) | ||
| JPS63205957A (ja) | 静電誘導サイリスタ | |
| JPS6152586B2 (ja) | ||
| JPS5931220B2 (ja) | 逆導通サイリスタ | |
| JPH06120484A (ja) | ゲートターンオフサイリスタ |