JPS6148271B2 - - Google Patents

Description

【発明の詳細な説明】 この発明は、シヨートエミツタをもつたpnpn
構造の半導体装置の性能向上を計るための改良に
関するものである。

通常、ｐ形エミツタ層、ｎ形ベース層、ｐ形ベ
ース層およびｎ形エミツタ層からなるpnpn4層構
造を有する半導体装置に急峻なる立上り電圧
（dv／dt）を順方向に加えると、上記半導体装置
はオン状態に移行する。オン状態へ移行しない最
大のdv／dtを臨界オン電圧上昇率（dv／dt耐
量）という。電力用のpnpn4層構造の半導体装置
では、回路構成上から急峻なdv／dtが印加され
ることが多く、dv／dt耐量を上げるために、一
般には、例えばｐ形ベース層に、半導体基体のｎ
形エミツタ層側の主表面にｎ形エミツタ層を貫通
して露出した露出部を形成し、この露出部とｎ形
エミツタ層の主面への露出部とを金属電極（カソ
ード電極）によつて短絡させるシヨートエミツタ
構造が用いられている。これは、dv／dt印加時
に、ｐ形ベース層とｎ形ベース層とにより形成さ
れるpn接合の容量Ｃとdv／dtとが発生させる変
位電流Ｉ_DISをｎ形エミツタ層とｐ形ベース層と
により形成されるpn接合に流入させることな
く、シヨートエミツタを通してカソード電極へ流
出させ、ｎ形エミツタ層からの注入を少なくする
ことにより、dv／dt耐量を向上させることを目
的としている。

シヨートエミツタを設けたものは、dv／dt耐
量は向上するが、シヨートエミツタを設けた分だ
け、ｎ形エミツタ層の面積が減少するため、有効
導通面積が減り、その分だけ、オン電圧が大きく
なる欠点があつた。

以下、従来構造のシヨートエミツタを有する
pnpn4層構造の半導体装置を、サイリスタを例に
とり、図によつて説明する。

第１図は従来のサイリスタの要部の縦断面図で
ある。第１図において、１はｎ形ベース層（ｎ_B
層）、２はｐ形ベース層（Ｐ_B層）、３はｐ形エミ
ツタ層（Ｐ_E層）、４はｎ形エミツタ層（ｎ_E層）
である。ｎ_E層４、Ｐ_B層２、ｎ_B層１およびＰ_E層
３が半導体基体を構成している。５はＰ_B層２が
ｎ_E層４を貫通するエミツタ短絡部分でシヨート
エミツタを構成している。また、６はカソード電
極、７はアノード電極、８および９はそれぞれ半
導体基体のｎ_E層４側の第１の主表面およびＰ_E層
３側の第２の主表面、d₁はエミツタ短絡部分５の
直径、D₁はエミツタ短絡部分５のピツチ、r₁は変
位電流Ｉ_DISに対するＰ_B層２の横方向抵抗、r₂は
エミツタ短絡部分５の縦方向抵抗である。

第１図に示すような従来のサイリスタを製造す
るには、ｎ形の半導体基体に、ガリウム（Ga）、
アルミニウム（Al）などのｐ形の不純物を両面
から拡散し、Ｐ_B層２およびＰ_E層３を形成し、そ
の後、リン（Ｐ）、アンチモン（Sb）などのｎ形
の不純物をＰ_B層２側の表面から選択的に拡散す
ることによつてｎ_E層４とシヨートエミツタとを
設けていたため、第２図に示す第１図の−線
に沿つた不純物分布からわかるようにエミツタ短
絡部分５の不純物濃度は高々10¹⁸／cm³程度であつ
た。第３図に第１図の−線に沿つた不純物分
布を示す、第３図において、横軸は第１の主表面
からの深さ、縦軸は不純物濃度を示している。こ
のような不純物分布からなるシヨートエミツタを
持つサイリスタにおいて、dv／dt耐量を1000V／
μｓ以上にする場合には、r₁およびr₃を所定の値
以下にすることが必要で、エミツタ短絡部分５の
ピツチD₁を１〜２mm、エミツタ短絡部分５の直
径d₁を300μｍ以上にしなければならなかつた。
エミツタ短絡部分５の直径d₁が大きいと、有効な
導通面積が減ることによりオン電圧が増大するこ
とや、サイリスタのターンオン時の導通領域の拡
がりに悪い影響を与えることはよく知られてい
る。また、サイリスタをオンさせた後、カソード
電極−アノード電極間の電圧を逆転させ、サイリ
スタをオフ状態へ移行させ、次にカソード電極−
アノード電極間に順電圧を再印加する。いわゆる
ターンオフ時においては、再印加する順電圧の
dv／dtによつてターンオフ時間は変化すること
もよく知られている。ターンオフ時間のdv／dt
依存性は、dv／dtによる変位電流の他に、ｎ_B層
１中の残留キヤリアによる電流がＰ_B層２を流
れ、Ｐ_B層２中の抵抗による電位降下によつて、
ｎ_E層４から電子の注入を引き起こすためであ
る。

この発明は、上記の点に鑑みてなされたもので
あり、ベース層がエミツタ層を貫通するエミツタ
短絡部分の比抵抗を下げその直径を小さくするこ
ととエミツタ短絡部分の垂直投影下にある第１ベ
ース層および第２ベース層のキヤリアライフタイ
ムを短縮することとによつてシヨートエミツタ構
造にすることによるオン電圧の増大を緩和し、タ
ーンオフ時間のdv／dt依存性を減少させた半導
体装置を提供することを目的としたものである。

以下、実施例に基づいてこの発明を説明する。
第４図はこの発明によるサイリスタの一実施例の
要部の縦断面図である。第４図において、第１図
と同一の符号は第１図にて示したものと同様のも
のを表わしている。５ａはこの発明によるエミツ
タ短絡部分、d₂，D₂はそれぞれエミツタ短絡部
分５ａの直径およびピツチ、ｒ₁₂は変位電流Ｉ_DI
Ｓと残留キヤリアによる電流Ｉ_Cに対するこの実施
例のＰ_B層２の横方向抵抗、ｒ₂₂はエミツタ短絡
部分５ａの縦方向抵抗である。第５図は第４図の
−線に沿つた不純物分布を示し、第６図は第
４図の−線に沿つた不純物分布を示し、第７
図は第４図の−線に沿つたキヤリアライフタ
イムの分布をエミツタ短絡部分の位置と対応させ
て示す。第６図において、横軸は第１の主表面か
らの深さ、縦軸は不純物濃度を示す。第７図にお
いて、縦軸はキヤリアライフタイムτを示し、キ
ヤリアライフタイムτの小さい部分はエミツタ短
絡部分の垂直投影部に対応している。

この実施例においては、第５図、第６図および
第７図に示すように、エミツタ短絡部分５ａにホ
ウ素を不純物とした表面濃度10²⁰／cm³のｐ形層を
形成しているので、ｒ₂₂を従来構造のサイリスタ
のr₂と等しくする場合には、エミツタ短絡部分５
ａの直径を約1/10の30μｍまで減少させ、エミツ
タ短絡部分５ａのピツチも約1/10の200μｍ程度
まで減少させることができる。従つて、カソード
面積に対するシヨートエミツタ占有面積を減少さ
せることができる。かつ、エミツタ短絡部分５ａ
の直径が従来に比して1/10と小さいので、ターン
オン時の導通領域の広がりにはほとんど障害とな
らない。また、Ｐ_B層２のエミツタ短絡部分５ａ
間の横方向抵抗が従来のサイリスタに比して1/10
となり、dv／dtによる変位電流Ｉ_DISと残留キヤ
リアによる電流Ｉ_Cによつて生じる電位降下が小
さくなり、ターンオフ時間のdv／dt依存性が小
さくなる結果、オン電圧とターンオフ時間との関
係が著しく改善される。さらに、10²⁰／cm³程度の
ホウ素を不純物としてエミツタ短絡部分５ａに拡
散しているので、半導体基体中へ金などの重金属
を拡散し、キヤリアライフタイムを制御する場
合、よく知られているように、ホウ素を高濃度に
含む領域の主表面から他の主表面へ結晶欠陥が導
入され、この結晶欠陥部分へ自動的に多くの重金
属が拡散される。この結果、第７図に示したよう
にキヤリアライフタイムがエミツタ短絡部分５ａ
のピツチで変化した分布を示す。このキヤリアラ
イフタイムの分布のピツチは、ｎ_B層１の厚さと
ほぼ等しいので、残留キヤリアは、縦方向へ流出
すると同時に横方向への拡散によつても消減す
る。すなわち、同一ターンオフ時間を得るために
は、この発明を実施した場合には、従来のものに
比べｎ_B層１中のキヤリアライフタイムは長くて
もよいことになる。このことは、ターンオン時に
はオン電圧の低減を、オフ時にはオフ電流の低減
をもたらすことになる。

この発明は上記のようにサイリスタのオン電圧
の低減、ターンオン拡がり速度の改善、およびタ
ーンオフ時間のdv／dt依存性改善によるオン電
圧とターンオフ時間との関係の改善に有効な作用
を発揮することがわかる。

例えば40mmφの高速サイリスタで、従来例では
オン電圧2.1V／1200A、ターンオフ時間20μｓで
あつたものが、この発明を実施した場合、オン電
圧1.6V／1200A、ターンオフ時間15μｓという特
性を得た。また、ターンオン時の導通領域の拡が
りは従来構造のサイリスタが0.05mm／μｓであつ
たものが、この発明の実施例では0.08mm／μｓに
まで増大していることが、赤外線検出法による導
通領域の観察によつて確認された。

また、シヨートエミツタ領域にのみ不純物を高
濃度に拡散しているので、サイリスタのゲート電
流、ゲート電圧、オフ電圧、保持電流などの他の
特性にはなんら悪影響を及ぼさないことも確認さ
れた。

上記の実施例においては、シヨートエミツタ領
域の不純物濃度を10²⁰／cm³にした場合について説
明したが、従来のサイリスタのシヨートエミツタ
領域の不純物濃度10¹⁸／cm³よりも高い不純物濃度
にすれば、不純物濃度を増加させたことによる比
抵抗の低下に見合うだけ、シヨートエミツタ領域
の面積の低減とエミツタ短絡部分間の間隔の短縮
とができるわけであるが、シヨートエミツタ領域
を10¹⁹／cm³以上の不純物濃度とし、エミツタ短絡
部分の間隔をｎ形ベース層の厚さとほぼ等しくし
た時から顕著な効果が生じる。

従来装置の説明もこの発明の実施例の説明もサ
イリスタについて行つたが、この発明はpnpn4層
構造からなるスイツチング領域を半導体基体中に
備え、ベース層が隣接したエミツタ層を貫通して
電極に接しているエミツタ短絡部分を有するシヨ
ートエミツタ構造を備えたその他の半導体装置に
も広く適用することができる。

以上詳述したように、この発明による半導体装
置においては、エミツタ短絡部分の半導体基体の
表面部におけるホウ素による不純物濃度を10¹⁹／
cm³以上にし、かつ、エミツタ短絡部分に対応する
ｐ_B層、ｎ_B層のキヤリアライフタイムを重金属の
拡散により他の４層領域に比べ短縮したので、従
来のシヨートエミツタ方式の半導体装置よりオン
電圧とターンオフ時間のdv／dt依存性とを低減
し、ターンオン拡がり速度を増大することができ
る。

【図面の簡単な説明】

第１図は従来のサイリスタの要部の縦断面図、
第２図および第３図はそれぞれ第１図の−線
および−線に沿つた不純物分布図、第４図は
この発明によるサイリスタの一実施例の要部の従
断面図、第５図および第６図はそれぞれ第４図の
−線および−線に沿つた不純物分布図、
第７図は第４図の−線に沿つたキヤリアライ
フタイムの分布図である。 図において、１はｎ形ベース層、２はｐ形ベー
ス層、３はｐ形エミツタ層、４はｎ形エミツタ
層、５，５ａはエミツタ短絡部分、８は第１の主
表面、９は第２の主表面、d₁，D₁はそれぞれエ
ミツタ短絡部分５の直径およびピツチ、d₂，D₂
はそれぞれエミツタ短絡部分５ａの直径およびピ
ツチである。なお、図中同一符号はそれぞれ同一
または相当部分を示す。

Claims (1)

1. 【特許請求の範囲】 １ 第１の主表面から第２の主表面にわたつてｎ
   形エミツタ層、ｐ形ベース層、ｎ形ベース層およ
   びｐ形エミツタ層が順次隣接して配設されると共
   に上記ｐ形ベース層の一部分が上記ｎ形エミツタ
   層を貫通して上記第１の主表面に露出したエミツ
   タ短絡部分が複数個配置されたシヨートエミツタ
   方式の４層構造領域を有する半導体基体を備えた
   ものにおいて、上記エミツタ短絡部分がホウ素を
   不純物として含有しその表面不純物濃度10¹⁹／cm³
   以上であり、かつ重金属を第１の主表面および第
   ２の主表面の少なくとも一方から拡散することに
   より上記エミツタ短絡部分に対応する領域のキヤ
   リアライフタイムを他の領域より短かくしたこと
   を特徴とする半導体装置。 ２ エミツタ短絡部分の直径を30μｍ以下、エミ
   ツタ短絡部分間の間隔をｎ形ベース層の厚さ以下
   にしたことを特徴とする特許請求の範囲第１項記
   載の半導体装置。 ３ 拡散された重金属が金であることを特徴とす
   る特許請求の範囲第１項記載の半導体装置。