JPS6031265Y2 - サイリスタ - Google Patents

Description

【考案の詳細な説明】 本考案は短絡エミッタ構造をもつサイリスタに係り、特
に高電圧、大電流を優れた性能で制御できる電力用サイ
リスタに関する。

第１図に従来から使用されているサイリスタの断面構造
の概略を示す。

通常高耐圧、大電流サイリスタでは普通高温において増
大するもれ電流によるブレークオーバを防止し、急峻な
立上りをもつ電圧をサイリスタに印加したとき誤点弧し
ない性能すなわちｄＶ ／ｄｔ耐量の高い性能を必要と
するため、ｎエミツタ層は短絡エミッタ構造としている
。

第１図において、ｐｎｐｎ柵の半導体基体１のｐエミッ
タ層ｐ０にはアノード２、短絡穴５を設けたｎエミッタ
層ｎｚにはカソード３、カソード３の近くの露出したｐ
ベース層ｐａにはゲート４が設けられている。

アノード２・カソード３の間に順方向に所定の電圧を印
加しておき、ゲート４ヘカソード２に対して正となるよ
うな電圧を印加した両者間にゲート電流を流すと、サイ
リスタがターンオンする現象は下記の様に考えられる。

先ずゲート４よりカソード３へ向って流れる電流はｐベ
ース層１）Ｂを通り、ゲート４へ最も近くの短絡穴５を
通ってカソード２へ至る。

の電流とｐベース層ｐＢの抵抗により電位降下が生じ、
ｐベース層とｎエミツタ層間のＬ接合が順方向に充分バ
イアスされ、よってｎエミッタ層ｎｃより電子が注入さ
れる。

注入された電子は未だ耐圧阻止接合であるお接合付近に
生じている電界によってｎベース層ｎＢへ至り、Ｊ１１
層付近のｎベース層ｎＢの電位を下げｐエミッタ層ｐｇ
から正孔の注入をうながす。

この一連のステップが次々と短時間に繰返され、ゲート
４付近のｎエミッタ層ｎＥがターンオンし、初期ターン
オン領域６が生ずる。

しかし高速動作を必要とするため半導体基体１内部のラ
イフタイムを極端に短かくしていたり、あるいは短絡穴
を非常に多く設けすぎて短絡エミッタが効きすぎると、
初期ターンオン後のターンオン領域の広がり速度が遅く
なる。

著しい場合は広がりが遅いため、スイッチング時に発生
する損失はほとんど狭い初期ターンオン領域６で発生す
る。

このため温度が局部的に上昇し、遂には半導体基体が融
解してサイリスタが破壊してしまう場合がある。

特に破壊した素子ではゲート近傍の露出したｎエミツタ
層にて半導体基体が融解して穴がおいていることが多い
。

これは、ヒートシンクとなるカソード３で覆われていな
いため放熱効果も少なく、温度上昇し易いことも原因で
ある。

そこで、第２図の如くゲート４の近傍のカソード３を丁
度ｎエミツタ層ｎ。

のゲート側全部を覆う様に設けた場合であるが、実際に
は製作上、完全に露出したｐベース層ｐ８には接触させ
ずｎエミツタ層ｎ５上のみに設けることは困難である。

ゲート電流を流す、場所によってゲート電流は点線矢印
のように通常はａの経路のみのはずが、ｂの経路の如く
表面付近を通って直接カソード３へ流れ、ａの経路を流
れる成分が場所によりバラツキ均一な初期ターンオン領
域が得られず好ましくない。

本考案の目的は上記した従来技術の欠点をなくし、ター
ンオン時のスイッチングパワ耐量の優れた信頼性の高い
電力用サイリスタを提供するにある。

本考案は、ｐゲート層のカソードで覆われる部分の厚さ
をカソードで覆われない部分の厚さより薄＜シ、かつ、
エミツタ層のカソードが設けられる部分の厚さを一様と
することによって、ゲート電流により点弧する初期ター
ンオン領域が表面に露出したれエミツタ層下でなく、カ
ソード下で生ずる様にしたことである。

第３図ａ ”−ｃは本考案になるサイリスタの一実施例
の断面を概略的に示す。

第３図ａにおいて半導体基体１は交互に導電型の異なる
ｐエミッタ層ｐＥ、 ｎベース層ｎＢ、 ｐベース層ｐ
ｎ、ｎエミッタ層ｎＥの４層から戊り、各々相隣接する
２つの層間には、ｐエミッタ接合Ｊ１、中央接合Ｊ２、
ｎエミッタ接合Ｊ３の３つの接合が形成されている。

モしてｐエミッタ層ｐｇの表面にはアノード２、ｎエミ
ッタ層ｎｔｚの表面にはカソード３、露出したｐベース
層ｐＢの表面にはゲート４がそれぞれ抵抗接触している
。

ｎエミッタ層ｎｓには多数個の短絡穴５が設けられてお
り、ｐベース層ｐＢがカソード３で短絡されている。

本実施例において従来例第１図と異なる点は、ゲート４
近傍のカソード３で被覆されていないｎエミツタ層ｎ５
が薄く、すなわち、ｐベース層ｐ０が厚く、一方カソー
ド３で被覆されているｎエミッタ層ｎＥは厚く、ｐベー
ス層ｐＢは薄くしカソード３で被覆されている部分のｎ
エミッタ層ｎｔｘの厚さが一様となっている点である。

かかる構造により、カソード３に対しアノード２の順方
向に所定の電圧を印加し、ゲート電流をゲート４からカ
ソード３へ流した場合のターンオン現象を下記に述べる
。

ゲート電流はゲート４近くのｎエミツタ層ｎ０の下のｐ
ベース層ｐＢを通り近くの短絡穴５を介してカソード３
へ至る。

カソード３下のｐベース層ｐ Ｂが薄いため、この部分
では比較的シート抵抗が高くＡ点からＢ点までに電位は
余り低下しない。

またｐベース層ｐＢが拡散によって形成されている場合
Ａ点よりＢ点おほうがｎエミツタ層ｎ８下のｐベース層
ｐａの不純物濃度が少なく、シたがって、接合Ｊ３の１
）ｕｉｌｔ ｉｎ電圧が低い。

さらにｐベース層ｐＢがＢ点の方が薄いのでｐベース層
ｐＢに注入された電子は比較的容易にｎベース層ｎＢへ
達する。

つまりｎエミッタ層ｎ。−ｐベース層ｐＢ ｎベース層
ｎＢで構成されるｎｐｎ ）ランジスタ部分の電流増幅
率はＢ点の方が高い。

以上の理由によりＡ点よりもＢ点で初期ターンオン開始
する。

従つ放熱効果の良いカソード３の下で初期ターンオン領
域６が生じ、さらにゲート４に近い短絡穴の付近であり
、カソード３の下のｎエミッタ層ｎＥは一様な厚さにな
っているので、領域６の付近の過剰キャリアはゲート付
近の短絡穴を越えてより内側のｎエミツタ層ｎ０を順バ
イアスし易く、広がりが冬着され、またスイッチングパ
ワ耐量も向上する。

また、カソード３に対し、アノード２が正電位となる順
方向電圧はＪ２２層で阻止されるが、カソード３下のｎ
エミッタ層ｎ１１：の厚さは一様であるため、ｎエミツ
タ層ｎｍの一部がアノード２側に突出することによって
生ずる阻止電圧の低下はなく、即ち、高耐圧のサイリス
タが得られる。

なおかかる部分的に深い個所を有するｎエミツタ層ｎ５
は、ｎ型半導体にｐ型不純物を拡散法等によってｐｎｐ
構造とした後、カソード３の下のｎエミッタ部分にｎ型
不純物を選択的に拡散し、しかる後カソード３で覆われ
ない部分も選択拡散すれば第３図ａの構造が得られる。

第３図すは本考案の他の応用例の一つである。

第３図ａとの違いはゲート４近くの露出したｎエミッタ
層ｎｓ下のｐベース層ｐｎを厚くしたことである。

初期ターンオン時はｐベース厚さがＢ点の方が薄いため
、Ａ点、Ｂ点の電位の違いが少なく、またｎｐｎ ）ラ
ンリスク効果による電流増幅率がＢ点の方が高いため初
期ターンオン領域５はＢ点で生じ、第３図ａと同様な効
果が期待できる。

なお、Ａ点下のｎベース層ｎ８は比較的薄くなるが、通
常のサイリスクではｐベース層ｐｎより数倍以上のｎベ
ース層ｎＢを厚くしているので、この影響はほんど無視
できる。

なお本応用例ではｎ型半導体にあらかじめｐ型不純物を
カソード３以外の部分に選択的に拡散し、さらに両面よ
りｐ型不純物を拡散してｐｎｐ構造とし、続いてｎエミ
ツタ層ｎ８を選択拡散する。

第３図Ｃは、ｐｎｐ構造の半導体の一方の表面のゲート
部付近以外を部分的に除去し、ゲート部付近では除去し
た部分を超える様に所定の部分にｎエミッタ層ｎＥを選
択的に拡散することにより得られる。

かかる構造においても第３図ａ、 ｂと同様な作用効果
が得られる。

【図面の簡単な説明】

第１図、第２図は従来の短絡エミッタ構造サイリスタの
断面略図、第３図ａ ” ｃは本考案になるサイリスク
の一実施例の構造を示す断面略図である。 １・・・半導体基体、２・・・アノード、３・・・カソ
ード、４・・・ゲート、５・・・短絡穴、６・・・初期
ターンオン領域。

Claims (1)

1. 【実用新案登録請求の範囲】 ｐｎｐｎの連続した相隣接する４層を有する半導体基体
   と、少なくとも外側の２つのエミツタ層に接触する２個
   の主電極および一方の中間層に接続したゲート電極を具
   備し、少なくとも一方のエミッタ接合の短絡のため、ゲ
   ート電極を具備する側の一方のエミツタ層にほぼ一定間
   隔に多数個の短絡穴を設けることにより露出した一方の
   中間層を対応する一方の主電極で短絡したサイリスタに
   おいて、 上記一方の中間層の上記一方の主電極で覆われる部分の
   厚さを上記一方の主電極で覆われない部分の厚さより薄
   ＜シ、かつ、上記一方のエミツタ層の上記一方の主電極
   が設けられている部分の厚さは一様であることを特徴と
   するサイリスク。