JPS59225567A - ゲ−トタ−ンオフサイリスタ - Google Patents
ゲ−トタ−ンオフサイリスタInfo
- Publication number
- JPS59225567A JPS59225567A JP10057183A JP10057183A JPS59225567A JP S59225567 A JPS59225567 A JP S59225567A JP 10057183 A JP10057183 A JP 10057183A JP 10057183 A JP10057183 A JP 10057183A JP S59225567 A JPS59225567 A JP S59225567A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gate turn
- central part
- cathode
- thyristor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 150000004767 nitrides Chemical class 0.000 claims abstract description 3
- 239000011810 insulating material Substances 0.000 claims 1
- 239000012212 insulator Substances 0.000 abstract description 10
- 238000000034 method Methods 0.000 abstract description 7
- 229910052782 aluminium Inorganic materials 0.000 abstract description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 2
- 239000002131 composite material Substances 0.000 abstract description 2
- 238000002513 implantation Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 34
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 230000000694 effects Effects 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000002689 soil Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000002346 layers by function Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
- H01L29/0839—Cathode regions of thyristors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、ゲートターンオフサイリスタの構造に関する
ものである。
ものである。
電力用のゲートターンオフサイリスタ（Ｇ Ｔ Ｏ）は
、第１図に示すよりにＰＮＰＮの４層ｐＥ、 ＮＢ。
、第１図に示すよりにＰＮＰＮの４層ｐＥ、 ＮＢ。
ＰＢ、ＮＥのｐ、層に７ノートニ電極、ｐｎ層にゲート
電極會そｎぞｎ形成し、 ＮＥ層に圧接金属板ＭＫとの
接合面を形成するとともに、このＮｚ Ｎ’を多数に分
割さｎｌかつベース層ｐＢに取り囲まｎた構造としたも
の、あるいは第２図に示すように単一のカソードエミッ
タ塊であるが、ベース層ｐＢに高儂度の不細物ｉｐ＋ｖ
設けることにより、この層の非投影域が網目状となって
実質的に多数の動作域に分割さｎたゲート構造のものが
ある。
電極會そｎぞｎ形成し、 ＮＥ層に圧接金属板ＭＫとの
接合面を形成するとともに、このＮｚ Ｎ’を多数に分
割さｎｌかつベース層ｐＢに取り囲まｎた構造としたも
の、あるいは第２図に示すように単一のカソードエミッ
タ塊であるが、ベース層ｐＢに高儂度の不細物ｉｐ＋ｖ
設けることにより、この層の非投影域が網目状となって
実質的に多数の動作域に分割さｎたゲート構造のものが
ある。
しかし、こ、のよ）な構造では、逆ゲート信号を印加し
たとき多数のエレメントが全て均一に働くとは限らない
。なぜならば、多数の分割エレメントの全て全不純物分
布やライフタイム全回じにしたり、あるいは比抵抗のバ
ランΦを零にすることは製作上不可能であるからである
。また、一つの単位エレメントにおいても、そのターン
オフ動作はゲートの近傍から始まり、オフ領域が順次単
位エレメントの中央部へ進み、最後は単位エレメントの
中央部に絞り込まｎてくる。
たとき多数のエレメントが全て均一に働くとは限らない
。なぜならば、多数の分割エレメントの全て全不純物分
布やライフタイム全回じにしたり、あるいは比抵抗のバ
ランΦを零にすることは製作上不可能であるからである
。また、一つの単位エレメントにおいても、そのターン
オフ動作はゲートの近傍から始まり、オフ領域が順次単
位エレメントの中央部へ進み、最後は単位エレメントの
中央部に絞り込まｎてくる。
こｎを緩和するため、従来は第３図に示すように単位エ
レメントの中央部の増幅率を低減させるなるように形成
したり、あるいは第４図に示すようにＰ！！層の中央部
に短絡構造とするためのｎ土層全形成している。
レメントの中央部の増幅率を低減させるなるように形成
したり、あるいは第４図に示すようにＰ！！層の中央部
に短絡構造とするためのｎ土層全形成している。
しかし、このような構造のものはその製造工程が複雑に
なり、時間、工数とも多くなって非経済的である。例え
ば、第３図のようなエミッタ接合を形成するためには、
２度にわたる〜接散が必要で６０、第４図に示すもので
は、両面から位置合せをして短絡Ｎ土層を形成するため
に、フォトリングラフイ一工程が複雑で、かつ拡散プ四
セス工程が多くなる。
なり、時間、工数とも多くなって非経済的である。例え
ば、第３図のようなエミッタ接合を形成するためには、
２度にわたる〜接散が必要で６０、第４図に示すもので
は、両面から位置合せをして短絡Ｎ土層を形成するため
に、フォトリングラフイ一工程が複雑で、かつ拡散プ四
セス工程が多くなる。
本発明は上記事情に鑑みなさｎたもので、一つ以上の単
位エレメントの職層の中央部にその部分が周辺のオーミ
ック接触部”分に比べて高いインピーダンスとなるよう
な手段を講じてカソード電極と接続させることにより、
遮断時の電流集中現象全緩和できて、遮断電流の増大が
図れるゲートターンオフプイリスタを提供することを目
的とする。
位エレメントの職層の中央部にその部分が周辺のオーミ
ック接触部”分に比べて高いインピーダンスとなるよう
な手段を講じてカソード電極と接続させることにより、
遮断時の電流集中現象全緩和できて、遮断電流の増大が
図れるゲートターンオフプイリスタを提供することを目
的とする。
以下、本発明全図示の実施例に基づいて詳細に説明する
。
。
第５図（ａ）は本発明の一実施例を示すものでｓ ＮＢ
層となる基板に両面から、例えばガリウム全拡散してｐ
ｍ層及びＰＢ層を形成しｈ ｐＢ層表面から選択的に高
濃度のリンなどを拡散してへ層を形成している。この素
子が圧接構造の場合には、ＰＢ層の露出部公金選択的に
堀込んで職層表面と段差を設け、この部分にゲート電極
ｇｔ形成する。このゲート電極の形成は、後述するカソ
ード電極の形成と同時とする。
層となる基板に両面から、例えばガリウム全拡散してｐ
ｍ層及びＰＢ層を形成しｈ ｐＢ層表面から選択的に高
濃度のリンなどを拡散してへ層を形成している。この素
子が圧接構造の場合には、ＰＢ層の露出部公金選択的に
堀込んで職層表面と段差を設け、この部分にゲート電極
ｇｔ形成する。このゲート電極の形成は、後述するカソ
ード電極の形成と同時とする。
前記職層の中央部に、例えば酸化膜、窒化膜あるいは七
の複会物カどの絶縁物Ｉｓを被着し、この後、カソード
表面に選択的に、例えばアルミニウムによりオーミック
電極を形成してカソード電極にとする。
の複会物カどの絶縁物Ｉｓを被着し、この後、カソード
表面に選択的に、例えばアルミニウムによりオーミック
電極を形成してカソード電極にとする。
次に１作用について述べる。ＧＴＯがオｙ状態のとき、
ＮＥ層からＰＢ層へ電子が注入さｎる。この場合、ＮＥ
層の中央部のカソード表面に絶縁物Ｉｓが存在している
ため、電子のＰＢ層への注入は、中央部の電子数ｎが少
なく、側方で多くなる第５図（ｂ）のような分布となる
。
ＮＥ層からＰＢ層へ電子が注入さｎる。この場合、ＮＥ
層の中央部のカソード表面に絶縁物Ｉｓが存在している
ため、電子のＰＢ層への注入は、中央部の電子数ｎが少
なく、側方で多くなる第５図（ｂ）のような分布となる
。
通常、職層はシート抵抗ρ、にして１０前後であ
。
。
□
る。ただし、単位エレメントの長さ！は約３１＋１であ
る。いま、絶縁物Ｉ８の幅２ｄを１２０周に設定子。６
、 、、、やわ。。、、、、、 。７、。工８ｏヶ３つ
ゆ、５ □て中心までの抵抗値）Ｒは Ｒ＝ρ、 Ｘ７＃２ ｘｔｏ−’偉） となる。したがって、単位エレメントでは、並列である
から、約ｏ、０１Ωとなる。この程度の横方向抵抗が存
在丁ｎば、単位エレメントに数十Ａのオーダーの電流が
流れたとき、カソード接合ＮＥ −ＰＢのしきい値電圧
と同等な電位降下が生じるため。
る。いま、絶縁物Ｉ８の幅２ｄを１２０周に設定子。６
、 、、、やわ。。、、、、、 。７、。工８ｏヶ３つ
ゆ、５ □て中心までの抵抗値）Ｒは Ｒ＝ρ、 Ｘ７＃２ ｘｔｏ−’偉） となる。したがって、単位エレメントでは、並列である
から、約ｏ、０１Ωとなる。この程度の横方向抵抗が存
在丁ｎば、単位エレメントに数十Ａのオーダーの電流が
流れたとき、カソード接合ＮＥ −ＰＢのしきい値電圧
と同等な電位降下が生じるため。
カソード接合を通る注入電子は第５図（ｂ）のような分
布となる。
布となる。
したがって、ゲートターンオフ時に並列エミッタの不均
一から一つの単位エレメントに電流集中が生じるとき、
この抵抗が充分バランサ抵抗として働き、極端な電流集
中が防止さｎる。即ち、遮断電流の増大が図れる。
一から一つの単位エレメントに電流集中が生じるとき、
この抵抗が充分バランサ抵抗として働き、極端な電流集
中が防止さｎる。即ち、遮断電流の増大が図れる。
また、単位エレメントに限ってもその中央部への・電流
集中が緩和される。
集中が緩和される。
第６図〜第９図はそ几ぞ牡本発明の他の実施例を示すも
ので、８６図は埋込みゲート形ＧＴＯに適用した場合で
ある。この場合にはｓ ＮＢとなる基板に両面から、例
えばガリウムを拡散してｐｇ及びＰ＃’ｉ形成し、２層
上に例えばボロンを高濃度に選択的に拡散して埋込みゲ
ートとなるＰ＋層を形成する。この後、例えばエピタキ
シャル法によってＰ一層を形成し、こＡＫ層表面らリン
などを選択拡散して単一エミッタ層−を形成している。
ので、８６図は埋込みゲート形ＧＴＯに適用した場合で
ある。この場合にはｓ ＮＢとなる基板に両面から、例
えばガリウムを拡散してｐｇ及びＰ＃’ｉ形成し、２層
上に例えばボロンを高濃度に選択的に拡散して埋込みゲ
ートとなるＰ＋層を形成する。この後、例えばエピタキ
シャル法によってＰ一層を形成し、こＡＫ層表面らリン
などを選択拡散して単一エミッタ層−を形成している。
こｎにより、高濃度Ｐ層が投影芒ｎないへ−ＮＢ−Ｐ−
Ｐ−−職部分が実効的にサイリスタ動作する単位エレメ
ントＱＬＩを祠成する。この部分への中央部Ｎｇ１表面
に絶縁物ｌ５ｖｉ−被着し、その後、公知の方法で一層
全面にオー電ツク電ｒｉ、ｌｌ１−形成している。また
Ｐ＋層は図では分離しているが、実際は連結さｎており
。
Ｐ−−職部分が実効的にサイリスタ動作する単位エレメ
ントＱＬＩを祠成する。この部分への中央部Ｎｇ１表面
に絶縁物ｌ５ｖｉ−被着し、その後、公知の方法で一層
全面にオー電ツク電ｒｉ、ｌｌ１−形成している。また
Ｐ＋層は図では分離しているが、実際は連結さｎており
。
その一部′に露出させてその部分にオーミック接触によ
るゲート電極を形成している。
るゲート電極を形成している。
このような埋込みゲート形ＧＴＯにおいても、単位エレ
メントの中央部のＮ層表面に部分的に絶縁物ＩＳを設け
たことにより、電流集中が抑制さｎ。
メントの中央部のＮ層表面に部分的に絶縁物ＩＳを設け
たことにより、電流集中が抑制さｎ。
遮断電流の増大が図ｎるという効果があることは前記実
施例と同様である。
施例と同様である。
第７図は、職層全表面から、例えば堀込み技術などを用
いて一部削除し、この部分に絶縁物ＩＳを設けた後、オ
ーミックＭＬ極全形成した場合であり、絶縁物下の横方
向抵抗が大きくなり、絶縁物Ｉｓの幅が小さくてすむと
いった利点がある。
いて一部削除し、この部分に絶縁物ＩＳを設けた後、オ
ーミックＭＬ極全形成した場合であり、絶縁物下の横方
向抵抗が大きくなり、絶縁物Ｉｓの幅が小さくてすむと
いった利点がある。
第８図は、絶縁部全空間によって形成した場合であり、
Ｍ層上のオーミック電極には中央部を除去した形で形成
するとともに、圧接金属板ＭＫのオーミック電極との接
合面の除去部分と対応する位置に凹部ｍｆ影形成ている
。
Ｍ層上のオーミック電極には中央部を除去した形で形成
するとともに、圧接金属板ＭＫのオーミック電極との接
合面の除去部分と対応する位置に凹部ｍｆ影形成ている
。
この場合にはオーミック電極にの除去部分と圧接金属板
ＭＫの凹部が形成する空間が絶縁部となっており、その
効果は第５図（ａ） 、第６図と同様である。
ＭＫの凹部が形成する空間が絶縁部となっており、その
効果は第５図（ａ） 、第６図と同様である。
なお、オーミック電極にの厚みで所要の絶縁度が得らｎ
るときには、圧接金属板ＭＫに凹部ｍｆ設ける必要はな
い。
るときには、圧接金属板ＭＫに凹部ｍｆ設ける必要はな
い。
第９図は、歯層宍面に形成するオーミック電極に會その
中央部を除いた部分は金属やポリシリコアなどからなる
オーミック物質とし、中央部ｋｚは職層の横方向インピ
ーダンスと同等以上のインピーダンスを有する物質とし
た場合である。
中央部を除いた部分は金属やポリシリコアなどからなる
オーミック物質とし、中央部ｋｚは職層の横方向インピ
ーダンスと同等以上のインピーダンスを有する物質とし
た場合である。
このような構造としても、中央部が高インピーダンスと
なる形で外部カソード電極（圧接金属板）に接続さｎる
ため、高インピーダンス部の存在によって、職からｐＢ
への電子の注入に際し、その分布が中央部で少なくなり
、また、遮断時には主電流が中央部へと押込まｎるとき
急に大きいインピーダンスを持ち、電流集中が緩和さｎ
る。
なる形で外部カソード電極（圧接金属板）に接続さｎる
ため、高インピーダンス部の存在によって、職からｐＢ
への電子の注入に際し、その分布が中央部で少なくなり
、また、遮断時には主電流が中央部へと押込まｎるとき
急に大きいインピーダンスを持ち、電流集中が緩和さｎ
る。
以上のように本発明によｎば、単位エレメントの中央部
のＮＥ層表面に数十〜数百μｍの絶縁部を形成しただけ
の簡単な構成でありながら、遮断時の電流集中全効果的
に緩和することができ、こｎによって遮断電流の増大が
（３）ｎるＧＴＯを提供することができる。
のＮＥ層表面に数十〜数百μｍの絶縁部を形成しただけ
の簡単な構成でありながら、遮断時の電流集中全効果的
に緩和することができ、こｎによって遮断電流の増大が
（３）ｎるＧＴＯを提供することができる。
第１図及び第２図は従来の電力用ＧＴＯの基本構造を示
す断面図、第３図及び第４図は遮断時におけるＴ！を流
集中を緩和するための手段を講じたＧＴＯの構造を示す
断面図、第５図（ａ）（ｂＪは本発明に係るＧＴＯの一
実施例を示す断面図及びカソード接合における注入電子
分布図、第６図〜第９図はそｎぞｎ本発明の他の実施例
を示す断面図である。 ｈ・・・アノードエミッタ、ＰＢ・・・ベース、ＮＢ・
・・カソードエミッタ（職層）、ＰＬ・・埋込みゲート
層、ＩＳ・・・絶縁物、ｇ・・・ゲート電極、ｋ・・・
カソード電極、ＭＫ・・・圧接金属板。 第１図 第３図 に 第５目 第６図 に 第７図
す断面図、第３図及び第４図は遮断時におけるＴ！を流
集中を緩和するための手段を講じたＧＴＯの構造を示す
断面図、第５図（ａ）（ｂＪは本発明に係るＧＴＯの一
実施例を示す断面図及びカソード接合における注入電子
分布図、第６図〜第９図はそｎぞｎ本発明の他の実施例
を示す断面図である。 ｈ・・・アノードエミッタ、ＰＢ・・・ベース、ＮＢ・
・・カソードエミッタ（職層）、ＰＬ・・埋込みゲート
層、ＩＳ・・・絶縁物、ｇ・・・ゲート電極、ｋ・・・
カソード電極、ＭＫ・・・圧接金属板。 第１図 第３図 に 第５目 第６図 に 第７図
Claims (4)
- （１）一つまたは複数の単位エレメントで構成す：ｔ’
したゲートターンオフサイリスタにおいて、一つ以上の
単位エレメントのＮエミツタ層の中央部にその部分が周
辺のオーミック接触部分に比べて高いインピーダンスと
なるような手段ヲ講じてカソード電極と接続したことを
特徴とするゲートターンオアサイリスタ。 - （２）高インピーダンスｆｆｉ全Ｎエミツタ層の横方向
層抵抗と同等−１：たはそｎ以上の匝とした特許請求の
範囲第１項記載のゲートターンオフサイ１ノスタ。 - （３）高インピーダンス部を酸化膜、窒化膜などの絶縁
物質により形成した特許請求の範囲第１項記載のゲート
ターンオアサイリスタ。 - （４） 高インピーダンス部を空間とした特許請求の
範囲第１項記載のゲートターンオフサイリスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10057183A JPS59225567A (ja) | 1983-06-06 | 1983-06-06 | ゲ−トタ−ンオフサイリスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10057183A JPS59225567A (ja) | 1983-06-06 | 1983-06-06 | ゲ−トタ−ンオフサイリスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59225567A true JPS59225567A (ja) | 1984-12-18 |
Family
ID=14277589
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10057183A Pending JPS59225567A (ja) | 1983-06-06 | 1983-06-06 | ゲ−トタ−ンオフサイリスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59225567A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63131151U (ja) * | 1987-02-18 | 1988-08-26 | ||
| US5028974A (en) * | 1986-12-01 | 1991-07-02 | Kabushiki Kaisha Toshiba | Semiconductor switching device with anode shortening structure |
| JPH03255671A (ja) * | 1990-01-08 | 1991-11-14 | Fuji Electric Co Ltd | ゲートターンオフサイリスタの製造方法 |
-
1983
- 1983-06-06 JP JP10057183A patent/JPS59225567A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5028974A (en) * | 1986-12-01 | 1991-07-02 | Kabushiki Kaisha Toshiba | Semiconductor switching device with anode shortening structure |
| JPS63131151U (ja) * | 1987-02-18 | 1988-08-26 | ||
| JPH03255671A (ja) * | 1990-01-08 | 1991-11-14 | Fuji Electric Co Ltd | ゲートターンオフサイリスタの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4514747A (en) | Field controlled thyristor with double-diffused source region | |
| US4127863A (en) | Gate turn-off type thyristor with separate semiconductor resistive wafer providing emitter ballast | |
| JP3417013B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JP2950025B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| US3681667A (en) | Controlled rectifier and triac with laterally off-set gate and auxiliary segments for accelerated turn on | |
| JPS5986260A (ja) | ゲ−トタ−ンオフサイリスタ | |
| US3586932A (en) | Five layer gate controlled thyristor with novel turn on characteristics | |
| JPS59225567A (ja) | ゲ−トタ−ンオフサイリスタ | |
| JPH05343662A (ja) | 半導体装置およびその製造方法 | |
| JPS5999769A (ja) | 半導体装置 | |
| JP3361920B2 (ja) | 半導体装置 | |
| JP2526960B2 (ja) | 導電変調型ｍｏｓｆｅｔ | |
| JP2903452B2 (ja) | 電界効果トランジスタ | |
| JP3217552B2 (ja) | 横型高耐圧半導体素子 | |
| JPH05315599A (ja) | 自己消弧型サイリスタおよびその製造方法 | |
| JPS5938056Y2 (ja) | 半導体開閉装置 | |
| EP0420164A1 (en) | Bipolar power semiconductor device and method for making the same | |
| JP2829026B2 (ja) | 自己消弧型半導体素子 | |
| JPH10335631A (ja) | フィールドプレートを採用した電力用半導体素子及びその製造方法 | |
| JP3278498B2 (ja) | 絶縁ゲート型電力用半導体装置 | |
| JP2822614B2 (ja) | ゲートターンオフサイリスタ | |
| JPS61232671A (ja) | 逆導通ｇｔｏサイリスタ | |
| JPS6231166A (ja) | ゲ−ト埋込形半導体素子 | |
| JPH0691245B2 (ja) | ゲ−トタ−ンオフサイリスタ | |
| JPS61129867A (ja) | 半導体装置 |