JPS642441Y2 - - Google Patents
Info
- Publication number
- JPS642441Y2 JPS642441Y2 JP5436782U JP5436782U JPS642441Y2 JP S642441 Y2 JPS642441 Y2 JP S642441Y2 JP 5436782 U JP5436782 U JP 5436782U JP 5436782 U JP5436782 U JP 5436782U JP S642441 Y2 JPS642441 Y2 JP S642441Y2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- electrode
- gate electrode
- ring
- cathode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 14
- 239000008188 pellet Substances 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Wire Bonding (AREA)
- Die Bonding (AREA)
Description
【考案の詳細な説明】
本考案は、圧接形半導体装置のゲート電極構
造、特にゲート電極の外部リードの引き出し構造
に係る。
造、特にゲート電極の外部リードの引き出し構造
に係る。
近年、インバータ用サイリスタ等の半導体スイ
ツチング素子は、大容量、高速化が進んでいる。
特に、高速スイツチング用では、半導体ペレツト
の一主面に設けられたカソード電極、ゲート電極
のパターンが種々工夫されてきている。
ツチング素子は、大容量、高速化が進んでいる。
特に、高速スイツチング用では、半導体ペレツト
の一主面に設けられたカソード電極、ゲート電極
のパターンが種々工夫されてきている。
その一つとして、たとえば第１図及び第２図に
示すような構造のものがある。
示すような構造のものがある。
すなわち、P1−N1−P2−N2の４層のサイリス
タ構造を有する半導体ペレツト１のP2層を環状
に堀り込み、リング状のゲート電極２が設けられ
ている。
タ構造を有する半導体ペレツト１のP2層を環状
に堀り込み、リング状のゲート電極２が設けられ
ている。
このゲート電極２と同心円的にカソード電極３
が配置されている。
が配置されている。
上記のような構造にすると、ゲート電極３にサ
イリスタのオン・オフ信号を加えたときにカソー
ドエミツタ層N2に上記信号が有効に作用するた
め、この種の素子の構造として多用されている。
イリスタのオン・オフ信号を加えたときにカソー
ドエミツタ層N2に上記信号が有効に作用するた
め、この種の素子の構造として多用されている。
上記の構造において、ゲート電極２から外部へ
ゲートリードを引き出す場合、従来では、金属細
線４をゲート電極２上にワイヤボンデイングして
引き出していた。
ゲートリードを引き出す場合、従来では、金属細
線４をゲート電極２上にワイヤボンデイングして
引き出していた。
上記の構造においてゲートに大きな電流、たと
えば数十アンペアを流した場合、半導体ペレツト
上に形成されたゲート電極は蒸着等の方法による
ために薄く、したがつて、金属細線のワイヤボン
デイングされた位置から遠ざかるに比例して電圧
降下が大きくなり、ゲート信号が全体的に均一に
加わらない欠点がある。
えば数十アンペアを流した場合、半導体ペレツト
上に形成されたゲート電極は蒸着等の方法による
ために薄く、したがつて、金属細線のワイヤボン
デイングされた位置から遠ざかるに比例して電圧
降下が大きくなり、ゲート信号が全体的に均一に
加わらない欠点がある。
本考案は、上記の事情に基づきなされたもの
で、ゲート電極全体に圧接される導電リングを設
け、このリングを介して外部にゲートリードを引
き出し得るようにした圧接形半導体装置のゲート
電極構造を提供することを目的とする。
で、ゲート電極全体に圧接される導電リングを設
け、このリングを介して外部にゲートリードを引
き出し得るようにした圧接形半導体装置のゲート
電極構造を提供することを目的とする。
以下に、本考案の一実施例につき、図面を参照
して説明する。
して説明する。
第３図において、半導体ペレツト１１には、第
２図と同様に環状のゲート電極１２がP2層に堀
り込まれて形成され、カソードエミツタ層N2と
は段差が設けられている。このカソードエミツタ
層N2上には、カソード電極１３が形成され、こ
の電極１３上にモリブデン（Mo）等から成る温
度補償板１４を介してカソード電極ポスト１５が
載置される。
２図と同様に環状のゲート電極１２がP2層に堀
り込まれて形成され、カソードエミツタ層N2と
は段差が設けられている。このカソードエミツタ
層N2上には、カソード電極１３が形成され、こ
の電極１３上にモリブデン（Mo）等から成る温
度補償板１４を介してカソード電極ポスト１５が
載置される。
一方、半導体ペレツト１１のP2層側には、ア
ノード電極ポスト１６が配置され、これらカソー
ド電極ポスト１５、アノード電極ポスト１６は、
蓋板１７，１８によつて絶縁外囲器１９に接続さ
れている。
ノード電極ポスト１６が配置され、これらカソー
ド電極ポスト１５、アノード電極ポスト１６は、
蓋板１７，１８によつて絶縁外囲器１９に接続さ
れている。
次に、ゲート引き出し構造について説明する。
ゲート電極１２上には、環状の導電リング２０
が載せられ、このリング２０は、断面ほぼコ字状
の絶縁キヤツプ２１により保持されている。
が載せられ、このリング２０は、断面ほぼコ字状
の絶縁キヤツプ２１により保持されている。
このキヤツプ２１は、カソード電極ポスト１５
に設けた環状溝２２内に収納され、スプリング２
３により外方に押圧されている。すなわち、第４
図に示すように環状溝２２の底面、複数個所（図
示では、３個所）に有底孔２４が設けられ、この
有底孔２４にスプリング２３が挿入される。
に設けた環状溝２２内に収納され、スプリング２
３により外方に押圧されている。すなわち、第４
図に示すように環状溝２２の底面、複数個所（図
示では、３個所）に有底孔２４が設けられ、この
有底孔２４にスプリング２３が挿入される。
上記環状溝２２に連通して半径方向の切欠２５
が設けられ、この切欠２５を利用してゲートリー
ドが引き出される。
が設けられ、この切欠２５を利用してゲートリー
ドが引き出される。
すなわち、第５図に示すように導電リング２０
に半径方向の透孔２６を設け、この透孔２６にゲ
ートリード２７の一端を挿通し、はんだ付２８に
より固定する。
に半径方向の透孔２６を設け、この透孔２６にゲ
ートリード２７の一端を挿通し、はんだ付２８に
より固定する。
ゲートリード２７には、絶縁チユーブ２９を被
せ、前記のカソード電極ポスト１５に設けた切欠
２５を介して絶縁外囲器１９外へ引き出す。
せ、前記のカソード電極ポスト１５に設けた切欠
２５を介して絶縁外囲器１９外へ引き出す。
上記のような構造にすることにより以下の如き
効果を奏する。
効果を奏する。
(1) 半導体ペレツト上のゲート電極全面からゲー
ト信号を加えられるので、ゲート信号の電圧降
下が小さく、したがつて電気的特性の改善が図
れる。
ト信号を加えられるので、ゲート信号の電圧降
下が小さく、したがつて電気的特性の改善が図
れる。
(2) 金属細線のワイヤボンデイングによる接続よ
りも信頼性が高く、高品質を維持することが可
能となる。
りも信頼性が高く、高品質を維持することが可
能となる。
(3) ゲート電極と導電リングとが圧接構造である
ため、ゲート信号として大電流を流すことがで
きる。
ため、ゲート信号として大電流を流すことがで
きる。
なお、本考案の実施例では、半導体ペレツトが
サイリスタ構造の場合について図示し、かつ説明
したが、勿論、これに限定されるものではなく圧
接構造の電力用トランジスタ等にも適用すること
ができる。
サイリスタ構造の場合について図示し、かつ説明
したが、勿論、これに限定されるものではなく圧
接構造の電力用トランジスタ等にも適用すること
ができる。
第１図は、従来の圧接形半導体装置のゲート電
極構造の平面図、第２図は、その縦断面図、第３
図は、本考案に係る圧接形半導体装置のゲート電
極構造の縦断面図、第４図は、カソード電極ポス
ト一部切欠斜視図、第５図は、ゲートリードの引
き出し部の部分拡大図である。 １１……半導体ペレツト、１２……ゲート電
極、１３……カソード電極、１４……温度補償
板、１５……カソード電極ポスト、１６……アノ
ード電極ポスト、１７，１８……蓋板、１９……
絶縁外囲器、２０……導電リング、２１……絶縁
キヤツプ、２２……環状溝、２３……スプリン
グ、２４……有底孔、２５……切欠、２６……透
孔、２７……ゲートリード、２８……はんだ付、
２９……絶縁チユーブ。
極構造の平面図、第２図は、その縦断面図、第３
図は、本考案に係る圧接形半導体装置のゲート電
極構造の縦断面図、第４図は、カソード電極ポス
ト一部切欠斜視図、第５図は、ゲートリードの引
き出し部の部分拡大図である。 １１……半導体ペレツト、１２……ゲート電
極、１３……カソード電極、１４……温度補償
板、１５……カソード電極ポスト、１６……アノ
ード電極ポスト、１７，１８……蓋板、１９……
絶縁外囲器、２０……導電リング、２１……絶縁
キヤツプ、２２……環状溝、２３……スプリン
グ、２４……有底孔、２５……切欠、２６……透
孔、２７……ゲートリード、２８……はんだ付、
２９……絶縁チユーブ。
Claims (1)
- 半導体ペレツトの一主面に互いに分離された二
つの電極が形成され、一方の電極から外部へリー
ドを引き出すものにおいて、前記一方の電極に環
状の導電リングを圧接し、このリングを介して前
記リードを引き出すことを特徴とする圧接形半導
体装置のゲート電極構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5436782U JPS58158452U (ja) | 1982-04-16 | 1982-04-16 | 圧接形半導体装置のゲ−ト電極構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5436782U JPS58158452U (ja) | 1982-04-16 | 1982-04-16 | 圧接形半導体装置のゲ−ト電極構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58158452U JPS58158452U (ja) | 1983-10-22 |
| JPS642441Y2 true JPS642441Y2 (ja) | 1989-01-20 |
Family
ID=30064990
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5436782U Granted JPS58158452U (ja) | 1982-04-16 | 1982-04-16 | 圧接形半導体装置のゲ−ト電極構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58158452U (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0770552B2 (ja) * | 1986-03-29 | 1995-07-31 | 三菱電機株式会社 | 半導体装置 |
| WO1998043301A1 (en) * | 1997-03-26 | 1998-10-01 | Hitachi, Ltd. | Flat semiconductor device and power converter employing the same |
-
1982
- 1982-04-16 JP JP5436782U patent/JPS58158452U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58158452U (ja) | 1983-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3256636B2 (ja) | 圧接型半導体装置 | |
| GB1112301A (en) | Controlled rectifier with improved turn-on and turn-off characteristics | |
| JPS642441Y2 (ja) | ||
| US3604989A (en) | Structure for rigidly mounting a semiconductor chip on a lead-out base plate | |
| US5344794A (en) | Method of making a semiconductor chip | |
| US3452254A (en) | Pressure assembled semiconductor device using massive flexibly mounted terminals | |
| US3210622A (en) | Photo-transistor | |
| JPS5999769A (ja) | 半導体装置 | |
| US4605949A (en) | Semiconductor device with interdigitated electrodes | |
| JPH01253274A (ja) | 逆導通ｇｔｏサイリスタ | |
| JPS6339972Y2 (ja) | ||
| JPH0551184B2 (ja) | ||
| JP3665453B2 (ja) | Ｇｔｏサイリスタのための陰極装置 | |
| US3869703A (en) | Semiconductor device having an improved supply lead support | |
| JPS6020942Y2 (ja) | 半導体装置 | |
| US3196325A (en) | Electrode connection to mesa type semiconductor device | |
| JPH0243337B2 (ja) | ||
| JPH0543474Y2 (ja) | ||
| JPS62234370A (ja) | Ｇｔｏサイリスタ | |
| JPH07202202A (ja) | 電力用ｍｏｓデバイスチップ及びパッケージアッセンブリ | |
| KR19990010738A (ko) | 전력용 반도체소자 및 그 제조방법 | |
| JPH0328518Y2 (ja) | ||
| JPH05326844A (ja) | 半導体集積回路 | |
| JPS627161A (ja) | 半導体装置 | |
| JPH0311886Y2 (ja) |