JP2007318092A - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法 Download PDFInfo
- Publication number
- JP2007318092A JP2007318092A JP2007099076A JP2007099076A JP2007318092A JP 2007318092 A JP2007318092 A JP 2007318092A JP 2007099076 A JP2007099076 A JP 2007099076A JP 2007099076 A JP2007099076 A JP 2007099076A JP 2007318092 A JP2007318092 A JP 2007318092A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- hetero
- semiconductor substrate
- semiconductor region
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
【解決手段】カソード電極6と接続した例えばN+型炭化珪素基板1上にN−型炭化珪素エピタキシャル層2を形成してなる半導体基体100の第一主面に接する半導体領域として、半導体基体100と同じ導電型である例えばN+型多結晶シリコン層4と、半導体基体100とは異なる導電型である例えばP+型多結晶シリコン層3との双方を備え、N+型多結晶シリコン層4とP+型多結晶シリコン層3とを、いずれも、半導体基体100とヘテロ接合し、かつ、アノード電極5とオーミック接続するとともに、半導体基体100と同じ導電型のN+型多結晶シリコン層4を半導体基体100の第一主面に接するように形成し、半導体基体100とは異なる導電型のP+型多結晶シリコン層3を半導体基体100の第一主面に穿設された溝の中に形成する。
【選択図】図1
Description
本発明による半導体装置とその製造方法の第1の実施の形態を、図1〜11に基づいて説明する。本実施の形態においては、炭化珪素(SiC)を基板材料とし、ヘテロ半導体を多結晶シリコンとした半導体装置を、一例として説明する。なお、本発明は、基板材料として、炭化珪素に限るものではなく、窒化ガリウム、もしくは、ダイヤモンドからなっていても良い。
Mechanical Polishing)などによる平坦化手法も用いることが出来る。この結果、半導体基体のN−型炭化珪素エピタキシャル層2とは異なるバンドギャップで、かつ、異なる導電型の第二ヘテロ半導体領域のP+型多結晶シリコン層3は、その底面部とN−型炭化珪素エピタキシャル層2内の溝の底面部とが接触するのみならず、その側面部についても、N−型炭化珪素エピタキシャル層2内の溝の側面部の少なくとも一部の領域と接触した状態で形成された状態になる。
Thermal Anneal)が施される。
次に、本発明による半導体装置とその製造方法の第2の実施の形態を、図12に基づいて説明する。図12は、本発明による半導体装置の第2の実施の形態における素子部断面構造を示す断面図である。図12に示す本実施の形態における半導体装置300は、第1の実施の形態と同様に、炭化珪素(SiC)を基板材料とし、ヘテロ半導体を多結晶シリコンとしたものであるが、図12に示すように、P+型多結晶シリコン層3とアノード電極5との接続方法に、図1に示す第1の実施の形態の半導体装置200との違いがある。
次に、本発明による半導体装置とその製造方法の第3の実施の形態を、図13に基づいて説明する。図13は、本発明による半導体装置の第3の実施の形態における素子部断面構造を示す断面図である。図13に示す本実施の形態における半導体装置400も、第1の実施の形態、第2の実施の形態と同様に、炭化珪素(SiC)を基板材料とし、ヘテロ半導体を多結晶シリコンとしたものであるが、図13に示すように、P+型多結晶シリコン層3およびN+型多結晶シリコン層4を、半導体領域へのイオン注入の打ち分けによって形成している点に、第1の実施の形態、第2の実施の形態との違いがある。
次に、本発明による半導体装置とその製造方法の第4の実施の形態を説明する。前述の第1の実施の形態ないし第3の実施の形態においては、いずれも、半導体基体100の第一主面に穿設された溝の底面と該溝の側面とが接する箇所における前記底面と前記側面とがなす角度が直角(90°)としている場合を用いて説明した。しかし、本発明による半導体装置とその製造方法は、かかる場合のみに限るものではなく、例えば、図14に示すように、前記底面と前記側面とがなす角度が鈍角(90°よりも大きい角度)になっていても構わなく、90°以上の角度であれば如何なる角度であっても良いし、また、図15に示すように、前記底面と前記側面とが接する箇所が、適当な曲率半径を有する曲面形状になっていても構わない。
Claims (24)
- 所定の導電型の半導体基体と、前記半導体基体の第一主面に接し、かつ、前記半導体基体とはバンドギャップが異なる半導体材料からなるヘテロ半導体領域と、該ヘテロ半導体領域と接続された第一の電極と、前記半導体基体と接続された第二の電極とを有する半導体装置において、前記へテロ半導体領域は、前記半導体基体と同じ導電型の第一へテロ半導体領域と、前記半導体基体とは異なる導電型の第二ヘテロ半導体領域とから構成され、前記第一へテロ半導体領域および前記第二ヘテロ半導体領域は、いずれも、前記第一の電極とオーミック接続されるとともに、前記半導体基体とヘテロ接合され、かつ、前記第一へテロ半導体領域が、前記半導体基体の前記第一主面上に形成され、前記第二ヘテロ半導体領域が、前記半導体基体の前記第一主面に穿設された溝の中に形成されていることを特徴とする半導体装置。
- 前記半導体基体の導電型は、N型の導電型であることを特徴とする請求項1に記載の半導体装置。
- 前記第一へテロ半導体領域と前記第二ヘテロ半導体領域とは互いに接していることを特徴とする請求項1または2に記載の半導体装置。
- 前記半導体基体の前記第一主面に穿設された前記溝の中に形成された前記第二ヘテロ半導体領域は、当該第二ヘテロ半導体領域の底面のみならず、当該第二ヘテロ半導体領域の側面の少なくとも一部においても、前記半導体基体と接していることを特徴とする請求項1ないし3のいずれかに記載の半導体装置。
- 前記半導体基体の前記第一主面に穿設される前記溝が、前記第一主面の1ないし複数の位置に存在していることを特徴とする請求項1ないし4のいずれかに記載の半導体装置。
- 前記溝の底面と前記溝の側面とが接する箇所における前記底面と前記側面とがなす角度が、少なくとも90°以上であることを特徴とする請求項1ないし5のいずれかに記載の半導体装置。
- 前記溝の底面と前記溝の側面とが接する箇所における形状を、該箇所における前記第二ヘテロ半導体領域と前記半導体基体とが形成するヘテロ接合界面のエネルギー障壁を電荷がトンネリングする幅よりも、少なくとも大きい曲率半径を有する曲面形状とすることを特徴とする請求項1ないし6のいずれかに記載の半導体装置。
- 前記第一の電極が、前記第一ヘテロ半導体領域と前記第二ヘテロ半導体領域との双方に接するように形成されることにより、前記第一ヘテロ半導体領域と前記第二ヘテロ半導体領域とにオーミック接続されていることを特徴とする請求項1ないし7のいずれかに記載の半導体装置。
- 前記第一の電極が、前記第一ヘテロ半導体領域に接するように形成されて、前記第一へテロ半導体領域とオーミック接続されるとともに、前記第一へテロ半導体領域に形成されたコンタクトホールを介して、前記第二ヘテロ半導体領域とオーミック接続されていることを特徴とする請求項1ないし7のいずれかに記載の半導体装置。
- 前記第一ヘテロ半導体領域および前記第二ヘテロ半導体領域の不純物密度は、いずれも、前記半導体基体の不純物密度よりも高いことを特徴とする請求項1ないし9のいずれかに記載の半導体装置。
- 前記半導体基体の前記第一主面に穿設された前記溝の下層の少なくとも一部の領域に、前記半導体基体と前記ヘテロ半導体領域との接合部に印加される前記第二の電極の電界を緩和する電界緩和領域が形成されていることを特徴とする請求項1ないし10のいずれかに記載の半導体装置。
- 前記電界緩和領域は、前記半導体基体とは異なる導電型の半導体、高抵抗体、あるいは、絶縁体のいずれかから形成されていることを特徴とする請求項11に記載の半導体装置。
- 前記半導体基体の材料は、炭化珪素、窒化ガリウム、もしくは、ダイヤモンドのいずれかからなることを特徴とする請求項1ないし12のいずれかに記載の半導体装置。
- 前記第一ヘテロ半導体領域および/または前記第二ヘテロ半導体領域の材料は、単結晶シリコン、多結晶シリコン、アモルファスシリコン、単結晶シリコンゲルマニウム、多結晶シリコンゲルマニウム、もしくは、アモルファスシリコンゲルマニウムのいずれかからなることを特徴とする請求項1ないし13のいずれかに記載の半導体装置。
- 前記第一ヘテロ半導体領域および/または前記第二ヘテロ半導体領域の材料は、単結晶ゲルマニウム、多結晶ゲルマニウム、アモルファスゲルマニウム、単結晶ガリウムヒ素、多結晶ガリウムヒ素、もしくは、アモルファスガリウムヒ素のいずれかからなることを特徴とする請求項1ないし13のいずれかに記載の半導体装置。
- 基板上に半導体領域をエピタキシャル成長させて半導体基体を形成する半導体基体形成工程と、前記半導体基体の第一主面をあらかじめ定めた所定のマスク膜を用いてエッチングして1ないし複数の溝を穿設する溝形成工程と、前記半導体基体の前記溝内に、前記半導体基体とは異なるバンドギャップで、かつ、前記半導体基体とは異なる導電型の第二ヘテロ半導体領域を形成する第二ヘテロ半導体領域形成工程と、前記半導体基体の前記溝が形成されていない前記第一主面上に、前記半導体基体とは異なるバンドギャップで、かつ、前記半導体基体と同一の導電型の第一ヘテロ半導体領域を形成する第一ヘテロ半導体領域形成工程と、前記半導体基体と接続する第二の電極を形成する第二電極形成工程と、前記第一ヘテロ半導体領域と前記第二ヘテロ半導体領域とに接続する第一の電極を形成する第一電極形成工程と、を有することを特徴とする半導体装置の製造方法。
- 基板上に半導体領域をエピタキシャル成長させて半導体基体を形成する半導体基体形成工程と、前記半導体基体の第一主面をあらかじめ定めた所定のマスク膜を用いてエッチングして1ないし複数の溝を穿設する溝形成工程と、前記半導体基体の前記溝内に、前記半導体基体とは異なるバンドギャップで、かつ、前記半導体基体とは異なる導電型の第二ヘテロ半導体領域を形成する第二ヘテロ半導体領域形成工程と、前記半導体基体の前記溝が穿設されていない前記第一主面上のみならず前記第二ヘテロ半導体領域上にも、前記半導体基体とは異なるバンドギャップで、かつ、前記半導体基体と同一の導電型の第一ヘテロ半導体領域を形成した後、前記第二ヘテロ半導体領域へ前記第一の電極を接続するためのコンタクトホールを前記第一ヘテロ半導体領域に形成する第一ヘテロ半導体領域形成工程と、前記半導体基体と接続する第二の電極を形成する第二電極形成工程と、前記第一ヘテロ半導体領域上に形成して、オーミック接続するとともに、前記第一ヘテロ半導体領域に形成された前記コンタクトホールを介して前記第二ヘテロ半導体領域とオーミック接続する第一の電極を形成する第一電極形成工程と、を有することを特徴とする半導体装置の製造方法。
- 基板上に半導体領域をエピタキシャル成長させて半導体基体を形成する半導体基体形成工程と、前記半導体基体の第一主面をあらかじめ定めた所定のマスク膜を用いてエッチングして1ないし複数の溝を穿設する溝形成工程と、前記半導体基体の前記第一主面の全面に前記半導体基体とはバンドギャップが異なる半導体領域を形成するヘテロ半導体領域形成工程と、全面に形成した前記半導体領域のうち、前記第一主面に前記溝が穿設されている領域には、前記半導体基体とは異なる導電型の不純物をイオン注入して前記第二ヘテロ半導体領域として形成し、また、前記第一主面に前記溝が穿設されていない領域には、前記半導体基体と同一の導電型の不純物をイオン注入して前記第一ヘテロ半導体領域として形成するイオン注入工程と、前記半導体基体と接続する第二の電極を形成する第二電極形成工程と、前記第一ヘテロ半導体領域と前記第二ヘテロ半導体領域とに接続する第一の電極を形成する第一電極形成工程と、を有することを特徴とする半導体装置の製造方法。
- 前記第二ヘテロ半導体領域の不純物密度と前記第一ヘテロ半導体領域の不純物密度とは、いずれも、前記半導体基体の不純物密度よりも高いことを特徴とする請求項16ないし18のいずれかに記載の半導体装置の製造方法。
- 前記半導体基体の前記第一主面に穿設された前記溝の下層の少なくとも一部の領域に、前記半導体基体と前記ヘテロ半導体領域との接合部に印加される前記第二の電極の電界を緩和する電界緩和領域を形成する電界緩和領域形成工程をさらに有していることを特徴とする請求項16ないし19のいずれかに記載の半導体装置の製造方法。
- 前記電界緩和領域を、前記半導体基体とは異なる導電型の半導体、高抵抗体、あるいは、絶縁体のいずれかから形成することを特徴とする請求項20に記載の半導体装置の製造方法。
- 前記半導体基体の材料に、炭化珪素、窒化ガリウム、もしくは、ダイヤモンドのいずれかを用いることを特徴とする請求項16ないし21のいずれかに記載の半導体装置の製造方法。
- 前記第二ヘテロ半導体領域および/または前記第一ヘテロ半導体領域の材料に、単結晶シリコン、多結晶シリコン、アモルファスシリコン、単結晶シリコンゲルマニウム、多結晶シリコンゲルマニウム、もしくは、アモルファスシリコンゲルマニウムのいずれかを用いることを特徴とする請求項16ないし22のいずれかに記載の半導体装置の製造方法。
- 前記第二ヘテロ半導体領域および/または前記第一ヘテロ半導体領域の材料に、単結晶ゲルマニウム、多結晶ゲルマニウム、アモルファスゲルマニウム、単結晶ガリウムヒ素、多結晶ガリウムヒ素、アモルファスガリウムヒ素のいずれかを用いることを特徴とする請求項16ないし22のいずれかに記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007099076A JP5272323B2 (ja) | 2006-04-28 | 2007-04-05 | 半導体装置とその製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006124864 | 2006-04-28 | ||
JP2006124864 | 2006-04-28 | ||
JP2007099076A JP5272323B2 (ja) | 2006-04-28 | 2007-04-05 | 半導体装置とその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007318092A true JP2007318092A (ja) | 2007-12-06 |
JP5272323B2 JP5272323B2 (ja) | 2013-08-28 |
Family
ID=38851646
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007099076A Active JP5272323B2 (ja) | 2006-04-28 | 2007-04-05 | 半導体装置とその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5272323B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010206011A (ja) * | 2009-03-04 | 2010-09-16 | Nissan Motor Co Ltd | 半導体装置 |
JP2014053443A (ja) * | 2012-09-07 | 2014-03-20 | Nissan Motor Co Ltd | 半導体装置の製造方法 |
WO2014061724A1 (ja) * | 2012-10-19 | 2014-04-24 | 日産自動車株式会社 | 半導体装置及びその製造方法 |
JP2015018887A (ja) * | 2013-07-10 | 2015-01-29 | 日産自動車株式会社 | 半導体装置およびその製造方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6074582A (ja) * | 1983-08-08 | 1985-04-26 | ゼネラル・エレクトリツク・カンパニイ | ピンチ整流器 |
JP2002508888A (ja) * | 1997-06-03 | 2002-03-19 | ダイムラークライスラー アクチエンゲゼルシャフト | パワー半導体構成素子及びその作製方法 |
JP2004214268A (ja) * | 2002-12-27 | 2004-07-29 | Nissan Motor Co Ltd | 炭化珪素半導体装置 |
JP2004253510A (ja) * | 2003-02-19 | 2004-09-09 | Nissan Motor Co Ltd | 半導体装置 |
JP2006086397A (ja) * | 2004-09-17 | 2006-03-30 | Nissan Motor Co Ltd | 半導体装置およびその製造方法 |
-
2007
- 2007-04-05 JP JP2007099076A patent/JP5272323B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6074582A (ja) * | 1983-08-08 | 1985-04-26 | ゼネラル・エレクトリツク・カンパニイ | ピンチ整流器 |
JP2002508888A (ja) * | 1997-06-03 | 2002-03-19 | ダイムラークライスラー アクチエンゲゼルシャフト | パワー半導体構成素子及びその作製方法 |
JP2004214268A (ja) * | 2002-12-27 | 2004-07-29 | Nissan Motor Co Ltd | 炭化珪素半導体装置 |
JP2004253510A (ja) * | 2003-02-19 | 2004-09-09 | Nissan Motor Co Ltd | 半導体装置 |
JP2006086397A (ja) * | 2004-09-17 | 2006-03-30 | Nissan Motor Co Ltd | 半導体装置およびその製造方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010206011A (ja) * | 2009-03-04 | 2010-09-16 | Nissan Motor Co Ltd | 半導体装置 |
JP2014053443A (ja) * | 2012-09-07 | 2014-03-20 | Nissan Motor Co Ltd | 半導体装置の製造方法 |
WO2014061724A1 (ja) * | 2012-10-19 | 2014-04-24 | 日産自動車株式会社 | 半導体装置及びその製造方法 |
JP2015018887A (ja) * | 2013-07-10 | 2015-01-29 | 日産自動車株式会社 | 半導体装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5272323B2 (ja) | 2013-08-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6135709B2 (ja) | トレンチゲート型半導体装置の製造方法 | |
JP7283107B2 (ja) | 絶縁ゲート型半導体装置及びその製造方法 | |
US7825449B2 (en) | Silicon carbide semiconductor device and related manufacturing method | |
TWI427792B (zh) | Semiconductor device | |
CN103579339B (zh) | 半导体器件 | |
US7781802B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2006093382A (ja) | 半導体装置 | |
JP5298565B2 (ja) | 半導体装置およびその製造方法 | |
US11961904B2 (en) | Semiconductor device including trench gate structure and buried shielding region and method of manufacturing | |
JP2009302091A (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP4876419B2 (ja) | 半導体素子の製造方法 | |
US7714352B2 (en) | Hetero junction semiconductor device | |
JP2008118011A (ja) | ワイドバンドギャップ半導体縦型mosfetとその製造方法。 | |
JP2010040686A (ja) | 半導体装置およびその製造方法 | |
JP4929594B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US9825125B2 (en) | Silicon carbide semiconductor device and manufacturing method of silicon carbide semiconductor device | |
JP5272323B2 (ja) | 半導体装置とその製造方法 | |
JP5487705B2 (ja) | ワイドバンドギャップ半導体素子 | |
TW201901959A (zh) | 半導體裝置及半導體裝置之製造方法 | |
JP2009277755A (ja) | 半導体装置 | |
CN104078493A (zh) | 半导体装置 | |
JP2006100329A (ja) | 半導体装置の製造方法および半導体装置 | |
JP6539026B2 (ja) | 半導体装置及びその製造方法 | |
JP2006086397A (ja) | 半導体装置およびその製造方法 | |
JP2009010433A (ja) | 横型接合型電界効果トランジスタおよびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100224 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20101018 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20101028 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121012 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121016 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121211 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130416 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130429 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5272323 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |